專利名稱：閾值電壓退化測量電路的制作方法
技術領域：
本發明涉及集成電路技術領域，特別涉及一種閾值電壓退化測量電路。
背景技術：
隨著集成電路工業不斷發展，器件尺寸不斷縮小，電路的可靠性設計也越來越復雜。由于芯片的集成度增加，氧化層厚度進入納米量級，工作電壓不斷降低，電壓的細微變化就有可能對器件造成致命影響，這使得電路的可靠性問題變得越來越突出。其中，氧化層擊穿和深亞微米MOS (Metal-Oxide-Semiconductor,即金屬-氧化物_半導體)器件特性退化是器件可靠性方面最重要的兩個研究問題，這兩者都對器件的壽命都有著決定性的作用。引起MOS器件特性退化的原因有很多，熱載流子注入(hot-carrier injection,HCI)和負偏壓溫度不穩定效應(negative bias temperature instability,NBTI)均會引起深亞微米PMOS器件界面陷阱和氧化層陷阱數量的增加，從而引起閾值電壓的負方向漂移影響器件的可靠性。而對于深亞微米NMOS器件，也有類似的效應會影響器件可靠性。具體地，PMOS器件閾值電壓的負方向漂移更會引起器件開態電流的減小，也會影響器件的工作速度；HCI和NBTI效應不僅會對器件當前的性能產生影響，更會引起可靠性問題并有可能導致器件失效。因此，對于器件閾值電壓漂移的測量，乃至進一步的避免和改善，都是解決器件可靠性時不得不重點考慮的問題。對于閾值電壓漂移的常規測量方式，不外乎先測定不同時刻的閾值，進一步推出閾值漂移的曲線。而大多數的閾值電壓測量方式如恒定電流法、線性區法、跨導外延法，都是建立在I-V特性曲線的測量上，即首先測量各種情況下器件的電流和電壓的變化曲線，隨后根據電流及電壓變化情況對閾值電壓的變化進行推斷，得到推斷的閾值漂移曲線。可以看出，現有技術的測試方式并不能直接測量得到器件的閾值電壓，必須要分多次分別測量多個物理量、還要經過推算和分析才能得到器件的閾值，測試過程復雜、所用時間較長、測試中主觀推斷因素較多、測試結果不精確。
發明內容
(一 )要解決的技術問題針對現有技術的缺點，本發明為了解決現有技術中MOS器件閾值電壓退化測量過程復雜、設備成本高的問題，提供了一種閾值電壓退化測量電路。( 二 )技術方案為此解決上述技術問題，本發明具體采用如下方案進行首先，本發明提供一種閾值電壓退化測量電路，所述電路包括兩個串聯的MOS管；其中，第一 MOS管為被測管，第一 MOS管的柵極連接第一直流電壓，源極和襯底同時連接源極電壓，漏極連接輸出端；第二 MOS管的柵極和漏極同時連接第二直流電壓，源極和襯底同時連接輸出端。
優選地，所述兩個串聯的MOS管的溝道長度相同，且具有相同的寬長比。優選地，所述兩個串聯的MOS管均為PMOS管或均為NMOS管。優選地，當為PMOS管時，所述源極電壓為電源電壓VDD ;當為NMOS管時，所述源極電壓為地電壓。
優選地，通過測量所述輸出端的電壓變化確定所述被測管的閾值電壓退化情況。(三)有益效果在本發明的方案中，提出了一種結構簡單的閾值電壓退化測量電路，其電路只包含兩個串聯的MOS管，只需測量輸出端的電壓變化即可直接測量被測管的閾值電壓退化情況，只涉及一個物理量的獲取且無需進行二次處理和分析，因此本發明的技術方案結構簡單、操作方便、節省時間、結果精確直觀且易于實現。
圖I (a)為本發明的一個實施例中PMOS管的閾值電壓退化測量電路結構示意圖；圖1(b)為本發明的另一個實施例中NMOS管的閾值電壓退化測量電路結構示意圖；圖2(a)-圖2(d)為本發明的仿真結果表1-4對應的數據曲線示意圖。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明的一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動的前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。本發明提供了一種直接測量閾值電壓退化的電路，所述的測量電路主要包括2個溝道長度相同且具有相同的寬長比(更優選地，其尺寸完全相同)的串聯的MOS管，通過在兩MOS管的柵極施加直流電壓，保證兩管工作在飽和態，從而通過兩MOS正常工作時輸出端的電壓變化來確定被測MOS管的閾值電壓退化情況。實施例I圖I (a)的實施例I中，以兩個串聯的PMOS管為例進行說明。其中，第一 PMOS管MPl為被測管，本發明的電路的目的就是通過正常工作時輸出端OUT的電壓變化來確定被測管MPl的閾值電壓退化情況。具體地，第一 PMOS管MPI的柵極連接第一直流電壓Vb I，源極和襯底同時連接源極電壓(在實施例I中源極電壓為電源電壓VDD)，漏極連接輸出端OUT ;第二 PMOS管MP2的柵極和漏極同時連接第二直流電壓Vb2，源極和襯底同時連接輸出端OUT。在本發明中，要使電路能夠實現測試第一 PMOS管閾值電壓退化情況的功能，必須保證兩MOS管均工作在飽和區。更優選地，在65nm工藝下，考慮到該工藝的PMOS管的通常閾值電壓在0. 4V左右，電源電壓VDD = I. 2V，因而指定該工藝下的兩直流電壓分別為VM=700mV, Vb2 = 200mV。因第二 PMOS管MP2的柵極與漏極相連，必定工作在飽和狀態；第一 PMOS管MPl的柵極與源極的電壓差Vesi = 0. 7-1. 2 = -0. 5V，可保證該管導通。又由于兩串聯的MOS晶體管中電流相等，即有Ipl = Ip2。考慮到兩管的尺寸相同，以及PMOS管有飽和電流公式
權利要求
1.一種閾值電壓退化測量電路，其特征在于，所述電路包括兩個串聯的MOS管；其中，第一 MOS管為被測管，第一 MOS管的柵極連接第一直流電壓，源極和襯底同時連接源極電壓，漏極連接輸出端；第二 MOS管的柵極和漏極同時連接第二直流電壓，源極和襯底同時連接輸出端。
2.根據權利要求I所述的電路，其特征在于，所述兩個串聯的MOS管的溝道長度相同，且具有相同的寬長比。
3.根據權利要求I所述的電路，其特征在于，所述兩個串聯的MOS管均為PMOS管或均為匪OS管。
4.根據權利要求3所述的電路，其特征在于，當為PMOS管時，所述源極電壓為電源電壓VDD ;當為NMOS管時，所述源極電壓為地電壓。
5.根據權利要求I所述的電路，其特征在于，通過測量所述輸出端的電壓變化確定所述被測管的閾值電壓退化情況。
全文摘要
本發明涉及集成電路技術領域，提供了一種閾值電壓退化測量電路。所述電路包括兩個串聯的MOS管；其中，第一MOS管為被測管，第一MOS管的柵極連接第一直流電壓，源極和襯底同時連接源極電壓，漏極連接輸出端；第二MOS管的柵極和漏極同時連接第二直流電壓，源極和襯底同時連接輸出端。在本發明的方案中，提出了一種結構簡單的閾值電壓退化測量電路，其電路只包含兩個串聯的MOS管，只需測量輸出端的電壓變化即可直接測量被測管的閾值電壓退化情況，只涉及一個物理量的獲取且無需進行二次處理和分析，因此本發明的技術方案結構簡單、操作方便、節省時間、結果精確直觀且易于實現。
文檔編號G01R19/00GK102636678SQ20121010404
公開日2012年8月15日 申請日期2012年4月10日 優先權日2012年4月10日
發明者何燕冬, 張興, 張鋼剛, 洪杰 申請人:北京大學