專利名稱：多功能電子式互感器校驗儀的制作方法
技術領域：
本實用新型涉及到電カ系統中的電子式互感器校驗技術領域，特別是涉及到數字化變電站中多功能電子式互感器校準儀，它適合于變電站中對互感器的測量精度的校驗，以及功率因數角的測量，同時還可以檢測通信信道是否存在誤差。
背景技術：
電カ對ー個國家的重要性不言而喻，作為電カ的載體電力系統的穩定運行是必須保證的。電カ互感器在電網中起著電能計量和繼電保護的作用，這對保證電網的正常運行至關重大。互感器校驗儀是用來測試互感器誤差的專用精密儀器，因此高精度互感器校驗儀的研制顯得尤為重要。在電カ系統數字化及網絡化浪潮的推動下，現今處于電磁式互感器和電子式互感器的新舊交替之際。他們的輸出主要區別在以下三個方面1)電磁式電カ互感器根據測試對象的不同又可分為電磁式電壓互感器和電磁式電流互感器，他們的二次側輸出的有效值分別為57. 7V和1A/5A，電子式互感器雖然也可以分為電子式電流互感器和電子式電壓互感器，但是它們輸出的標準值分別為I. 625V飛.5V和22. 5mV^4V,由此可看出兩種互感器的輸出信號的差別很大。2)電子式互感器可以具有數字信號輸出接ロ，而傳統的電磁式電カ互感器則不具備數字接ロ。具有數字信號輸出接ロ的電子式互感器稱為數字式電子式互感器，具有模擬信號輸出接ロ的電子式互感器稱為模擬式電子式互感器。少數情況下電子式互感器既設置數字信號輸出接ロ也設置模擬信號輸出接ロ，可視實際使用哪種輸出而相應處理。3)電磁式互感器和電子式互感器的測試原理不同，電磁式互感器基于電磁感應原理制造，但是存在ー些致命的缺點，如體積龐大笨重、磁飽和、動態范圍小和絕緣設計困難等，電子式互感器基于現代的傳感技術和光電子技術，體積小巧，測試精度高，便于數字化組網安裝。電子式互感器必將取代電磁式互感器是世界的共識。由以上的分析可知，由于模擬式電子式互感器的模擬輸出為弱電壓信號，與電磁式互感器的輸出差異巨大，并且數字式電子式互感器同時具有數字式信號輸出，傳統的互感器校驗儀無法完成對電子式互感器的校驗，同時電磁式互感器作為標準器，體積大，不易搬移。因此，研制ー種既可以校驗模擬式電子式互感器又可以校驗數字式電子式互感器，既可以采用電磁式互感器作為標準器也可以采用電子式互感器作為標準器的校驗設備是十分必要的。目前互感器校驗裝置采用的主流方法是直接法，即利用電子裝置直接取得標準信號和待測信號的有效值和相位，標準信號一般采自電磁式互感器，然后再計算它們之間的比差和角差。這種電子設備的實現方式可以大體上分為兩大類基于計算機的虛擬儀器和基于數字微處理芯片的便攜式電子設備。虛擬儀器雖然功能強大，但是成本高昂，且不便于外出攜帯，工作環境要求苛刻。而采用高性能微處理器設計的便攜式校驗設備不僅價格低廉，環境耐受性強，而且測試精度絲毫不亞于基于エ控機的虛擬儀器，正在成為電子式互感器校驗設備的主流。雖然市場上互感器校驗儀種類豐富，技術成熟，但是縱觀市場，兼容模擬式電子式、互感器和數字式電子式互感器校驗，并可以采用電子式互感器作為標準器的多功能小型校驗系統還是鳳毛麟角。發明內容本實用新型的目的就是要克服現有技術的缺點，提供一種多功能電子式互感器校驗儀。本實用新型的目的是這樣實現的，多功能電子式互感器校驗儀，包括模擬信號調理模塊、校驗電路模塊、高精度數據采集模塊、同步時鐘模塊、FPGA模塊、數字信號處理及存儲模塊、顯示及鍵盤模塊、網絡接ロ模塊和通用標準接ロ模塊所組成；所述FPGA模塊包括AD控制及存儲模塊、同步控制模塊、網ロ控制及存儲模塊和數據控制中心模塊；信號源輸出端所提供模擬信號輸入到模擬信號調理模塊，經模擬信號調理模塊調理轉換后輸出到校驗電路模塊，該輸出經校驗電路模塊進行倍率轉換后，所得交流電壓信 號輸出到高精度數據采集模塊；該交流電壓信號在高精度數據采集模塊內部轉換成差分信號后再進行模數轉換，所得數字信號輸入FPGA模塊中的AD控制及存儲模塊；數字式電子式電壓互感器或數字式電子式電流互感器所提供數字信號通過網絡接ロ模塊，送入FPGA模塊中的網ロ控制及存儲模塊；同步時鐘模塊和FPGA模塊中的同步控制模塊之間建立傳送控制信號的連接；顯示及鍵盤模塊的鍵盤部份連接到FPGA模塊的數據控制中心模塊，操作人員操作鍵盤部份輸入的鍵盤值送入數據控制中心模塊；所述的FPGA模塊中，同步控制模塊和AD控制及存儲模塊之間建立傳送時鐘信號的連接；數據控制中心模塊與數字信號處理及存儲模塊建立通信連接，通過該通信連接進行三種信息傳遞(1)當操作人員操作鍵盤部份輸入的鍵盤值送入數據控制中心模塊吋，數據控制中心模塊向數字信號處理及存儲模塊發送中斷，把鍵盤值送到數字信號處理及存儲模塊；(2)數字信號處理及存儲模塊輸出控制信號到數據控制中心模塊，經數據控制中心模塊分別相應輸出，包括輸出到模擬信號調理模塊、輸出到校驗電路模塊、經AD控制及存儲模塊輸出到高精度數據采集模塊、經網ロ控制及存儲模塊輸出到網絡接ロ模塊，以及經同步控制模塊輸出到同步時鐘模塊；(3) AD控制及存儲模塊和網ロ控制及存儲模塊存儲的數據信號，經數據控制中心模塊輸出到數字信號處理及存儲模塊；數字信號處理及存儲模塊包括DSP數字信號處理器，DSP數字信號處理器處理由FPGA模塊的數據控制中心模塊輸入的鍵盤值，所產生的控制信號向數據控制中心模塊輸出；DSPP數字信號處理器處理由AD控制及存儲模塊和網ロ控制及存儲模塊輸入的數字信號，所得最終運算結果送到顯示及鍵盤模塊中的顯示部份，并通過通用標準接ロ模塊向外輸出。所述模擬信號調理模塊包括標準側電壓信號接入電路、標準側電流信號接入電路、待測信號接ロ電路及調理控制単元，所述信號源輸出端包括標準電磁式電壓互感器、標準電磁式電流互感器、模擬式電子式電壓互感器和模擬式電子式電流互感器；標準電磁式電壓互感器所提供交流電壓信號輸入到標準側電壓信號接入電路，經標準側電壓信號接入電路轉換為電壓信號SVl ；標準電磁式電流互感器所提供交流電流信號輸入到標準側電流信號接入電路，經標準側電流信號接入電路轉換為電壓信號SIl ；[0021]模擬式電子式電壓互感器所提供模擬電壓信號，通過待測信號接ロ電路接入，該模擬電壓信號標不為電壓信號EVl ；模擬式電子式電流互感器所提供模擬電壓信號，通過待測信號接ロ電路接入，該模擬電壓信號標不為電壓信號EIl ；電壓信號SV1、SI1、EV1、EI1接入調理控制單元，FPGA模塊中的數據控制中心模塊發送控制信號到調理控制単元，調理控制単元根據控制信號從電壓信號SVl和SIl中選擇一路作為校驗用標準信號STl輸出，從電壓信號EVl和 EIl中選擇一路作為校驗用待測信號SEl輸出。所述的校驗電路模塊包括校驗保護電路、模擬濾波電路、自動倍率切換電路和校驗控制単元，校驗用標準信號STl和校驗用待測信號SEl同時輸入到校驗保護電路和模擬濾波電路，校驗用標準信號STl經模擬濾波電路后輸出，記為標準信號ST2 ;校驗用待測信號SEl經模擬濾波電路的輸出，再經自動倍率切換電路進行放大調整后輸出，記為待測信號SE2 ；標準信號ST2和待測信號SE2送入高精度數據采集模塊。FPGA模塊中的數據控制中心模塊發送控制信號到校驗控制単元，經校驗控制單元將校驗用標準信號STl和校驗用待測信號SEl通過控制校驗保護電路接地，經校驗控制單元調整自動倍率切換電路的放大倍率。所述的高精度數據采集模塊包含兩套同樣的電路，分別用于對校驗用標準信號STl和校驗用待測信號SEl的轉換；每套電路包括信號調理電路和AD轉換電路，標準信號ST2在相應的ー套電路中，經信號調理電路轉換為ー對差分信號后，送入AD轉換電路轉換成數字信號，待測信號SE2在相應的ー套電路中，經信號調理電路轉換為ー對差分信號后，送入AD轉換電路轉換成數字信號，FPGA模塊中的AD控制及存儲模塊發送控制信號到兩套電路中的AD轉換電路，AD轉換電路所得數字信號連接到AD控制及存儲模塊。所述的同步時鐘模塊和FPGA模塊中的同步控制模塊之間傳送的時鐘信號，包括電時鐘信號和光時鐘信號；所述同步時鐘模塊包括ー個磁稱隔離單兀和兩片光電轉換IC ；外圍設備輸出的電時鐘信號經磁耦隔離單元送入同步控制模塊，同步控制模塊發出的電時鐘信號經磁耦隔離單元送出到外圍；外圍設備輸出的光時鐘信號經過一片光電轉換IC轉換成電信號，然后經磁耦隔離單元送入同步控制模塊；同步控制模塊發出的電時鐘信號經磁耦隔離單元后，送入另一片光電轉換IC轉換成光時鐘信號送出到外國。所述的顯示及鍵盤模塊采用320*240矩陣的LED顯示屏和4*4矩陣鍵盤。所述的網絡接ロ模塊包括光以太網端口和電以太網端ロ，FPGA模塊連接了兩套同樣的電路，分別用于連接兩路電子式互感器信號ECTl和ECT2，可輸入電子式電流互感器信號也可以輸入電子式電壓互感器信號,作為標準信號或待測信號；或同時輸入電子式電壓互感器信號和電子式電流互感器信號，用于測量功率因數角；或一路輸出誤碼測試信號另一路接收誤碼測試信號，用于測試通信信道的誤碼。所述的通用標準接ロ模塊包括RS232串口和USB接ロ。本實用新型在硬件設計上采用DSP+FPGA的架構，依靠DSP專用芯片的強大數字處理能力和FPGA芯片的出眾的邏輯控制能力，出色的完成了設計目標在校驗對象為電子式電流互感器時精確度等級為0. 2s級，在校驗電子式電壓互感器時精度為0. 2級。與同類儀器相比，具有功率因素角測量功能和誤碼檢測功能。既可以采用電磁式互感器作為標準互感器又可以采用電子式互感器作為標準互感器。本實用新型具有如下優點I. 采用DSP芯片作為數字信號處理器時，在充分保證測試實時性的基礎上可選用的處理算法具有較大的靈活性，而這與校驗儀的校驗精度息息相關；采用FPGA作為時序邏輯控制器無論是對模擬電路的控制還是與各種通信接ロ的兼容性都顯得游刃有余，而且后續的可升級空間更大。2. 對不同互感器的校驗具有通用性，相比于基于虛擬儀器技術的校驗裝置，不需要電流電壓變換器等各種輔助設備，降低了成本投入，且操作更加便捷。3. 集中了光以太網ロ、電以太網ロ、USB接ロ、串行通信接口和光秒脈沖接ロ，可以方便快捷地與外圍數字設備通信，順應電カ系統數字化及網絡化的趨勢。4. 采用LED顯示器和鍵盤作為儀器和人的交互媒介，一方面能應對不同類別的互感器，增強儀器的智能性；另一方面支持顯示測量結果時有數字量和模擬量兩種方式，豐富了顯示的信息；5.可以靈活地設置秒脈沖屬性和模擬信號數字化過程中的采樣率，在與各式電子式互感器兼容的同時，可以靈活地増加采樣頻率來有效降低輸出數字量的白噪聲干擾。6.電路設計集中度高，可以利用現有電路芯片方便地組裝制造，成品體積小，便攜性高。
圖I為本實用新型總體方框結構示意圖；圖2為本實用模擬信號調理模塊方框結構示意圖；圖3為本實用新型校驗電路模塊方框結構示意圖；圖4為本實用新型高精度數據采集模塊方框結構示意圖；圖5為本實用新型同步時鐘模塊方框結構示意圖；圖6為本實用新型FPGA模塊方框結構示意圖；圖7為本實用新型顯示及鍵盤模塊方框結構示意圖；圖8為本實用新型DSP處理器工作流程圖。
具體實施方式
根據傳統的電磁式電カ互感器和電子式電カ互感器的輸出形式的不同，以及電磁式標準互感器笨重等特點，并且結合校驗電子式電流互感器時校驗精度須達到0. 2S級和校驗電子式電壓互感器時校驗精度須達到0. 2級的設計目標，將電磁式電壓互感器、電磁式電流互感器、模擬式電子式互感器、數字式電子式互感器分類處理。系統具有兩個模擬信號輸入端ロ和兩個數字信號輸入端ロ或稱網ロ，首先，選擇標準信號和待測信號的輸入端ロ，若標準信號為電磁式互感器，則將其電壓輸出的有效值為57. 7V的交流電壓信號轉換為有效值為4V的信號，將其電流互感器輸出的有效值為5A/1A的交流電流信號轉換為有效值為4V的交流電壓信號，然后利用選擇開關從中選擇一路作為測試電路單元的標準信號；其次，將模擬式電子式電流互感器的模擬信號和模擬式電子式電壓互感器的模擬信號接入本實用新型作為測試電路單元的待測信號，與標準信號同步轉換為數字信號；再次，將數字式電子式互感器的數字信號從網絡接口中輸入到本實用新型的系統，而標準信號由本實用、新型轉換為數字信號或直接從數字式電子式互感器獲得，從而完成測試信號的數字化井利用數字信號處理技術取得測試結果。當本實用新型用于功率因數角測量時，通過模擬信號輸入端ロ接收模擬式電子式互感器的電壓/電流信號，通過網ロ接收數字式電子式互感器的電壓/電流信號，從而完成電子式互感器功率因數角的測量；當用于誤碼檢測時，從一路網ロ輸出誤碼測試信號，通過另一路網ロ接收測試信號，然后分析測試結果完成通信信道誤碼檢測功能。參見附圖，以下將結合實施例對本實用新型作進ー步說明。圖I所示為本實用新型的總體方框結構示意圖。本實用新型的核心是由DSP數字信號處理和現場可編程門陣列FPGA構成。DSP數字信號處理完成數字信號的運算處理及存儲、運算結果的實時LED顯示、USB接ロ與RS232串ロ的控制和與FPGA模塊的通信功能。FPGA模塊則負責從以太網絡中接收并存儲數字信號，控制標準信號和待測模擬信號的數字化及存儲，從DSP數字信號處理處獲得控制信息對模擬信號調理模塊、校驗電路模塊等系統其他部份進行調整控制，接收鍵盤值并向DSP數字信號處理發送鍵盤中斷功能。
為了對電磁式電壓互感器、電磁式電流互感器、模擬式電子式電流互感器、模擬式電子式電壓互感器輸出的模擬信號進行處理，本實用新型先將模擬信號調理模塊、校驗電路模塊、高精度數據采集模塊和AD控制及存儲模塊依次連接。信號源輸出端所提供模擬信號輸入到模擬信號調理模塊，經模擬信號調理模塊調理轉換后輸出到校驗電路模塊；自模擬信號調理模塊輸入的模擬信號經校驗電路模塊進行倍率轉換后，所得交流電壓信號輸出到高精度數據采集模塊；自校驗電路模塊輸入的交流電壓信號在高精度數據采集模塊內部進行處理，包括轉換成差分信號后進行模數轉換，所得數字信號輸入FPGA模塊中的AD控制及存儲模塊。為了將數字式電子式互感器的數字信號從網絡接口中輸入到本實用新型，數字式電子式電壓互感器或數字式電子式電流互感器所提供數字信號通過網絡接ロ模塊，送入FPGA模塊中的網ロ控制及存儲模塊。具體實施吋，網絡接ロ模塊接收的是一個按照IEC61850-9-2協議中規定的格式的數據包，FPGA模塊根據不同的數字式校驗對象從此數據包中取出對應的數據。具體實施校驗時，可以由操作人員操作鍵盤選擇標準信號和待測信號的來源電壓選擇標準信號來源可選1.電磁式電壓互感器輸出的有效值為57. 7V的交流電壓信號，
2.電子式電壓互感器輸出的I. 625V 6. 5V的模擬信號,3.電子式電壓互感器輸出的數字信號。待測信號的來源可選1.模擬式電子式電壓互感器的模擬輸出；2.數字式電子式電壓互感器的數字輸出。電流選擇標準信號來源為1.電磁式電流互感器輸出的有效值為5A/1A的交流電流信號，2.電子式電流互感器輸出的22. 5mV 4V的模擬信號，3.電子式電流互感器輸出的數字信號。待測信號的來源可選擇1.模擬式電子式電流互感器的模擬輸出；2.數字式電子式電流互感器的數字輸出。當測量功率因數角和檢測誤碼時，信號的選擇類似，通過顯示及鍵盤模塊配合實現。本實用新型的設計為，顯示及鍵盤模塊中的鍵盤部份連接到FPGA模塊的數據控制中心模塊，操作人員操作鍵盤部份輸入的鍵盤值送入數據控制中心模塊，數據控制中心模塊向數字信號處理及存儲模塊發送中斷，把鍵盤值送到數字信號處理及存儲模塊。而顯示及鍵盤模塊中的顯示部份連接到數字信號處理及存儲模塊，數字信號處理及存儲模塊所得最終運算結果送到顯示部份。當操作人員通過輸入鍵盤值，要求待測信號采用數字式電子式電壓互感器或數字式電子式電流互感器所提供數字信號時，數字式電子式電壓互感器或數字式電子式電流互感器所提供數字信號通過網絡接ロ模塊，送入FPGA模塊中的網ロ控制及存儲模塊，實施例將該數字信號記為DA。為了保證采樣工作順利進行，實用新型設置了同步時鐘模塊，并在同步時鐘模塊和FPGA模塊中的同步控制模塊之間建立傳送控制信號的連接；且在FPGA模塊中，與同步控制模塊和AD控制及存儲模塊之間建立傳送時鐘信號的連接。FPGA模塊中的核心為數據控制中心模塊，數據控制中心模塊與數字信號處理及存儲模塊建立通信連接，通過該通信連接進行三種信息傳遞(I)當操作人員操作鍵盤部份輸入的鍵盤值送入數據控制中心模塊時，數據控制中心模塊向數字信號處理及存儲模塊發送中斷，把鍵盤值送到數字信號處理及存儲模塊；(2)數字信號處理及存儲模塊輸出控制信號到數據控制中心模塊，經數據控制中心模塊分別相應輸出，包括輸出到模擬信號調理模塊、輸出到校驗電路模塊、經AD控制及存儲模塊輸出到高精度數據采集模塊、經網ロ控制及存儲模塊輸出到網絡接ロ模塊，以及經同步控制模塊輸出到同步時鐘模塊；(3) AD控 制及存儲模塊和網ロ控制及存儲模塊存儲的數據信號，經數據控制中心模塊輸出到數字信號處理及存儲模塊。也就是說，數據控制中心模塊作為控制信息發送中心，與模擬信號調理模塊、校驗電路模塊、同步控制模塊、AD控制及存儲模塊和網ロ控制及存儲模塊都建立了通信連接。數字信號處理及存儲模塊包括DSP處理器，DSP處理器處理由FPGA模塊的數據控制中心模塊輸入的鍵盤值，所產生的控制信號向數據控制中心模塊輸出；DSP處理器處理由AD控制及存儲模塊和網ロ控制及存儲模塊輸入的數字信號，所得最終運算結果送到顯示及鍵盤模塊中的顯示部份，并通過通用標準接ロ模塊向外輸出。具體實施時，為了支持DSP處理器的運算和存儲結果，一般還會設置連接到DSP處理器的存儲器，例如FLASH和SDRAM。實施例中DSP處理器處理數字信號的方式為，對數字信號進行FIR濾波后采用FFT算法得到信號的幅度與相位信息，由此得到標準信號和待測信號的比差與角差，并對最終運算結果保存。實施例的通用標準接ロ模塊包括串口和USB接ロ，通過標準串ロ可與個人計算機連接，在PC機上可以配置系統參數并實時顯示測量結果；通過USB接ロ可將測試結果輸入到USB存儲設備。模擬信號調理模塊對模擬量的電壓/電流信號進行合適的調理轉換，并提供阻抗匹配功能來隔絕信號源輸出端和本實用新型的校驗電路模塊，增強信號源的穩定性。參見圖2，實施例的模擬信號調理模塊對4種輸入進行處理。其中，標準電磁式電壓互感器的輸出是有效值為57. 7V的模擬電壓信號(交流電壓信號)，將其輸入至模擬信號調理模塊的標準側電壓信號接入電路單元轉換成幅值為4V的電壓信號SVl ;標準電磁式電流互感器的輸出是有效值為5A/1A的模擬電流信號(交流電流信號)，將其輸入至標準側電流信號接入電路，經過標準側電流信號接入電路單元轉換作用成為幅值為4V的電壓信號SIl ;模擬式電子式電壓互感器的模擬輸出為I. 625V 6. 5V的電壓信號,模擬式電子式電流互感器的模擬輸出為22. 5mV^4V的電壓信號，將其接入待測信號接ロ電路不做調理，標示為EVl和EI1。DSP處理器通過顯示及鍵盤模塊的鍵盤部份接收操作人員設置的校驗配置信息，向FPGA模塊發出具體指令，FPGA模塊的數據控制中心模塊再向調理控制単元發送控制指令，從SVl和SIl中選擇一路作為校驗用標準信號STl ;在不采用DA作為待測信號來源時，從EVl和EIl中選擇一路作為校驗用待測信號SEl。實施例選擇4v作為電磁式電壓互感器和電磁式電流互感器的轉換輸出幅值，是考慮到在幅值4V的情況下AD轉換的精度不錯，而且AD轉換范圍為(T5V。即使信號會達到標稱值的120%，4*120%=4. 8也還是小于5V。且統ー的幅值有利于簡化DSP處理器的計算處
理。 采用校驗電路模塊，可對輸入的模擬量信號進行適宜的倍率轉換以提高最后測量精度。如圖3所示，標準信號STl和待測信號SEl同時輸入到校驗保護電路和模擬濾波電路。校驗用標準信號STl經模擬濾波電路后輸出，記為標準信號ST2 ;校驗用待測信號SEl經模擬濾波電路的輸出，再經自動倍率切換電路進行放大調整后輸出，記為待測信號SE2 ；標準信號ST2和待測信號SE2送入高精度數據采集模塊。若信號的變化范圍太大，當信號值太小的時候測量結果就不太穩定。因此實施例設定自動倍率切換電路的初始值為其最小放大倍率0. 4。標準信號STl和SEl經過校驗電路模塊和高精度數據采集模塊后會轉換為數字信號，若DSP據此數字信號判斷待測信號SEl已經超出校驗量程，則立即向FPGA模塊發送狀態信息，由FPGA模塊中的數據控制中心模塊控制校驗控制単元，將標準信號STl和待測信號SEl通過校驗保護電路接地；若DSP判別待測信號SEl的幅值較小而影響測量精度吋，則立即向FPGA模塊發送狀態信息，促使FPGA模塊中的數據控制中心模塊控制校驗控制単元，通過校驗控制單元合理調整自動倍率切換電路的放大倍率。實施例中，由輸入信號的性質和校驗精度，設定自動倍率切換電路中，待測信號SEl的放大倍率則有0. 4、1、6、36等四個檔位。實施例設置高精度數據采集模塊，以便將校驗電路模塊輸出的交流電壓信號轉換成差分信號以降低共模噪聲的干擾，提高系統的測量精度，然后轉換成數字信號。如圖4所示高精度數據采集模塊包括兩套相同的信號調理電路和AD轉換電路。由校驗電路模塊輸出的ST2和SE2為單端電壓信號，分別代表待測信號和標準信號。它們首先輸入到內部的信號調理電路轉換成兩對差分信號，這兩對差分信號輸入到AD轉換電路轉換成數字信號。差分信號能顯著抑制信號內部的共模噪聲，以提高系統精度。具體實施吋，AD轉換電路可以采用AD芯片(如AD7678 18位位寬)。AD轉換電路與FPGA內部的AD控制及存儲模塊的具體連接，可參考芯片說明。AD芯片的轉換結果則輸出到AD控制及存儲模塊，由AD控制及存儲模塊存儲以便DSP處理器運算使用。同步時鐘在AD采樣過程中有著重要的作用，實施例由同步時鐘模塊提供同步時鐘的輸入/輸出使能，并采取必要的磁耦隔離來保證待測信號和標準信號在采樣過程中的時間同歩。如圖5所示，同步時鐘模塊為外圍設備與本實用新型的工作同步時鐘的接ロ，其中傳輸的同步時鐘共有四種模式，它們均經過磁耦隔離單元來消除傳輸過程中的噪聲以提高系統的穩定性外圍設備輸出的電時鐘信號經磁耦隔離單元送入同步控制模塊，同步控制模塊發出的電時鐘信號經磁耦隔離單元送出到外圍；外圍設備輸出的光時鐘信號經過ー片光電轉換IC轉換成電信號，然后經磁耦隔離單元送入同步控制模塊；同步控制模塊發出的電時鐘信號經磁耦隔離單元后，送入另一片光電轉換IC轉換成光時鐘信號送出到外國。在同步時鐘模塊和同步控制模塊支持下，AD控制及存儲模塊控制AD轉換電路在電同步時鐘下工作，實現同步采樣。具體實施時，可以由操作人員通過鍵盤選擇同步時鐘的屬性[0063]輸入/輸出光/電上升沿/下降沿DSP處理器把與操作人員的選擇相應的控制字發送到FPGA內部的數據控制中心模塊，數據控制中心模塊再發控制字到同步控制模塊。同步控制模塊根據控制字決定是接收外部秒脈沖還是自己產生秒脈沖并發送出去,從而控制同步時鐘模塊工作方式。實施例的FPGA模塊選用的ALTERA公司的Cyclone II系列的EP2C20產品，根據功能需求設置現場可編程門陣列即可。參見圖6 AD控制及存儲模塊接收同步控制模塊發出的同步時鐘信號和數據控制中心模塊發送的指令，然后根據規則來控制高精度數據采集模塊內部兩套電路的使能，將AD轉換結果存入到本模塊內部以供數據控制中心模塊的調度。同步控制模塊控制同步時鐘模塊接收/輸出光或電的同步時鐘，并在FPGA內部將此同步時鐘傳輸給AD控制及存儲模塊。網ロ控制及存儲模塊實施例的網絡接ロ模塊集成了光以太網端口和電以太網端ロ。因此網絡接ロ模塊送入到本模塊的數據分為兩類，光以太網絡數據和電以太網絡數據。本模塊根據數據控制中心模塊發送的指令來決定對這兩類數據的取舍。數據控制中心模塊本模塊整合了 FPGA內部其他的模塊，是FPGA內部其他模塊與DSP進行數據交互的橋梁。本模塊功能如下1、掃描鍵盤值并將鍵盤值傳遞給DSP處理器，是人機交互的重要組成部分；2、DSP處理器根據鍵盤值解讀操作人員的意圖并把相應的指令發送到本模塊，進而本模塊根據此指令完成對模擬信號調理模塊、校驗電路模塊和FPGA內部其他模塊的控制。3、AD控制及存儲模塊和網ロ控制及存儲模塊存儲的數據信號，經本模塊輸出到數字信號處理及存儲模塊。顯示及鍵盤模塊實時顯示測試結果并提供人機交互式控制功能，顯示及鍵盤模塊在本實用新型中的連接方式如圖7 :實施例的顯示及鍵盤模塊包括一個矩陣的4*4鍵盤和ー塊320*240的LED顯示屏。其中矩陣的4*4鍵盤與FPGA模塊相連接，每次按鍵時，鍵盤值會首先傳送到FPGA模塊內部的數據控制中心模塊，然后以中斷的方式傳遞給DSP數字信號處理器，DSP數字信號處理器根據鍵值執行相應的程序并將測試結果實時顯示在LED顯示屏上。顯示及鍵盤模塊作為人機交互媒介，有著豐富的功能以數字形式顯示測量結果、以波形形式顯示信號屬性、設置同步時鐘的屬性、對本實用新型自身進行配置等。如圖8所示為DSP數字信號處理器的核心流程圖，I.系統初始化，一般需要根據硬件電路正確配置DSP數字信號處理器內部眾多的控制寄存器，同時要通過FPGA模塊設定系統外圍電路的工作狀態。2. 查詢是否有鍵盤中斷，若有，則根據鍵值執行相應的服務程序；若沒有，則跳過鍵盤中斷程序進入查詢數據中斷。3.實施例中，由FPGA模塊負責接收并保存數字化后的標準信號和待測信號。實施例中以4000Hz的采樣率采樣2048個樣本點。當數據采集完成后由FPGA模塊向DSP數字信號處理器發送數據中斷。因此，DSP數字信號處理器通過循環不斷地查詢中斷來判斷是否有數據中斷。如果有數據中斷，則程序跳至下一歩——取數據；如果沒有數據中斷，則跳轉至查詢鍵盤中斷。4. DSP數字信號處理器從FPGA模塊處獲取兩份數據，一份數據對應標準信號源，另ー份對應待測信號源。、[0076]5. 進行數據計算步驟。實施例在該步驟首先采用FIR濾波算法來降低信號中的白噪聲，其次采用1024點FFT算法計算出信號的有效值和相位信息，據此計算出作為待測源的電子式互感器和作為標準源的電磁式互感器的差別。
6. 將測試結果實時輸出，更新顯示在LED顯示屏上，顯示結果每秒鐘更新I次。本實用新型的保護范圍不限于以上實施例。
權利要求1.多功能電子式互感器校驗儀，包括模擬信號調理模塊、校驗電路模塊、高精度數據采集模塊所組成，其特征在干信號源輸出端所提供模擬信號輸入到模擬信號調理模塊，經模擬信號調理模塊調理轉換后輸出到校驗電路模塊，該輸出經校驗電路模塊進行倍率轉換后，所得交流電壓信號輸出到高精度數據采集模塊；該交流電壓信號在高精度數據采集模塊內部轉換成差分信號后再進行模數轉換，所得數字信號輸入FPGA模塊中的AD控制及存儲模塊；所述FPGA模塊包括AD控制及存儲模塊、同步控制模塊、網ロ控制及存儲模塊和數據控制中心模塊；數字式電子式電壓互感器或數字式電子式電流互感器所提供數字信號通過網絡接ロ模塊，送入FPGA模塊中的網ロ控制及存儲模塊；同步時鐘模塊和FPGA模塊中的同步控制模塊之間建立傳送控制信號的連接；顯示及鍵盤模塊的鍵盤部份連接到FPGA模塊的數據控制中心模塊，鍵盤部份輸入的鍵盤值送入數據控制中心模塊；所述FPGA模塊中，同步控制模塊和AD控制及存儲模塊之間建立傳送時鐘信號的連接；數據控制中心模塊與數字信號處理及存儲模塊建立通信連接，通過該通信連接進行三種信息傳遞1)當操作人員操作鍵盤部份輸入的鍵盤值送入數據控制中心模塊時，數據控制中心模塊向數字信號處理及存儲模塊發送中斷，把鍵盤值送到數字信號處理及存儲模塊；2)數字信號處理及存儲模塊輸出控制信號到數據控制中心模塊，經數據控制中心模塊分別相應輸出，包括輸出到模擬信號調理模塊、輸出到校驗電路模塊、經AD控制及存儲模塊輸出到高精度數據采集模塊、經網ロ控制及存儲模塊輸出到網絡接ロ模塊，以及經同步控制模塊輸出到同步時鐘模塊；3) AD控制及存儲模塊和網ロ控制及存儲模塊存儲的數據，經數據控制中心模塊輸出到數字信號處理及存儲模塊； 所述的數字信號處理及存儲模塊包括DSP數字信號處理器，DSP數字信號處理器處理由FPGA模塊的數據控制中心模塊輸入的鍵盤值，所產生的控制信號向數據控制中心模塊輸出；DSP數字信號處理器處理由AD控制及存儲模塊和網ロ控制及存儲模塊輸入的數字信號，所得最終運算結果送到顯示及鍵盤模塊中的顯示部份，并通過通用標準接ロ模塊向外輸出。
2.根據權利要求I所述的多功能電子式互感器校驗儀，其特征在于所述模擬信號調理模塊包括標準側電壓信號接入電路、標準側電流信號接入電路、待測信號接ロ電路及調理控制単元；所述網絡接ロ模塊包括標準側電壓信號輸入，標準側電流信號輸入，待測電壓信號輸入，待測電流信號輸入；所述信號源輸出端包括標準電磁式電壓互感器、標準電磁式電流互感器、模擬式電子式電壓互感器、模擬式電子式電流互感器、數字式電子式電壓互感器和數字式電子式電流互感器； 所述的標準電磁式電壓互感器或標準模擬式電子式電壓互感器所提供交流電壓信號輸入到標準側電壓信號接入電路，經標準側電壓信號接入電路轉換為電壓信號SVl ； 所述的標準電磁式電流互感器或標準模擬式電子式電流互感器所提供交流電流信號輸入到標準側電流信號接入電路，經標準側電流信號接入電路轉換為電壓信號SIl ； 所述的待測模擬式電子式電壓互感器所提供模擬電壓信號，通過待測信號接ロ電路接入，該模擬電壓信號標不為電壓信號EVl ； 所述的待測模擬式電子式電流互感器所提供模擬電流信號，通過待測信號接ロ電路接入，該模擬電壓信號標不為電壓信號EIl ； 所述的標準數字式電子式電壓互感器所提供數字電壓信號，通過標準網絡接ロ接入，、該數字電壓信號標示為電壓信號SDVl ； 所述的標準數字式電子式電流互感器所提供數字電流信號，通過標準網絡接ロ接入，該數字電流信號標示為電流信號SDIl ； 所述的待測數字式電子式電壓互感器所提供數字電壓信號，通過待測網絡接ロ接入，該數字電壓信號標示為電壓信號DVl ； 所述的待測數字式電子式電流互感器所提供數字電流信號，通過待測網絡接ロ接入，該數字電流信號標示為電流信號DIl ； 所述的電壓信號SV1、SI1、EV1、EI1接入調理控制單元，FPGA模塊中的數據控制中心模塊發送控制信號到調理控制単元，調理控制単元根據控制信號從電壓信號SVl和SIl中選 擇一路作為校驗用標準信號STl輸出，或從電壓信號SDVl和電流SDIl中選擇一路作為校驗用標準信號ST3輸出；從信號EVl和EIl中選擇一路作為校驗用待測信號SEl輸出，或從信號DVl和DIl中選擇一路作為校驗用待測信號SE3輸出。
3.根據權利要求2所述的多功能電子式互感器校驗儀，其特征在于1)所述校驗電路模塊包括校驗保護電路、模擬濾波電路、自動倍率切換電路和校驗控制單元，校驗用標準模擬信號STl和校驗用待測模擬信號SEl同時輸入到校驗保護電路和模擬濾波電路，校驗用標準模擬信號STl經模擬濾波電路后輸出，記為標準信號ST2 ;校驗用待測信號SEl經模擬濾波電路的輸出，再經自動倍率切換電路進行放大調整后輸出，記為待測信號SE2 ;標準信號ST2和待測信號SE2送入高精度數據采集模塊，FPGA模塊中的數據控制中心模塊發送控制信號到校驗控制単元，經校驗控制單元將校驗用標準信號STl和校驗用待測信號SEl通過控制校驗保護電路接地，經校驗控制單元調整自動倍率切換電路的放大倍率； 2)校驗用標準數字信號ST3和校驗用待測數字信號SE3同時輸入到網絡接ロ電路，通過網ロ控制及存儲模塊處理接收到的數字信號。
4.根據權利要求3所述的多功能電子式互感器校驗儀，其特征在于所述高精度數據采集模塊包含兩套同樣的電路，分別用于對校驗用標準信號STl和校驗用待測信號SEl的轉換；每套電路包括信號調理電路和AD轉換電路，標準信號ST2在相應的ー套電路中，經信號調理電路轉換為ー對差分信號后，送入AD轉換電路轉換成數字信號，待測信號SE2在相應的ー套電路中，經信號調理電路轉換為ー對差分信號后，送入AD轉換電路轉換成數字信號，FPGA模塊中的AD控制及存儲模塊發送控制信號到兩套電路中的AD轉換電路，AD轉換電路所得數字信號連接到AD控制及存儲模塊。
5.根據權利要求1、2、3、4所述的多功能電子式互感器校驗儀，其特征在于所述網絡接ロ模塊包括光以太網端口和電以太網端ロ，FPGA模塊連接了兩套同樣的電路，分別用于連接兩路電子式互感器信號ECTl和ECT2，可輸入電子式電流互感器信號也可以輸入電子式電壓互感器信號，作為標準信號或待測信號；或同時輸入電子式電壓互感器信號和電子式電流互感器信號，用于測量功率因數角；或一路輸出誤碼測試信號另一路接收誤碼測試信號，用于測試通信信道的誤碼。
6.根據權利要求1、2、3、4、5所述的多功能電子式互感器校驗儀，其特征在于采用電磁式互感器作為標準互感器又可以采用電子式互感器作為標準互感器。
7.根據權利要求1、2、3、4、5所述的多功能電子式互感器校驗儀，其特征在于具有兩套網絡接ロ模塊，均集成了光以太網端口和電以太網端ロ。
專利摘要多功能電子式互感器校驗儀，包括模擬信號調理模塊、高精度數據采集模塊、網絡接口模塊、同步時鐘模塊、FPGA模塊、數字信號處理及存儲模塊、顯示及鍵盤模塊和通用標準接口模塊所組成，其中FPGA模塊包括AD控制及存儲模塊、同步控制模塊、網口控制及存儲模塊和數據控制中心模塊。本實用新型采用DSP+FPGA的架構，實現了一種具有功率因素角測量功能和誤碼檢測功能的電子式互感器校驗設備，它可以采用電磁式互感器作為標準互感器也可以采用電子式互感器作為標準互感器，可以校驗模擬式電子式互感器也可以校驗數字式電子式互感器，體積小、操作簡單便于現場校驗。
文檔編號G01R35/02GK202494776SQ20112039694
公開日2012年10月17日 申請日期2011年10月18日 優先權日2011年10月18日
發明者于杰, 易本順, 陸漢兵 申請人:熊江詠