專利名稱：信號檢測電路的制作方法
技術領域：
本實用新型涉及一種檢測電路，尤指一種用于檢測信號上升下降時間的信號檢測電路。
背景技術：
信號的上升下降時間指的是信號從零時刻到首次達到穩態值或從穩態值下降到零時刻的時間。通常將上升下降時間定義為響應曲線從穩態值的10%上升到穩態值90%所需的時間。現有的用于檢測信號的上升下降時間的方法有很多，例如通過計算機編程來檢測信號的上升下降時間，利用匯編語言來檢測信號端口的狀態，通過不同狀態時計算機發出的不同指令，來計算出信號的上升下降時間。由此可見，現有的信號上升下降時間檢測電路及方法不夠簡單。
發明內容鑒于以上內容，有必要提供一種結構簡單且能夠檢測出信號上升下降時間的信號檢測電路。一種信號檢測電路，用于檢測一輸入電壓信號的上升下降時間，所述信號檢測電路包括一第一參考電壓端、一第二參考電壓端、一與所述第一參考電壓端相連的第一比較器、一與所述第二參考電壓端相連的第二比較器、一與所述第一比較器及所述第二比較器相連的邏輯器件及一與所述邏輯器件相連的電容，所述第一比較器與所述第二比較器共同接收所述輸入電壓信號，所述第一參考電壓端為輸入電壓信號的最低電壓輸入端，所述第二參考電壓端為輸入電壓信號的最高電壓輸入端，所述邏輯器件輸出的信號通過所述電容進行濾波后輸出一電壓值與輸入電壓信號的上升下降時間成比例的恒定電壓。優選地，所述信號檢測電路還包括一用于將輸入電壓信號輸入至所述第一比較器與所述第二比較器的輸入信號端及一用于輸出恒定電壓的輸出信號端。優選地，所述邏輯器件為一與門，所述輸入信號端與所述第一比較器的一正相輸入端及所述第二比較器的一反相輸入端相連，所述第一參考電壓端與所述第一比較器的一反相輸入端相連，所述第二參考電壓端與所述第二比較器的一正相輸入端相連。優選地，所述第一比較器的一輸出端及所述第二比較器的一輸出端分別與所述與門的兩輸入端相連，所述與門的輸出端與所述輸出信號端及所述電容的一端相連，所述電容的另一端接地。優選地，所述邏輯器件為一或門，所述輸入信號端與所述第一比較器的一反相輸入端及所述第二比較器的一正相輸入端相連，所述第一參考電壓端與所述第一比較器的一正相輸入端相連，所述第二參考電壓端與所述第二比較器的一反相輸入端相連。優選地，所述第一比較器的一輸出端及所述第二比較器的一輸出端分別與所述或門的兩輸入端相連，所述或門的輸出端與所述輸出信號端及所述電容的一端相連，所述電容的另一端接地。相對現有技術，本實用新型信號檢測電路通過將輸入信號的上升下降時間轉換為電壓信號，得出輸入信號的上升下降時間，電路結構簡單且速度較快。
圖1為本實用新型信號檢測電路較佳實施方式的電路圖。圖2為本實用新型信號檢測電路另一實施方式的電路圖。
具體實施方式
請參閱圖1，本實用新型信號檢測電路較佳實施方式包括一輸入信號端Vin、一第一參考電壓端Vl、一第二參考電壓端V2、一第一比較器CMPl、一第二比較器CMP2、一邏輯器件、一電容C及一輸出信號端Vout。在本實施方式中，該邏輯器件為一與門AND，該第一比較器CMPl與該第二比較器CMP2均為高速比較器，具有快速響應特性。該第一參考電壓端 Vl為輸入信號端Vin輸入信號的最低電壓輸入端，該第二參考電壓端V2為輸入信號端Vin 輸入信號的最高電壓輸入端。本實用新型信號檢測電路較佳實施方式的具體電路連接關系如下該輸入信號端 Vin與該第一比較器CMPl的一正相輸入端及該第二比較器CMP2的一反相輸入端相連，該第一參考電壓端Vl與該第一比較器CMPl的一反相輸入端相連，該第二參考電壓端V2與該第二比較器CMP2的一正相輸入端相連，該第一比較器CMPl的一輸出端Voutl及該第二比較器CMP2的一輸出端Vout2分別與該與門AND的兩輸入端相連，該與門AND的輸出端與該輸出信號端Vout及該電容C的一端相連，該電容C的另一端接地。本實用新型信號檢測電路較佳實施方式的工作原理分析如下假設該輸入信號端Vin輸入的低電平信號為VL，輸入的高電平信號為VH，該第一參考電壓端Vl的輸入電壓為VL+(VH-VL) *0. 1，該第二參考電壓端V2的輸入電壓為 VH- (VH-VL) *0. 1，且該第一參考電壓端Vl為輸入信號端Vin輸入信號擺幅10%的電壓輸入端，該第二參考電壓端V2為輸入信號端Vin輸入信號擺幅90%的電壓輸入端。其中，具體檢測點可以根據需要進行設置。當該輸入信號端Vin輸入的電壓低于該第一參考電壓端Vl輸入的電壓時，該輸出端Voutl輸出低電平信號，該輸出端Vout2輸出高電平信號，此時該與門AND輸出低電平信號至該輸出信號端Vout ；當該輸入信號端Vin輸入的電壓逐漸升高至大于該第一參考電壓端Vl輸入的電壓時，該輸出端Voutl與該輸出端Vout2均輸出高電平信號，此時該與門AND 輸出高電平信號至該輸出信號端Vout ；當該輸入信號端Vin輸入的電壓升高至大于該第二參考電壓端V2輸入的電壓時，該輸出端Voutl輸出高電平信號，該輸出端Vout2輸出低電平信號，此時該與門AND輸出低電平信號至該輸出信號端Vout。即該輸出信號端Vout只有在該輸入信號端Vin輸入的電壓大于該第一參考電壓端Vl輸入的電壓且小于該第二參考電壓端V2輸入的電壓時為高電平，其余時間均為低電平，當該輸入信號端Vin輸入的電壓信號的上升下降時間不同時，該輸出信號端Vout的高電平寬度也在跟著變化，即上升下降時間與該輸出信號端Vout輸出信號的占空比成比例。在該輸出信號端Vout接入該電容C 進行濾波，從而使得該輸出信號端Vout輸出一個與上升下降時間成比例的恒定電壓VtJg設比例系數為K，則Vt=K*Tin，其中Tin為該輸入信號端Vin輸入的電壓信號的上升下降時間，從而實現了將該輸入信號端Vin輸入信號的上升下降時間轉換為電壓值，進一步得到輸入信號的上升下降時間的功能。請參閱圖2，圖2為本實用新型信號檢測電路另一實施方式的電路圖。在另一實施方式中，該邏輯器件為一或門0R，其余元件均不變，但連接關系不同，具體電路連接關系如下該輸入信號端Vin與該第一比較器CMPl的一反相輸入端及該第二比較器CMP2的一正相輸入端相連，該第一參考電壓端Vl與該第一比較器CMPl的一正相輸入端相連，該第二參考電壓端V2與該第二比較器CMP2的一反相輸入端相連，該第一比較器CMPl的一輸出端 Voutl及該第二比較器CMP2的一輸出端Vout2分別與該或門OR的兩輸入端相連，該或門 OR的輸出端與該輸出信號端Vout及該電容C的一端相連，該電容C的另一端接地。本實用新型信號檢測電路另一實施方式的工作原理與圖1中信號檢測電路較佳實施方式的工作原理相同，具體分析如下當該輸入信號端Vin輸入的電壓低于該第一參考電壓端Vl輸入的電壓時，該輸出端Vout 1輸出高電平信號，該輸出端Vout2輸出低電平信號，此時該或門OR輸出高電平信號至該輸出信號端Vout ；當該輸入信號端Vin輸入的電壓逐漸升高至大于該第一參考電壓端Vl輸入的電壓時，該輸出端Voutl與該輸出端Vout2均輸出低電平信號，此時該或門OR 輸出低電平信號至該輸出信號端Vout ；當該輸入信號端Vin輸入的電壓升高至大于該第二參考電壓端V2輸入的電壓時，該輸出端Voutl輸出低電平信號，該輸出端Vout2輸出高電平信號，此時該與門AND輸出高電平信號至該輸出信號端Vout。即該輸出信號端Vout只有在該輸入信號端Vin輸入的電壓大于該第一參考電壓端Vl輸入的電壓且小于該第二參考電壓端V2輸入的電壓時為低電平，其余時間均為高電平，當該輸入信號端Vin輸入的電壓信號的上升下降時間不同時，該輸出信號端Vout的低電平寬度也在跟著變化，即上升下降時間與該輸出信號端Vout輸出信號的占空比成比例。在該輸出信號端Vout接入該電容C 進行濾波，從而使得該輸出信號端Vout輸出一個與上升下降時間成比例的恒定電壓VtJg 設比例系數為K，則Vt=K*Tin，其中Tin為該輸入信號端Vin輸入的電壓信號的上升下降時間，從而實現了將該輸入信號端Vin輸入信號的上升下降時間轉換為電壓值，進一步得到輸入信號的上升下降時間的功能。本實用新型信號檢測電路通過將輸入信號的上升下降時間轉換為電壓信號，得出輸入信號的上升下降時間，電路結構簡單且速度較快。
權利要求1.一種信號檢測電路，用于檢測一輸入電壓信號的上升下降時間，其特征在于所述信號檢測電路包括一第一參考電壓端、一第二參考電壓端、一與所述第一參考電壓端相連的第一比較器、一與所述第二參考電壓端相連的第二比較器、一與所述第一比較器及所述第二比較器相連的邏輯器件及一與所述邏輯器件相連的電容，所述第一比較器與所述第二比較器共同接收所述輸入電壓信號，所述第一參考電壓端為輸入電壓信號的最低電壓輸入端，所述第二參考電壓端為輸入電壓信號的最高電壓輸入端，所述邏輯器件輸出的信號通過所述電容進行濾波后輸出一電壓值與輸入電壓信號的上升下降時間成比例的恒定電壓。
2.如權利要求1所述的信號檢測電路，其特征在于所述信號檢測電路還包括一用于將輸入電壓信號輸入至所述第一比較器與所述第二比較器的輸入信號端及一用于輸出恒定電壓的輸出信號端。
3.如權利要求2所述的信號檢測電路，其特征在于所述邏輯器件為一與門，所述輸入信號端與所述第一比較器的一正相輸入端及所述第二比較器的一反相輸入端相連，所述第一參考電壓端與所述第一比較器的一反相輸入端相連，所述第二參考電壓端與所述第二比較器的一正相輸入端相連。
4.如權利要求3所述的信號檢測電路，其特征在于所述第一比較器的一輸出端及所述第二比較器的一輸出端分別與所述與門的兩輸入端相連，所述與門的輸出端與所述輸出信號端及所述電容的一端相連，所述電容的另一端接地。
5.如權利要求2所述的信號檢測電路，其特征在于所述邏輯器件為一或門，所述輸入信號端與所述第一比較器的一反相輸入端及所述第二比較器的一正相輸入端相連，所述第一參考電壓端與所述第一比較器的一正相輸入端相連，所述第二參考電壓端與所述第二比較器的一反相輸入端相連。
6.如權利要求5所述的信號檢測電路，其特征在于所述第一比較器的一輸出端及所述第二比較器的一輸出端分別與所述或門的兩輸入端相連，所述或門的輸出端與所述輸出信號端及所述電容的一端相連，所述電容的另一端接地。
專利摘要一種信號檢測電路，用于檢測一輸入電壓信號的上升下降時間，所述信號檢測電路包括一第一參考電壓端、一第二參考電壓端、一與第一參考電壓端相連的第一比較器、一與第二參考電壓端相連的第二比較器、一與第一比較器及第二比較器相連的邏輯器件及一與邏輯器件相連的電容，所述第一比較器與所述第二比較器共同接收所述輸入電壓信號，所述第一參考電壓端為輸入電壓信號的最低電壓輸入端，所述第二參考電壓端為輸入電壓信號的最高電壓輸入端，所述邏輯器件輸出的信號通過所述電容進行濾波后輸出一電壓值與輸入電壓信號的上升下降時間成比例的恒定電壓。本實用新型電路結構簡單且速度較快。
文檔編號G01R29/02GK202093098SQ20112020337
公開日2011年12月28日 申請日期2011年6月16日 優先權日2011年6月16日
發明者范方平 申請人:四川和芯微電子股份有限公司