專(zhuān)利名稱(chēng)：硅通孔檢測(cè)結(jié)構(gòu)及對(duì)應(yīng)的檢測(cè)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體測(cè)試技術(shù)，特別涉及一種硅通孔檢測(cè)結(jié)構(gòu)及對(duì)應(yīng)的檢測(cè)方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)不斷發(fā)展，目前半導(dǎo)體器件的特征尺寸已經(jīng)變得非常小，希望在二維的封裝結(jié)構(gòu)中增加半導(dǎo)體器件的數(shù)量變得越來(lái)越困難，因此三維封裝成為一種能有效提高芯片集成度的方法。目前的三維封裝包括基于金線(xiàn)鍵合的芯片堆疊(Die Stacking)、封裝堆疊(Package Stacking)和基于娃通孔(Through Silicon Via,TSV)的三維堆疊。其中，利用硅通孔的三維堆疊技術(shù)具有以下三個(gè)優(yōu)點(diǎn):(I)高密度集成；(2)大幅地縮短電互連的長(zhǎng)度，從而可以很好地解決出現(xiàn)在二維系統(tǒng)級(jí)芯片(SOC)技術(shù)中的信號(hào)延遲等問(wèn)題；利用硅通孔技術(shù)，可以把具有不同功能的芯片(如射頻、內(nèi)存、邏輯、MEMS等)集成在一起來(lái)實(shí)現(xiàn)封裝芯片的多功能。因此，所述利用硅通孔互連結(jié)構(gòu)的三維堆疊技術(shù)日益成為一種較為流行的芯片封裝技術(shù)。但是由于硅通孔的深度一般會(huì)達(dá)到幾百納米至幾千納米，所述硅通孔側(cè)壁和表面還形成有絕緣層、擴(kuò)散阻擋層，在所述擴(kuò)散阻擋層表面的硅通孔內(nèi)填充滿(mǎn)導(dǎo)電材料。利用干法刻蝕工藝刻蝕大深寬比的硅通孔時(shí)，當(dāng)半導(dǎo)體襯底內(nèi)具有缺陷或刻蝕裝置出故障，所述硅通孔無(wú)法刻蝕得太深，無(wú)法達(dá)到硅通孔的設(shè)計(jì)深度。因此，半導(dǎo)體制造過(guò)程中，形成硅通孔后，通常需要對(duì)所述硅通孔進(jìn)行測(cè)試，以檢測(cè)出硅通孔的深度是否合格，從而使得有缺陷的芯片在進(jìn)入后續(xù)的制程前被挑選出并淘汰掉，并對(duì)工藝進(jìn)行調(diào)整，有利于提高了最后芯片的成品率。公開(kāi)號(hào)為US 2010/0313652A1的美國(guó)專(zhuān)利文獻(xiàn)公開(kāi)了一種測(cè)量硅通孔深度的方法，但所述方法需要在硅通孔表面形成一個(gè)微流體壓力感應(yīng)裝置進(jìn)行檢測(cè)，測(cè)試結(jié)構(gòu)比較復(fù)雜，檢測(cè)比較繁瑣，測(cè)試成本較高。
發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種硅通孔檢測(cè)結(jié)構(gòu)及對(duì)應(yīng)的檢測(cè)方法，可以有效地檢測(cè)硅通孔的深度和擴(kuò)散阻擋層的完整性是否合格。為解決上述問(wèn)題，本發(fā)明實(shí)施例提供了一種硅通孔檢測(cè)結(jié)構(gòu)，包括:半導(dǎo)體襯底；位于所述半導(dǎo)體襯底內(nèi)的離子摻雜區(qū)，所述離子摻雜區(qū)包括第一區(qū)域和位于所述第一區(qū)域的兩端且與第一區(qū)域電連接的第二區(qū)域；位于所述半導(dǎo)體襯底內(nèi)的待檢測(cè)硅通孔，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域，且所述待檢測(cè)硅通孔至少有部分區(qū)域位于所述第一區(qū)域的兩側(cè)?？蛇x的，所述離子摻雜區(qū)的深度大于等于2 μ m,小于等于硅通孔需要刻蝕的標(biāo)準(zhǔn)深度?？蛇x的，所述離子摻雜區(qū)的摻雜濃度為5E13 lE16atom/cm3?？蛇x的，所述待檢測(cè)硅通孔的橫截面圖形為圓形或矩形。
可選的，還包括，位于所述第二區(qū)域表面的導(dǎo)電插塞，使得所述離子摻雜區(qū)與外部檢測(cè)電路電學(xué)連接。可選的，還包括，位于所述硅通孔側(cè)壁和底部表面的擴(kuò)散阻擋層，位于所述擴(kuò)散阻擋層表面的填充滿(mǎn)硅通孔的導(dǎo)電材料。本發(fā)明實(shí)施例還提供了一種利用硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)硅通孔深度是否合格的檢測(cè)方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成離子摻雜區(qū)，所述離子摻雜區(qū)具有第一區(qū)域和第二區(qū)域；在所述半導(dǎo)體襯底內(nèi)形成待檢測(cè)硅通孔，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域；通過(guò)在第二區(qū)域兩端施加檢測(cè)電壓，根據(jù)測(cè)得的檢測(cè)電流的大小判斷所述硅通孔的深度是否合格?？蛇x的，當(dāng)所述待檢測(cè)硅通孔的深度小于所述離子摻雜區(qū)的深度時(shí)，所述第二區(qū)域兩端直接通過(guò)硅通孔底部的離子摻雜區(qū)電學(xué)連接，測(cè)得的檢測(cè)電流值等于第一參考值，從而判斷出所述待檢測(cè)硅通孔的深度不合格。可選的，當(dāng)所述待檢測(cè)硅通孔的深度大于所述離子摻雜區(qū)的深度時(shí)，由于所述第一區(qū)域的側(cè)邊被硅通孔截?cái)?，所述第一區(qū)域的底部也被硅通孔截?cái)啵沟盟龅诙^(qū)域之間只能通過(guò)半導(dǎo)體襯底電學(xué)連接，測(cè)得的檢測(cè)電流值等于第二參考值，從而判斷出所述硅通孔的深度合格?？蛇x的，所述第一參考值大于所述第二參考值。本發(fā)明實(shí)施例還提供了一種利用硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)擴(kuò)散阻擋層完整性的檢測(cè)方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成離子摻雜區(qū)，所述離子摻雜區(qū)具有第一區(qū)域和第二區(qū)域；在所述半導(dǎo)體襯底內(nèi)形成待檢測(cè)硅通孔，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域；在所述待檢測(cè)硅通孔的側(cè)壁和襯底表面形成擴(kuò)散阻擋層，在所述擴(kuò)散阻擋層表面的待檢測(cè)硅通孔中填充滿(mǎn)導(dǎo)電材料；在所述第二區(qū)域之間、所述第二區(qū)域與待檢測(cè)硅通孔內(nèi)的導(dǎo)電材料之間施加檢測(cè)電壓，根據(jù)檢測(cè)電流的大小判斷所述擴(kuò)散阻擋層的完整性?？蛇x的，當(dāng)所述檢測(cè)電壓施加在第二區(qū)域和待檢測(cè)硅通孔之間時(shí)，如果擴(kuò)散阻擋層的完整性合格，所述第二區(qū)域和待檢測(cè)硅通孔的導(dǎo)電材料之間通過(guò)一層擴(kuò)散阻擋層和待檢測(cè)硅通孔中的導(dǎo)電材料進(jìn)行電學(xué)連接，但如果所述擴(kuò)散阻擋層的完整性不佳，位于側(cè)壁的部分導(dǎo)電材料與離子摻雜區(qū)直接連接，則所述第二區(qū)域和待檢測(cè)硅通孔的導(dǎo)電材料之間只需要通過(guò)待檢測(cè)硅通孔中的導(dǎo)電材料進(jìn)行電學(xué)連接，所述兩者之間的電阻變小，檢測(cè)電流變大，通過(guò)所述檢測(cè)電流的大小就能判斷所述擴(kuò)散阻擋層的完整性是否合格?？蛇x的，當(dāng)所述檢測(cè)電壓施加在兩個(gè)第二區(qū)域之間時(shí)，如果擴(kuò)散阻擋層的完整性合格，所述兩個(gè)第二區(qū)域之間需要通過(guò)兩層擴(kuò)散阻擋層和待檢測(cè)硅通孔中的導(dǎo)電材料進(jìn)行電學(xué)連接，但如果所述擴(kuò)散阻擋層的完整性不佳，位于側(cè)壁的部分導(dǎo)電材料與離子摻雜區(qū)直接連接，則所述兩個(gè)第二區(qū)域之間需要通過(guò)待檢測(cè)硅通孔中的導(dǎo)電材料和至多一層擴(kuò)散阻擋層進(jìn)行電學(xué)連接，所述兩個(gè)第二區(qū)域之間的電阻變小，檢測(cè)電流變大，通過(guò)所述檢測(cè)電流的大小就能判斷所述擴(kuò)散阻擋層的完整性是否合格。與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例具有以下優(yōu)點(diǎn):本發(fā)明實(shí)施例的硅通孔檢測(cè)結(jié)構(gòu)在形成待檢測(cè)硅通孔的位置形成離子摻雜區(qū)，所述離子摻雜區(qū)包括第一區(qū)域和第二區(qū)域，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域，且所述待檢測(cè)硅通孔至少有部分區(qū)域位于所述第一區(qū)域的兩側(cè)，使得所述硅通孔將第一區(qū)域的側(cè)壁截?cái)?。利用所述硅通孔檢測(cè)結(jié)構(gòu)，當(dāng)檢測(cè)電壓施加在第二區(qū)域兩端時(shí)，利用檢測(cè)到的檢測(cè)電流，可以用來(lái)判斷硅通孔的深度是否合格，檢測(cè)簡(jiǎn)單方便。進(jìn)一步的，在所述待檢測(cè)硅通孔表面形成擴(kuò)散阻擋層，在所述擴(kuò)散阻擋層表面的待檢測(cè)硅通孔內(nèi)形成導(dǎo)電材料。利用所述硅通孔檢測(cè)結(jié)構(gòu)，當(dāng)檢測(cè)電壓施加在第二區(qū)域兩端、第二區(qū)域和待檢測(cè)硅通孔內(nèi)的導(dǎo)電材料之間時(shí)，利用檢測(cè)到的檢測(cè)電流，可以用來(lái)判斷待檢測(cè)硅通孔的擴(kuò)散阻擋層的完整性是否合格，檢測(cè)簡(jiǎn)單方便。
圖1至圖3為本發(fā)明實(shí)施例的硅通孔檢測(cè)結(jié)構(gòu)的結(jié)構(gòu)示意圖；圖4為本發(fā)明實(shí)施例的利用所述硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)硅通孔深度是否合格的檢測(cè)方法的流程示意圖；圖5為本發(fā)明實(shí)施例的硅通孔檢測(cè)結(jié)構(gòu)測(cè)試時(shí)的結(jié)構(gòu)示意圖；圖6為本發(fā)明實(shí)施例的利用所述硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)擴(kuò)散阻擋層完整性的檢測(cè)方法的流程示意圖；圖7為本發(fā)明實(shí)施例的硅通孔檢測(cè)結(jié)構(gòu)測(cè)試時(shí)的結(jié)構(gòu)示意圖。
具體實(shí)施例方式由于硅通孔的深度范圍通常為幾微米至十幾微米，通過(guò)刻蝕時(shí)間進(jìn)行控制硅通孔的深度，很可能因?yàn)榫A內(nèi)的缺陷、刻蝕裝置出故障等原因?qū)е伦罱K形成的硅通孔的深度遠(yuǎn)遠(yuǎn)小于硅通孔的標(biāo)準(zhǔn)深度。在后續(xù)工藝中半導(dǎo)體襯底經(jīng)過(guò)化學(xué)機(jī)械研磨暴露出硅通孔底部時(shí)，所述深度遠(yuǎn)遠(yuǎn)小于標(biāo)準(zhǔn)深度的硅通孔不能暴露出，使得不同芯片間的電學(xué)連接失效。因此，在現(xiàn)有工藝中，當(dāng)所述硅通孔刻蝕完成后，需要對(duì)硅通孔的深度進(jìn)行檢測(cè)，不合格的芯片需要報(bào)廢。雖然公開(kāi)號(hào)為US 2010/0313652A1的美國(guó)專(zhuān)利文獻(xiàn)公開(kāi)了一種測(cè)量硅通孔深度的方法，但該方法的測(cè)試結(jié)構(gòu)比較復(fù)雜，檢測(cè)比較繁瑣，測(cè)試成本較高，不利于大規(guī)模工業(yè)應(yīng)用。而且為了防止硅通孔中填充的導(dǎo)電材料與絕緣層、半導(dǎo)體襯底之間發(fā)生擴(kuò)散，在所述硅通孔側(cè)壁和表面形成絕緣層后，在所述絕緣層表面還會(huì)形成有擴(kuò)散阻擋層。但是由于所述硅通孔深寬比較大，通過(guò)沉積工藝形成的擴(kuò)散阻擋層可能厚薄不均，此外，在硅通孔中沉積形成導(dǎo)電材料的過(guò)程中，所述擴(kuò)散阻擋層可能會(huì)發(fā)生剝離，使得所述硅通孔側(cè)壁的有些區(qū)域未形成有擴(kuò)散阻擋層，所述擴(kuò)散阻擋層的完整性變差，所述硅通孔內(nèi)的導(dǎo)電材料和絕緣層、半導(dǎo)體襯底之間會(huì)互相擴(kuò)散，嚴(yán)重影響最終芯片的電學(xué)性能。為此，發(fā)明人經(jīng)過(guò)研究，提出了一種硅通孔檢測(cè)結(jié)構(gòu)，具體包括:半導(dǎo)體襯底；位于所述半導(dǎo)體襯底內(nèi)的離子摻雜區(qū)，所述離子摻雜區(qū)包括第一區(qū)域和位于所述第一區(qū)域的兩端且與第一區(qū)域電連接的第二區(qū)域；位于所述半導(dǎo)體襯底內(nèi)的待檢測(cè)硅通孔，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域，且所述待檢測(cè)硅通孔至少有部分區(qū)域位于所述第一區(qū)域的兩側(cè)。利用所述硅通孔檢測(cè)結(jié)構(gòu)，在所述第一區(qū)域兩端的第二區(qū)域施加檢測(cè)電壓，由于離子摻雜區(qū)導(dǎo)電，所述第二區(qū)域之間存在著較大的檢測(cè)電流。在所述第一區(qū)域相對(duì)應(yīng)的位置形成待檢測(cè)硅通孔時(shí)，當(dāng)待檢測(cè)硅通孔的深度小于離子摻雜區(qū)的深度時(shí)，所述第二區(qū)域之間仍然可以通過(guò)待檢測(cè)硅通孔底部的離子摻雜區(qū)電學(xué)連接，仍有較大的檢測(cè)電流，但當(dāng)待檢測(cè)硅通孔的深度大于離子摻雜區(qū)的深度時(shí)，且所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域，位于第一區(qū)域兩端的第二區(qū)域只能通過(guò)半導(dǎo)體襯底電學(xué)連接，兩者之間只有很小的電流，根據(jù)檢測(cè)到的電流值可判斷出待檢測(cè)硅通孔的深度是否已超過(guò)待形成的硅通孔的目標(biāo)深度。且待檢測(cè)硅通孔形成后，在所述待檢測(cè)硅通孔側(cè)壁形成擴(kuò)散阻擋層，當(dāng)待檢測(cè)硅通孔側(cè)壁有部分區(qū)域未形成有擴(kuò)散阻擋層或所述擴(kuò)散阻擋層發(fā)生剝離，使得所述待檢測(cè)硅通孔內(nèi)填充的導(dǎo)電材料與離子摻雜區(qū)直接電學(xué)連接，通過(guò)在所述第二區(qū)域之間、所述第二區(qū)域與待檢測(cè)硅通孔的導(dǎo)電材料之間施加檢測(cè)電壓，根據(jù)檢測(cè)電流的大小可判斷所述擴(kuò)散阻擋層的完整性。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。本發(fā)明實(shí)施例首先提供了一種硅通孔檢測(cè)結(jié)構(gòu)，請(qǐng)一并參考圖1和圖2，圖1為本發(fā)明實(shí)施例的硅通孔檢測(cè)結(jié)構(gòu)的剖面結(jié)構(gòu)示意圖，圖2為本發(fā)明實(shí)施例的硅通孔檢測(cè)結(jié)構(gòu)的俯視視角的結(jié)構(gòu)示意圖，包括:半導(dǎo)體襯底100 ;位于所述半導(dǎo)體襯底100內(nèi)的離子摻雜區(qū)200，所述離子摻雜區(qū)200包括第一區(qū)域210和位于所述第一區(qū)域210的兩端且與第一區(qū)域210電連接的第二區(qū)域220 ;位于所述半導(dǎo)體襯底100內(nèi)的待檢測(cè)硅通孔110，所述待檢測(cè)硅通孔110橫貫所述離子摻雜區(qū)200的第一區(qū)域210，且所述待檢測(cè)硅通孔110至少有部分區(qū)域位于所述第一區(qū)域210的兩側(cè)。具體的，所述半導(dǎo)體襯底100為娃襯底、錯(cuò)襯底、娃錯(cuò)襯底、碳化娃襯底、氣化嫁襯底其中的一種。在本實(shí)施例中，所述半導(dǎo)體襯底100為硅襯底，所述硅襯底摻雜有少量雜質(zhì)離子，所述雜質(zhì)離子為P型離子或N型離子。在其他實(shí)施例中，所述硅襯底100內(nèi)沒(méi)有摻雜雜質(zhì)離子。所述半導(dǎo)體襯底表面還可以形成有半導(dǎo)體器件，如MOS晶體管、電阻、電容等。所述半導(dǎo)體襯底100內(nèi)形成有離子摻雜區(qū)200，所述離子摻雜區(qū)的深度大于等于2 μ m，小于等于硅通孔需要刻蝕的標(biāo)準(zhǔn)深度。由于當(dāng)出現(xiàn)半導(dǎo)體襯底內(nèi)有缺陷、刻蝕裝置出故障等原因時(shí)，硅通孔的刻蝕深度會(huì)變得很小，通常小于2 μ m，而只要不出現(xiàn)半導(dǎo)體襯底內(nèi)有缺陷、刻蝕裝置出故障等原因，所述硅通孔的刻蝕深度容易控制，所述硅通孔的刻蝕深度通常能達(dá)到硅通孔的標(biāo)準(zhǔn)深度，因此，所述離子摻雜區(qū)的深度大于等于2 μ m,小于等于硅通孔需要刻蝕的標(biāo)準(zhǔn)深度，只要所述待檢測(cè)硅通孔的刻蝕深度大于離子摻雜區(qū)的深度，即可判斷所述硅通孔的深度合格。所述離子摻雜區(qū)200的摻雜濃度為5E13 lE16atom/cm3,而半導(dǎo)體襯底內(nèi)只摻雜有少量雜質(zhì)離子，或沒(méi)摻雜雜質(zhì)離子，因此，所述離子摻雜區(qū)200的電阻率遠(yuǎn)遠(yuǎn)小于半導(dǎo)體襯底100的電阻率，對(duì)應(yīng)的，當(dāng)在兩個(gè)第二區(qū)域施加檢測(cè)電壓時(shí)，兩個(gè)第二區(qū)域之間直接通過(guò)第一區(qū)域的離子摻雜區(qū)進(jìn)行互連的電流值大于兩個(gè)第二區(qū)域之間通過(guò)半導(dǎo)體襯底進(jìn)行互連的電流值。所述離子摻雜區(qū)內(nèi)的雜質(zhì)離子為P型離子或N型離子。所述離子摻雜區(qū)200包括第一區(qū)域210和第二區(qū)域220，所述第二區(qū)域220位于所述第一區(qū)域210的兩端且與第一區(qū)域210電連接，所述第一區(qū)域210的位置與待形成的待檢測(cè)硅通孔110的位置相對(duì)應(yīng)。具體的，在半導(dǎo)體襯底100上待形成硅通孔的位置進(jìn)行離子注入，形成離子摻雜區(qū)200，所述離子摻雜區(qū)200的第一區(qū)域210的中心與所述待檢測(cè)硅通孔110的中心的位置一致，或所述第一區(qū)域210的中心在所述待檢測(cè)硅通孔110的中心的位置附近，使得所述第一區(qū)域210與待檢測(cè)硅通孔110的位置有部分重疊，且所述待檢測(cè)硅通孔110至少有部分區(qū)域位于所述第一區(qū)域210的兩側(cè)。在本實(shí)施例中，所述第一區(qū)域210為矩形，所述第一區(qū)域210的寬度為SI，所述第一區(qū)域210的寬度小于所述待檢測(cè)硅通孔110的特征尺寸，使得所述待檢測(cè)硅通孔110至少有部分區(qū)域位于所述第一區(qū)域210的兩側(cè)。所述硅通孔110的特征尺寸為硅通孔的直徑、邊長(zhǎng)或?qū)蔷€(xiàn)等，所述待檢測(cè)硅通孔110的橫截面圖形為圓形或矩形，相對(duì)應(yīng)的，請(qǐng)參考圖2，當(dāng)所述待檢測(cè)硅通孔110的橫截面圖形為圓形，所述第一區(qū)域210的寬度SI小于所述圓形的直徑。在其他實(shí)施例中，請(qǐng)參考圖3，當(dāng)所述硅通孔110的橫截面圖形為矩形時(shí)，所述第一區(qū)域210的寬度SI小于所述矩形的邊長(zhǎng)。在本實(shí)施例中，請(qǐng)參考圖2，所述第一區(qū)域210為條形結(jié)構(gòu)，所述第一區(qū)域210的寬度SI小于所述圓形的待檢測(cè)硅通孔110的直徑，所述第一區(qū)域210的長(zhǎng)度大于所述圓形的硅通孔110的直徑，且所述第一區(qū)域210的中心的位置與所述圓形的待檢測(cè)硅通孔110的中心的位置一致，使得所述待檢測(cè)硅通孔110至少有部分區(qū)域位于所述第一區(qū)域210的兩偵U。在其他實(shí)施例中，所述第一區(qū)域210也可以為橢圓形、圓形等，所述硅通孔的橫截面圖形為矩形，只要保證所述硅通孔至少有部分區(qū)域位于所述第一區(qū)域210的兩側(cè)即可。當(dāng)所述硅通孔的深度大于所述第一區(qū)域的深度時(shí)，所述第一區(qū)域的側(cè)邊被硅通孔截?cái)?，所述第一區(qū)域的底部也被硅通孔截?cái)?，使得位于第一區(qū)域兩端的第二區(qū)域只能通過(guò)半導(dǎo)體襯底電學(xué)連接，兩者之間的電阻變得很大，相對(duì)應(yīng)的，兩者之間的檢測(cè)電流變得很小，從而可判斷出所述硅通孔已刻蝕的深度等于或大于所述硅通孔的標(biāo)準(zhǔn)深度。所述離子摻雜區(qū)200的第二區(qū)域220位于第一區(qū)域210的兩端，且與第一區(qū)域210電學(xué)相連。由于所述離子摻雜區(qū)200的第二區(qū)域220表面還需要形成有導(dǎo)電插塞與外部測(cè)試電路電學(xué)連接，在所述第二區(qū)域220表面還形成有金屬硅化物(未圖示)，并在所述金屬硅化物表面形成導(dǎo)電插塞(未圖示)。在其他實(shí)施例中，還可以對(duì)所述待形成導(dǎo)電插塞的對(duì)應(yīng)位置再次進(jìn)行離子摻雜，形成重?fù)诫s區(qū)，使得所述導(dǎo)電插塞與離子摻雜區(qū)的接觸電阻變小。在本實(shí)施例中，所述第二區(qū)域220和第一區(qū)域210整體組成一個(gè)條形圖形，且所述第二區(qū)域220位于所述條形圖形兩端，所述第一區(qū)域210位于條形結(jié)構(gòu)的中間。在其他實(shí)施例中，由于導(dǎo)電插塞的尺寸往往比硅通孔的尺寸小得多，如果將第二區(qū)域的寬度與第一區(qū)域的寬度相同，會(huì)造成芯片面積的浪費(fèi)，因此只需要在第一區(qū)域的兩端形成兩個(gè)面積較小的第二區(qū)域，所述第二區(qū)域的尺寸稍大于待形成的導(dǎo)電插塞即可，且所述第二區(qū)域與第一區(qū)域相連接。所述半導(dǎo)體襯底100內(nèi)還形成有待檢測(cè)硅通孔110，所述待檢測(cè)硅通孔110的橫截面圖形為矩形、圓形等。由于所述離子摻雜區(qū)200的第一區(qū)域210的位置與待檢測(cè)硅通孔110的位置相對(duì)應(yīng)，所述待檢測(cè)硅通孔110橫貫所述離子摻雜區(qū)200的第一區(qū)域210，使得所述待檢測(cè)硅通孔110至少有部分區(qū)域位于所述第一區(qū)域210的兩側(cè)。在其他實(shí)施例中，請(qǐng)一并參考圖1和圖7，所述硅通孔檢測(cè)結(jié)構(gòu)還包括位于所述待檢測(cè)硅通孔110的側(cè)壁和底部表面的擴(kuò)散阻擋層130和位于所述擴(kuò)散阻擋層130表面的填充滿(mǎn)待檢測(cè)硅通孔110的導(dǎo)電材料140。所述擴(kuò)散阻擋層130可以防止所述導(dǎo)電材料140擴(kuò)散進(jìn)半導(dǎo)體襯底中，影響硅通孔的電學(xué)性能。所述擴(kuò)散阻擋層130的材料為T(mén)aN、TiN、Ta、T1、TiSiN和WN其中的一種或幾種。所述導(dǎo)電材料140的材料為銅、鋁等。但是由于硅通孔深寬比較大，通過(guò)沉積工藝形成的擴(kuò)散阻擋層可能厚薄不均，甚至部分區(qū)域未形成有擴(kuò)散阻擋層，此外，在硅通孔內(nèi)沉積形成導(dǎo)電材料的過(guò)程中，所述擴(kuò)散阻擋層可能會(huì)發(fā)生剝離，導(dǎo)致所述擴(kuò)散阻擋層的完整性變差，所述硅通孔內(nèi)填充的導(dǎo)電材料與離子摻雜區(qū)直接電學(xué)連接。通過(guò)在所述第二區(qū)域之間、所述第二區(qū)域與硅通孔之間施加檢測(cè)電壓，可以根據(jù)檢測(cè)電流的大小可以判斷所述擴(kuò)散阻擋層的完整性。在本實(shí)施例中，所述硅通孔檢測(cè)結(jié)構(gòu)在芯片上特定的區(qū)域形成，所述硅通孔檢測(cè)結(jié)構(gòu)中的待檢測(cè)硅通孔和擴(kuò)散阻擋層、導(dǎo)電材料與形成于芯片上的硅通孔和擴(kuò)散阻擋層、導(dǎo)電材料在同一工藝中形成，通過(guò)檢測(cè)所述硅通孔檢測(cè)結(jié)構(gòu)中的待檢測(cè)硅通孔和擴(kuò)散阻擋層的性能來(lái)獲得該半導(dǎo)體工藝形成的硅通孔和擴(kuò)散阻擋層的性能是否合格，從而對(duì)不合格品進(jìn)行報(bào)廢，并對(duì)工藝進(jìn)行調(diào)整，提高了最終的成品率。在其他實(shí)施例中，所述硅通孔檢測(cè)結(jié)構(gòu)是用來(lái)測(cè)試半導(dǎo)體制作工藝中形成的硅通孔的深度是否符合標(biāo)準(zhǔn)，在芯片上形成硅通孔之前，在全部或部分待形成硅通孔的半導(dǎo)體襯底內(nèi)進(jìn)行離子注入形成離子摻雜區(qū)，可通過(guò)逐個(gè)檢測(cè)所述硅通孔的深度，獲得該半導(dǎo)體工藝形成的硅通孔是否合格，從而對(duì)篩選出不合格品進(jìn)行報(bào)廢，并對(duì)工藝進(jìn)行調(diào)整，提高了最終的成品率。本發(fā)明實(shí)施例還提供了一種利用上述硅通孔檢測(cè)結(jié)構(gòu)測(cè)試硅通孔的深度是否合格的檢測(cè)方法，請(qǐng)參考圖4，為本發(fā)明實(shí)施例的檢測(cè)方法的流程示意圖，具體包括:步驟S101，提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成離子摻雜區(qū)，所述離子摻雜區(qū)具有第一區(qū)域和第二區(qū)域；步驟S102，在所述半導(dǎo)體襯底內(nèi)形成待檢測(cè)硅通孔，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域；步驟S103，通過(guò)在第二區(qū)域兩端施加檢測(cè)電壓，根據(jù)測(cè)得的檢測(cè)電流的大小判斷所述硅通孔的深度是否合格。具體的，請(qǐng)參考圖1，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100內(nèi)形成離子摻雜區(qū)200，所述離子摻雜區(qū)200具有第一區(qū)域210和第二區(qū)域220。所述離子摻雜區(qū)200的形成工藝為離子注入，所述離子摻雜區(qū)的深度大于等于2 μ m,小于等于硅通孔需要刻蝕的標(biāo)準(zhǔn)深度。在所述第一區(qū)域210相對(duì)應(yīng)的位置形成待檢測(cè)硅通孔110，所述待檢測(cè)硅通孔110橫貫所述離子摻雜區(qū)200的第一區(qū)域210，且所述待檢測(cè)硅通孔110至少有部分區(qū)域位于所述第一區(qū)域210的兩側(cè)。所述離子摻雜區(qū)200的第一區(qū)域210的中心與所述待檢測(cè)硅通孔110的中心的位置一致，或所述第一區(qū)域210的中心在所述待檢測(cè)硅通孔110的中心的位置附近，使得所述第一區(qū)域210與待檢測(cè)硅通孔110的位置有部分重疊。且所述第一區(qū)域210的寬度小于所述待檢測(cè)硅通孔110的特征尺寸，使得所述待檢測(cè)硅通孔110至少有部分區(qū)域位于所述第一區(qū)域210的兩側(cè)，所述第一區(qū)域210的側(cè)邊被待檢測(cè)硅通孔110截?cái)唷Ｓ捎谛纬晒柰椎木唧w工藝為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不作詳述。請(qǐng)參考圖5，當(dāng)所述待檢測(cè)硅通孔110的刻蝕深度小于所述離子摻雜區(qū)200的深度時(shí)，在第二區(qū)域210兩端施加檢測(cè)電壓，兩個(gè)第二區(qū)域210通過(guò)待檢測(cè)硅通孔110底部的離子摻雜區(qū)200電學(xué)連接，測(cè)得的檢測(cè)電流為第一參考值。但當(dāng)所述待檢測(cè)硅通孔110的刻蝕深度大于所述離子摻雜區(qū)200的深度時(shí)，請(qǐng)參考圖1，由于所述第一區(qū)域210的側(cè)邊被待檢測(cè)硅通孔110截?cái)啵龅谝粎^(qū)域210的底部也被待檢測(cè)硅通孔110截?cái)?，使得所述第二區(qū)域220之間只能通過(guò)半導(dǎo)體襯底100電學(xué)連接，但半導(dǎo)體襯底100的電阻率遠(yuǎn)遠(yuǎn)大于所述離子摻雜區(qū)的電阻率，使得測(cè)得的檢測(cè)電流為第二參考值。所述第一參考值、第二參考值為利用所述硅通孔檢測(cè)結(jié)構(gòu)進(jìn)行檢測(cè)獲得的兩種情況下的檢測(cè)電流值，當(dāng)實(shí)際的檢測(cè)值等于或約等于所述第一參考值、第二參考值時(shí)，即可判斷對(duì)應(yīng)的硅通孔的深度是否合格，其中，所述第一參考值大于所述第二參考值。通過(guò)在第二區(qū)域兩端施加檢測(cè)電壓，根據(jù)檢測(cè)電流的大小判斷所述檢測(cè)電流為第一參考值還是為第二參考值，對(duì)應(yīng)的，判斷所述待檢測(cè)硅通孔的深度是否超過(guò)離子摻雜區(qū)的深度。由于當(dāng)出現(xiàn)半導(dǎo)體襯底內(nèi)有缺陷、刻蝕裝置出故障等原因時(shí)，硅通孔的刻蝕深度會(huì)變得很小，通常小于2 μ m，而只要不出現(xiàn)半導(dǎo)體襯底內(nèi)有缺陷、刻蝕裝置出故障等原因，所述硅通孔的刻蝕深度通常比較容易控制，所述硅通孔的刻蝕深度通常能達(dá)到硅通孔的標(biāo)準(zhǔn)深度，因此，所述離子摻雜區(qū)的深度大于等于2 μ m,小于等于硅通孔需要刻蝕的標(biāo)準(zhǔn)深度，只要所述硅通孔的刻蝕深度大于離子摻雜區(qū)的深度，即可判斷所述硅通孔的深度合格。在本實(shí)施例中，所述硅通孔檢測(cè)結(jié)構(gòu)在芯片上特定的檢測(cè)區(qū)域形成，所述硅通孔檢測(cè)結(jié)構(gòu)中的待檢測(cè)硅通孔與形成于芯片上的硅通孔在同一工藝中形成，通過(guò)檢測(cè)所述硅通孔檢測(cè)結(jié)構(gòu)中的待檢測(cè)硅通孔深度是否合格來(lái)獲得該半導(dǎo)體工藝形成的硅通孔的深度是否合格，從而對(duì)不合格品進(jìn)行報(bào)廢，并對(duì)工藝進(jìn)行調(diào)整，提高了最終的成品率。在另一實(shí)施例中，在芯片上形成硅通孔之前，在全部或部分待形成硅通孔的半導(dǎo)體襯底內(nèi)進(jìn)行離子注入形成離子摻雜區(qū)，可通過(guò)逐個(gè)檢測(cè)所述硅通孔的深度，可獲得該半導(dǎo)體工藝形成的硅通孔的深度是否合格，從而對(duì)篩選出不合格品進(jìn)行報(bào)廢，并對(duì)工藝進(jìn)行調(diào)整，提聞了最終的成品率。由于本實(shí)施例只需要在所述第二區(qū)域之間施加檢測(cè)電壓，根據(jù)檢測(cè)電流的大小就能檢測(cè)出對(duì)應(yīng)的待檢測(cè)硅通孔的深度是否合格，檢測(cè)方便。且利用本發(fā)明實(shí)施例的硅通孔檢測(cè)結(jié)構(gòu)只需要在待檢測(cè)硅通孔的對(duì)應(yīng)位置形成一個(gè)離子摻雜區(qū)，不需要增加工藝步驟，也不需要再形成其他檢測(cè)結(jié)構(gòu)，結(jié)構(gòu)簡(jiǎn)單。本發(fā)明實(shí)施例還提供了一種利用上述硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)擴(kuò)散阻擋層完整性的檢測(cè)方法，請(qǐng)參考圖6，為本發(fā)明實(shí)施例的檢測(cè)方法的流程示意圖，具體包括:步驟S201，提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成離子摻雜區(qū)，所述離子摻雜區(qū)具有第一區(qū)域和第二區(qū)域；步驟S202，在所述半導(dǎo)體襯底內(nèi)形成待檢測(cè)硅通孔，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域；步驟S203，在所述待檢測(cè)硅通孔的側(cè)壁和襯底表面形成擴(kuò)散阻擋層，在所述擴(kuò)散阻擋層表面的待檢測(cè)硅通孔中填充滿(mǎn)導(dǎo)電材料；
步驟S204，在所述第二區(qū)域之間、所述第二區(qū)域與待檢測(cè)硅通孔內(nèi)的導(dǎo)電材料之間施加檢測(cè)電壓，根據(jù)檢測(cè)電流的大小判斷所述擴(kuò)散阻擋層的完整性。具體的，請(qǐng)參考圖1，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底100內(nèi)形成離子摻雜區(qū)200，所述離子摻雜區(qū)200具有第一區(qū)域210和第二區(qū)域220。所述離子摻雜區(qū)200的形成工藝為離子注入，所述離子摻雜區(qū)的深度大于等于2 μ m,小于等于硅通孔需要刻蝕的標(biāo)準(zhǔn)深度。在所述第一區(qū)域210相對(duì)應(yīng)的位置形成待檢測(cè)硅通孔110。所述離子摻雜區(qū)200的第一區(qū)域210的中心與所述待檢測(cè)硅通孔110的中心的位置一致，或所述第一區(qū)域210的中心在所述待檢測(cè)硅通孔110的中心的位置附近，且所述待檢測(cè)硅通孔110橫貫所述離子摻雜區(qū)200的第一區(qū)域210，使得所述待檢測(cè)硅通孔110至少有部分區(qū)域位于所述第一區(qū)域210的兩側(cè)，所述第一區(qū)域210的側(cè)邊被待檢測(cè)硅通孔110截?cái)?。由于形成硅通孔的具體工藝為本領(lǐng)域技術(shù)人員的公知技術(shù)，在此不作詳述。請(qǐng)一并參考圖1和圖7，在所述待檢測(cè)硅通孔110的側(cè)壁和襯底表面形成擴(kuò)散阻擋層130，在所述擴(kuò)散阻擋層130表面的待檢測(cè)硅通孔110中填充滿(mǎn)導(dǎo)電材料140。在本實(shí)施例的檢測(cè)擴(kuò)散阻擋層完整性的硅通孔檢測(cè)結(jié)構(gòu)中，所述硅通孔測(cè)試結(jié)構(gòu)在芯片上特定的檢測(cè)區(qū)域形成，所述硅通孔測(cè)試結(jié)構(gòu)中的待檢測(cè)硅通孔、絕緣層、擴(kuò)散阻擋層、導(dǎo)電材料與形成于芯片上的硅通孔、絕緣層、擴(kuò)散阻擋層、導(dǎo)電材料在同一工藝中形成。利用現(xiàn)有技術(shù)形成所述待檢測(cè)硅通孔后，利用化學(xué)氣相沉積工藝在所述硅通孔表面形成絕緣層(未圖示)。所述絕緣層是用來(lái)將硅通孔中的導(dǎo)電材料與半導(dǎo)體襯底電學(xué)隔離，避免后續(xù)利用硅通孔進(jìn)行電學(xué)連接時(shí)發(fā)生漏電或短路。但在所述硅通孔測(cè)試結(jié)構(gòu)中，為了檢測(cè)擴(kuò)散阻擋層的完整性，需要檢測(cè)所述擴(kuò)散阻擋層兩側(cè)的檢測(cè)電流值，但如果存在所述絕緣層，最終測(cè)得的檢測(cè)電流值就很小，不能反映擴(kuò)散阻擋層的完整性。因此，在芯片上所有硅通孔表面都形成絕緣層后，利用濕法刻蝕工藝除去所述硅通孔檢測(cè)結(jié)構(gòu)中的待檢測(cè)硅通孔內(nèi)的絕緣層，具體工藝包括:在所述半導(dǎo)體襯底表面利用光刻工藝形成圖形化的光刻膠層(未圖示)，所述圖形化的光刻膠層暴露出所述硅通孔檢測(cè)結(jié)構(gòu)的待檢測(cè)硅通孔；利用濕法刻蝕工藝除去所述待檢測(cè)硅通孔側(cè)壁和底部表面的絕緣層。其中，當(dāng)所述絕緣層的材料為氧化硅時(shí)，所述濕法刻蝕的溶液為氫氟酸溶液；當(dāng)所述絕緣層的材料為氮化硅時(shí)，所述濕法刻蝕的溶液為熱磷酸溶液。所述硅通孔測(cè)試結(jié)構(gòu)的絕緣層被刻蝕掉后，除去所述光刻膠層，在所述待檢測(cè)硅通孔Iio表面利用物理氣相沉積工藝或化學(xué)氣相沉積工藝形成擴(kuò)散阻擋層130，在所述擴(kuò)散阻擋層130表面的待檢測(cè)硅通孔110內(nèi)填充滿(mǎn)導(dǎo)電材料140。所述擴(kuò)散阻擋層可以防止所述導(dǎo)電材料擴(kuò)散進(jìn)絕緣層、半導(dǎo)體襯底中，影響絕緣層的絕緣性能，并最終影響導(dǎo)電插塞的電學(xué)性能。但是由于所述硅通孔深寬比較大，所述通過(guò)沉積工藝形成的擴(kuò)散阻擋層可能厚薄不均，此外，在硅通孔中沉積形成導(dǎo)電材料的過(guò)程中，所述擴(kuò)散阻擋層可能會(huì)發(fā)生剝離，使得所述硅通孔側(cè)壁的有些區(qū)域未形成有擴(kuò)散阻擋層，所述擴(kuò)散阻擋層的完整性變差，因此，檢測(cè)所述擴(kuò)散阻擋層的完整性非常有必要。在所述擴(kuò)散阻擋層130表面的待檢測(cè)硅通孔110內(nèi)填充滿(mǎn)導(dǎo)電材料140后，在所述第二區(qū)域220之間、所述第二區(qū)域220與待檢測(cè)硅通孔110的導(dǎo)電材料之間施加檢測(cè)電壓，根據(jù)檢測(cè)電流的大小判斷所述擴(kuò)散阻擋層的完整性。當(dāng)所述檢測(cè)電壓施加在兩個(gè)第二區(qū)域220之間時(shí)，如果擴(kuò)散阻擋層的完整性完好，所述兩個(gè)第二區(qū)域220之間需要通過(guò)兩層擴(kuò)散阻擋層和待檢測(cè)硅通孔中的導(dǎo)電材料進(jìn)行電學(xué)連接，但如果所述擴(kuò)散阻擋層的完整性不佳，位于側(cè)壁的部分導(dǎo)電材料與離子摻雜區(qū)直接連接，則所述兩個(gè)第二區(qū)域220之間需要通過(guò)待檢測(cè)硅通孔中的導(dǎo)電材料和至多一層擴(kuò)散阻擋層進(jìn)行電學(xué)連接。由于所述擴(kuò)散阻擋層材料TaN、TiN、Ta、T1、TiSiN和WN的電阻率遠(yuǎn)遠(yuǎn)大于所述硅通孔中的導(dǎo)電材料銅、鋁的電阻率，所述兩個(gè)第二區(qū)域220之間的電阻變小，檢測(cè)電流變大，通過(guò)所述檢測(cè)電流的大小就能判斷所述擴(kuò)散阻擋層的完整性是否合格。當(dāng)所述檢測(cè)電壓施加在第二區(qū)域220和待檢測(cè)硅通孔110的導(dǎo)電材料之間時(shí)，如果擴(kuò)散阻擋層的完整性合格，所述第二區(qū)域220和待檢測(cè)硅通孔110的導(dǎo)電材料之間需要通過(guò)一層擴(kuò)散阻擋層和待檢測(cè)硅通孔中的導(dǎo)電材料進(jìn)行電學(xué)連接，但如果所述擴(kuò)散阻擋層的完整性不佳，位于側(cè)壁的部分導(dǎo)電材料與離子摻雜區(qū)直接連接，則所述第二區(qū)域220和待檢測(cè)硅通孔110的導(dǎo)電材料之間只需要通過(guò)待檢測(cè)硅通孔中的導(dǎo)電材料進(jìn)行電學(xué)連接，由于所述擴(kuò)散阻擋層材料TaN、TiN, Ta、T1、TiSiN和WN的電阻率遠(yuǎn)遠(yuǎn)大于所述硅通孔中的導(dǎo)電材料銅、鋁的電阻率，所述兩者之間的電阻變小，檢測(cè)電流變大，通過(guò)所述檢測(cè)電流的大小就能判斷所述擴(kuò)散阻擋層的完整性是否合格。由于本實(shí)施例只需要在所述第二區(qū)域之間、所述第二區(qū)域與待檢測(cè)硅通孔之間施加檢測(cè)電壓，根據(jù)檢測(cè)電流的大小就能檢測(cè)出對(duì)應(yīng)的待檢測(cè)硅通孔的擴(kuò)散阻擋層是否合格，將不合格的待檢測(cè)硅通孔對(duì)應(yīng)的芯片在進(jìn)入后續(xù)的制程前被淘汰掉，并對(duì)工藝進(jìn)行調(diào)整，提高了最后的成品率。且利用本發(fā)明實(shí)施例的硅通孔檢測(cè)結(jié)構(gòu)只需要在待檢測(cè)硅通孔的對(duì)應(yīng)位置形成一個(gè)離子摻雜區(qū)，不需要增加工藝步驟，也不需要再形成其他檢測(cè)結(jié)構(gòu)，結(jié)構(gòu)簡(jiǎn)單，檢測(cè)方便。綜上，本發(fā)明實(shí)施例的硅通孔檢測(cè)結(jié)構(gòu)在形成待檢測(cè)硅通孔的位置形成離子摻雜區(qū)，所述離子摻雜區(qū)包括第一區(qū)域和第二區(qū)域，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域，且所述待檢測(cè)硅通孔至少有部分區(qū)域位于所述第一區(qū)域的兩側(cè)，使得所述硅通孔將第一區(qū)域的側(cè)壁截?cái)?。利用所述硅通孔檢測(cè)結(jié)構(gòu)，當(dāng)檢測(cè)電壓施加在第二區(qū)域兩端時(shí)，利用檢測(cè)到的檢測(cè)電流，可以用來(lái)判斷硅通孔的深度是否合格，檢測(cè)簡(jiǎn)單方便。進(jìn)一步的，在所述待檢測(cè)硅通孔表面形成擴(kuò)散阻擋層，在所述擴(kuò)散阻擋層表面的待檢測(cè)硅通孔內(nèi)形成導(dǎo)電材料。利用所述硅通孔檢測(cè)結(jié)構(gòu)，當(dāng)檢測(cè)電壓施加在第二區(qū)域兩端、第二區(qū)域和待檢測(cè)硅通孔內(nèi)的導(dǎo)電材料之間時(shí)，利用檢測(cè)到的檢測(cè)電流，可以用來(lái)判斷待檢測(cè)硅通孔的擴(kuò)散阻擋層的完整性是否合格，檢測(cè)簡(jiǎn)單方便。本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
權(quán)利要求
1.一種硅通孔檢測(cè)結(jié)構(gòu)，其特征在于，包括: 半導(dǎo)體襯底； 位于所述半導(dǎo)體襯底內(nèi)的離子摻雜區(qū)，所述離子摻雜區(qū)包括第一區(qū)域和位于所述第一區(qū)域的兩端且與第一區(qū)域電連接的第二區(qū)域； 位于所述半導(dǎo)體襯底內(nèi)的待檢測(cè)硅通孔，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域，且所述待檢測(cè)硅通孔至少有部分區(qū)域位于所述第一區(qū)域的兩側(cè)。
2.如權(quán)利要求1所述的硅通孔檢測(cè)結(jié)構(gòu)，其特征在于，所述離子摻雜區(qū)的深度大于等于2 μ m，小于等于硅通孔需要刻蝕的標(biāo)準(zhǔn)深度。
3.如權(quán)利要求1所述的硅通孔檢測(cè)結(jié)構(gòu)，其特征在于，所述離子摻雜區(qū)的摻雜濃度為5E13 lE16atom/cm3。
4.如權(quán)利要求1所述的硅通孔檢測(cè)結(jié)構(gòu)，其特征在于，所述待檢測(cè)硅通孔的橫截面圖形為圓形或矩形。
5.如權(quán)利要求1所述的硅通孔檢測(cè)結(jié)構(gòu)，其特征在于，還包括，位于所述第二區(qū)域表面的導(dǎo)電插塞，使得所述離子摻雜區(qū)與外部檢測(cè)電路電學(xué)連接。
6.如權(quán)利要求1所述的硅通孔檢測(cè)結(jié)構(gòu)，其特征在于，還包括，位于所述硅通孔側(cè)壁和底部表面的擴(kuò)散阻擋層，位于所述擴(kuò)散阻擋層表面的填充滿(mǎn)硅通孔的導(dǎo)電材料。
7.一種利用硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)硅通孔深度是否合格的檢測(cè)方法，其特征在于，包括: 提供半導(dǎo)體襯底，在所述 半導(dǎo)體襯底內(nèi)形成離子摻雜區(qū)，所述離子摻雜區(qū)具有第一區(qū)域和第二區(qū)域； 在所述半導(dǎo)體襯底內(nèi)形成待檢測(cè)硅通孔，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域； 通過(guò)在第二區(qū)域兩端施加檢測(cè)電壓，根據(jù)測(cè)得的檢測(cè)電流的大小判斷所述硅通孔的深度是否合格。
8.如權(quán)利要求7所述的利用硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)硅通孔深度是否合格的檢測(cè)方法，其特征在于，當(dāng)所述待檢測(cè)硅通孔的深度小于所述離子摻雜區(qū)的深度時(shí)，所述第二區(qū)域兩端直接通過(guò)硅通孔底部的離子摻雜區(qū)電學(xué)連接，測(cè)得的檢測(cè)電流值等于第一參考值，從而判斷出所述待檢測(cè)硅通孔的深度不合格。
9.如權(quán)利要求7所述的利用硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)硅通孔深度是否合格的檢測(cè)方法，其特征在于，當(dāng)所述待檢測(cè)硅通孔的深度大于所述離子摻雜區(qū)的深度時(shí)，由于所述第一區(qū)域的側(cè)邊被硅通孔截?cái)?，所述第一區(qū)域的底部也被硅通孔截?cái)?，使得所述第二區(qū)域之間只能通過(guò)半導(dǎo)體襯底電學(xué)連接，測(cè)得的檢測(cè)電流值等于第二參考值，從而判斷出所述硅通孔的深度合格。
10.如權(quán)利要求8或9所述的利用硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)硅通孔深度是否合格的檢測(cè)方法，其特征在于，所述第一參考值大于所述第二參考值。
11.一種利用硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)擴(kuò)散阻擋層完整性的檢測(cè)方法，其特征在于， 包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成離子摻雜區(qū)，所述離子摻雜區(qū)具有第一區(qū)域和第二區(qū)域；在所述半導(dǎo)體襯底內(nèi)形成待檢測(cè)硅通孔，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域； 在所述待檢測(cè)硅通孔的側(cè)壁和襯底表面形成擴(kuò)散阻擋層，在所述擴(kuò)散阻擋層表面的待檢測(cè)硅通孔中填充滿(mǎn)導(dǎo)電材料； 在所述第二區(qū)域之間、所述第二區(qū)域與待檢測(cè)硅通孔內(nèi)的導(dǎo)電材料之間施加檢測(cè)電壓，根據(jù)檢測(cè)電流的大小判斷所述擴(kuò)散阻擋層的完整性。
12.如權(quán)利要求11所述的利用硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)擴(kuò)散阻擋層完整性的檢測(cè)方法，其特征在于，當(dāng)所述檢測(cè)電壓施加在第二區(qū)域和待檢測(cè)硅通孔之間時(shí)，如果擴(kuò)散阻擋層的完整性合格，所述第二區(qū)域和待檢測(cè)硅通孔的導(dǎo)電材料之間通過(guò)一層擴(kuò)散阻擋層和待檢測(cè)硅通孔中的導(dǎo)電材料進(jìn)行電學(xué)連接，但如果所述擴(kuò)散阻擋層的完整性不佳，位于側(cè)壁的部分導(dǎo)電材料與離子摻雜區(qū)直接連接，則所述第二區(qū)域和待檢測(cè)硅通孔的導(dǎo)電材料之間只需要通過(guò)待檢測(cè)硅通孔中的導(dǎo)電材料進(jìn)行電學(xué)連接，所述兩者之間的電阻變小，檢測(cè)電流變大，通過(guò)所述檢測(cè)電流的大小就能判斷所述擴(kuò)散阻擋層的完整性是否合格。
13.如權(quán)利要求11所述的利用硅通孔檢測(cè)結(jié)構(gòu)檢測(cè)擴(kuò)散阻擋層完整性的檢測(cè)方法，其特征在于，當(dāng)所述檢測(cè)電壓施加在兩 個(gè)第二區(qū)域之間時(shí)，如果擴(kuò)散阻擋層的完整性合格，所述兩個(gè)第二區(qū)域之間需要通過(guò)兩層擴(kuò)散阻擋層和待檢測(cè)硅通孔中的導(dǎo)電材料進(jìn)行電學(xué)連接，但如果所述擴(kuò)散阻擋層的完整性不佳，位于側(cè)壁的部分導(dǎo)電材料與離子摻雜區(qū)直接連接，則所述兩個(gè)第二區(qū)域之間需要通過(guò)待檢測(cè)硅通孔中的導(dǎo)電材料和至多一層擴(kuò)散阻擋層進(jìn)行電學(xué)連接，所述兩個(gè)第二區(qū)域之間的電阻變小，檢測(cè)電流變大，通過(guò)所述檢測(cè)電流的大小就能判斷所述擴(kuò)散阻擋層的完整性是否合格。
全文摘要
一種硅通孔檢測(cè)結(jié)構(gòu)，包括半導(dǎo)體襯底；位于所述半導(dǎo)體襯底內(nèi)的離子摻雜區(qū)，所述離子摻雜區(qū)包括第一區(qū)域和位于所述第一區(qū)域的兩端且與第一區(qū)域電連接的第二區(qū)域，位于所述半導(dǎo)體襯底內(nèi)的待檢測(cè)硅通孔，所述待檢測(cè)硅通孔橫貫所述離子摻雜區(qū)的第一區(qū)域，且所述待檢測(cè)硅通孔至少有部分區(qū)域位于所述第一區(qū)域的兩側(cè)。本發(fā)明實(shí)施例還提供了利用所述硅通孔檢測(cè)結(jié)構(gòu)對(duì)應(yīng)的檢測(cè)方法。當(dāng)檢測(cè)電壓施加在第二區(qū)域兩端時(shí)，利用檢測(cè)到的檢測(cè)電流，可以檢測(cè)硅通孔的深度、擴(kuò)散阻擋層的完整性是否合格，檢測(cè)簡(jiǎn)單方便。
文檔編號(hào)G01N27/00GK103165486SQ20111040687
公開(kāi)日2013年6月19日 申請(qǐng)日期2011年12月8日 優(yōu)先權(quán)日2011年12月8日
發(fā)明者馮軍宏, 甘正浩 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司