專利名稱：一種基于fpga的便攜式數字存儲示波器的制作方法
技術領域：
本發明是一種基于FPGA的便攜性數字存儲示波器，屬于儀器儀表領域。
背景技術：
數字存儲示波器作為現場測試技術的重要工具而被廣泛使用于各個測試領域。但由于臺式數字示波器體積過于龐大，不方便攜帶進行現場測試和野外作業，已經不能滿足人們的工作需要，因此便攜式數字示波器有了一定的發展空間。目前，國外的便攜式數字示波器在市場上占據統治地位，國內的研究起步比較晚，且市場上多為低端產品，且價格昂貴。專利號為200610155604. 9、名稱為《一種便攜式通用數字存儲示波器》的專利即屬于此列。
發明內容
針對市場上產品便攜性不足，性價比低的情況，本發明提供了一種基于FPGA的便攜式數字存儲示波器，將信號處理等都放在FPGA內部進行處理，外部電路僅放大器和模擬數字信號轉換器，再配備VGA顯示器組成示波器，以達到成本低廉、體積小、FPGA內部處理信號可保證系統的可靠性之目的。本發明是通過以下方式來實現的一種基于FPGA的便攜式數字存儲示波器，包括鍵盤、運算放大模塊、模數轉換器、 VGA顯示器和FPGA模塊，其特征在于FPGA模塊包括VGA顯示控制模塊、鍵盤控制模塊、時間控制模塊、采樣模塊、時鐘信號產生模塊和雙端口存儲器，時間控制模塊分別和鍵盤控制模塊、采樣模塊、時鐘信號產生模塊和雙端口存儲器相連接，雙端口存儲器分別和VGA顯示控制模塊、采樣模塊相連接；運算放大模塊輸出端和模數轉換器的輸入端相連接，模數轉換器的輸出端和FPGA模塊中的采樣模塊相連接，VGA顯示器和FPGA模塊中的VGA顯示控制模塊相連接，鍵盤和FPGA模塊中的鍵盤控制模塊相連接。上述FPGA (Field-Programmable Gate Array)，即現場可編程門陣列。上述VGA (Video Graphics Array)是 IBM 在 1987 年隨 PS/2 機一起推出的一種視頻傳輸標準，具有iiiim^、顯示速率快、顏色豐富等優點，在彩色^Μ 領域得到了廣泛的應用。上述一種基于FPGA的便攜式數字存儲示波器的工作方法，步驟如下a.將示波器的電源接通，將所要測量的模擬信號輸入到運算放大模塊的輸入端， 調節運算放大模塊的放大倍數，使得其能滿足在VGA顯示器上的電壓幅值要求，模數轉換器采樣的；b.放大后的信號輸入模數轉換器進行模擬信號到數字信號的轉換，然后將數字信號送入FPGA模塊內部的采樣模塊；c. FPGA模塊內部的采樣模塊對送入的數字信號進行采樣，采樣率由時間控制模塊控制，而時間控制模塊的控制時鐘由時鐘信號產生模塊產生；
3
d.采樣得到的數據在FPGA模塊內部被存入雙端口存儲器；e. VGA顯示控制模塊從雙端口存儲器讀取數據并且在VGA顯示器上顯示波形和數據；f.鍵盤控制模塊根據鍵盤輸入對時間控制模塊進行采樣率的間接控制，從而使示波器顯示清晰的波形。其中，示波器的波形顯示范圍可調，由FPGA內部控制，顯示時基和幅度都可調。本發明優點為成本低廉、體積小、FPGA內部處理信號可保證系統的可靠性。
圖1是本發明的結構示意圖。其中1、運算放大模塊，2、模數轉換器，3、VGA顯示器，4、鍵盤，5、FPGA模塊，6、VGA 顯示控制模塊，7、鍵盤控制模塊，8、時間控制模塊，9、采樣模塊，10、時鐘信號產生模塊，11、 雙端口存儲器。圖2是本發明中的模數轉換器的電路圖。圖中P4是header8*2，是一個淋2公引腳連接器，其中P4 的 1、3、5、7、9、11、13、15和卩卩6六模塊相連，2、4、6、8、10、12、14、16 和模數轉換芯片相連，P5是2引腳連接器，P5的1腳和FPGA模塊相連，2腳和模數轉換芯片的CLK相連(如圖所示)，模數轉換芯片的17腳Ain接運算放大模塊，11、19腳接5V電源，13、14腳各自連接一 IK電阻后接2. 5V電源，15、16腳經電容C6和地相連，1、12、18腳接地，20腳接3V電源。本發明模數轉換器中的模數轉換芯片型號為ADS830e。圖3是本發明方法的流程框圖；其中a_f為其各個步驟。
具體實施例方式下面結合附圖和實施例對本發明作進一步說明，但不限于此。實施例1 一種基于FPGA的便攜式數字存儲示波器，如圖1-2所示，包括鍵盤4、運算放大模塊1、模數轉換器2、VGA顯示器3和FPGA模塊5，其特征在于FPGA模塊5包括VGA顯示控制模塊6、鍵盤控制模塊7、時間控制模塊8、采樣模塊9、時鐘信號產生模塊10和雙端口存儲器11，時間控制模塊8分別和鍵盤控制模塊7、采樣模塊9、時鐘信號產生模塊10和雙端口存儲器11相連接，雙端口存儲器11分別和VGA顯示控制模塊6、采樣模塊9相連接；運算放大模塊1輸出端和模數轉換器2的輸入端相連接，模數轉換器2的輸出端和FPGA模塊 5中的采樣模塊9相連接，VGA顯示器3和FPGA模塊5中的VGA顯示控制模塊6相連接，鍵盤4和FPGA模塊5中的鍵盤控制模塊7相連接。本發明采用型號為Xilinx Spartan-3E, 500K的FPGA來作為設備的主控，用來作外設控制和高速信號處理。采用NE5532組成的信號放大調理電路來作為前期信號的預處理，再通過FPGA時鐘控制的模擬數字轉換器將模擬信號轉換成數字信號。在此之后通過 FPGA內部的邏輯控制將讀取后的信號存入內部的雙端口存儲器，同時VGA控制器控制VGA 顯示器顯示信號的波形。本發明采用的運算放大模塊型號為NE5532 ；VGA顯示器型號為S23A700D。
實施例2 上述一種基于FPGA的便攜式數字存儲示波器的工作方法，如圖3所示，步驟如下a.將示波器的電源接通，將所要測量的模擬信號輸入到運算放大模塊的輸入端， 調節運算放大模塊的放大倍數，使得其能滿足在VGA顯示器上的電壓幅值要求，模數轉換器采樣的；b.放大后的信號輸入模數轉換器進行模擬信號到數字信號的轉換，然后將數字信號送入FPGA模塊內部的采樣模塊； c. FPGA模塊內部的采樣模塊對送入的數字信號進行采樣，采樣率由時間控制模塊控制，而時間控制模塊的控制時鐘由時鐘信號產生模塊產生；d.采樣得到的數據在FPGA模塊內部被存入雙端口存儲器；e. VGA顯示控制模塊從雙端口存儲器讀取數據并且在VGA顯示器上顯示波形和數據；f.鍵盤控制模塊根據鍵盤輸入對時間控制模塊進行采樣率的間接控制，從而使示波器顯示清晰的波形。
權利要求
1.一種基于FPGA的便攜式數字存儲示波器，包括鍵盤、運算放大模塊、模數轉換器、 VGA顯示器和FPGA模塊，其特征在于FPGA模塊包括VGA顯示控制模塊、鍵盤控制模塊、時間控制模塊、采樣模塊、時鐘信號產生模塊和雙端口存儲器，時間控制模塊分別和鍵盤控制模塊、采樣模塊、時鐘信號產生模塊和雙端口存儲器相連接，雙端口存儲器分別和VGA顯示控制模塊、采樣模塊相連接；運算放大模塊輸出端和模數轉換器的輸入端相連接，模數轉換器的輸出端和FPGA模塊中的采樣模塊相連接，VGA顯示器和FPGA模塊中的VGA顯示控制模塊相連接，鍵盤和FPGA模塊中的鍵盤控制模塊相連接。
2.如權利要求1所述的一種基于FPGA的便攜式數字存儲示波器的工作方法，步驟如下a.將示波器的電源接通，將所要測量的模擬信號輸入到運算放大模塊的輸入端，調節運算放大模塊的放大倍數，使得其能滿足在VGA顯示器上的電壓幅值要求，模數轉換器采樣的；b.放大后的信號輸入模數轉換器進行模擬信號到數字信號的轉換，然后將數字信號送入FPGA模塊內部的采樣模塊；c.FPGA模塊內部的采樣模塊對送入的數字信號進行采樣，采樣率由時間控制模塊控制，而時間控制模塊的控制時鐘由時鐘信號產生模塊產生；d.采樣得到的數據在FPGA模塊內部被存入雙端口存儲器；e.VGA顯示控制模塊從雙端口存儲器讀取數據并且在VGA顯示器上顯示波形和數據；f.鍵盤控制模塊根據鍵盤輸入對時間控制模塊進行采樣率的間接控制，從而使示波器顯示清晰的波形。
全文摘要
一種基于FPGA的便攜性數字存儲示波器，屬儀器儀表領域。包括鍵盤和FPGA模塊等，其中FPGA模塊包括VGA顯示控制模塊、鍵盤控制模塊、時間控制模塊、采樣模塊、時鐘信號產生模塊和雙端口存儲器，時間控制模塊分別和鍵盤控制模塊、采樣模塊、時鐘信號產生模塊和雙端口存儲器相連接，雙端口存儲器分別和VGA顯示控制模塊、采樣模塊相連接；運算放大模塊輸出端和模數轉換器的輸入端相連接，模數轉換器的輸出端和FPGA模塊中的采樣模塊相連接，VGA顯示器和FPGA模塊中的VGA顯示控制模塊相連接，鍵盤和FPGA模塊中的鍵盤控制模塊相連接。本發明優點為成本低廉、體積小、FPGA內部處理信號可保證系統的可靠性。
文檔編號G01R13/02GK102411078SQ20111040478
公開日2012年4月11日 申請日期2011年12月7日 優先權日2011年12月7日
發明者劉梟, 姚佳毅, 彭競宇, 梁博濤, 馬丕明 申請人:山東大學