專利名稱：電容dc模型中寄生電容的測量方法
技術領域：
本發明涉及半導體元件的測試領域，尤其涉及一種電容DC模型中寄生電容的測
量方法。
背景技術：
形成于半導體基板上的集成電路包括多個有源和無源元件，例如電阻器、電感器、 電容器、晶體管、放大器等。上述元件是依照設計規格(design specification)而制造，其中設計規格定義上述元件所表現的電學特性(如電阻值、電感值、電容值、增益等)和結構特征。一般而言，希望能夠確認每一個制造的元件是否符合其特定的設計規格，然而，在元件整合進集成電路后，個別的元件通常無法很容易地被測試。因此，集成電路個別元件的獨立復制元件(stand-alone copies)被制造于晶片(wafer)之上，其中，復制元件由與集成電路元件相同的工藝所制造，并具有與集成電路元件相同的電學特性和結構特征，從而代替測試集成電路元件的電學特性。在測試期間，復制元件由桿狀線(bar line)和導引線(feed line)連接至測試墊 (test pads)，測試墊進一步電性連接至外部的測試裝置。然而，雖然復制元件能夠準確的代替集成電路元件的結構特征和電學特性，但是由于桿狀線、導引線和測試墊的存在，采用復制元件測量的電學特性包括由所述桿狀線、導引線和測試墊(例如桿狀線、導引線和測試墊的電阻值、電容值和電感值)產生的寄生效應(parasitics)。現有技術通常采用稱為去嵌入(de-embedding)的方法，測量所述桿狀線、導引線和測試墊產生的寄生效應。現有技術中，建立電容DC模型通常需要測量各種不同長度和寬度的電容。不同尺寸的電容，用于測量的桿狀線和導引線的長度和寬度也不同，因此，為了對不同尺寸的電容去除寄生效應，就需要對每種尺寸的電容制作對應的去嵌入結構(de-embedding structure)，從而導致需要制作較多的去嵌入結構，這些去嵌入結構會占用較大的晶圓面積。
發明內容
為了減小去嵌入結構占用的晶圓面積，本發明提供一種電容DC模型中寄生電容的測量方法。一種電容DC模型中寄生電容的測量方法，包括如下步驟選取電容，形成用于測量所述選取的電容的兩個測試墊，測量所述兩個測試墊之間的電容值；形成連接于所述測試墊的導引線，測量并計算所述導引線產生的電容值；形成連接于所述導引線的桿狀線，測量并計算所述桿狀線產生的電容值；利用待測電容的導引線與所述選取電容的導引線的尺寸比值，計算所述待測電容的導引線產生的電容值；利用待測電容的桿狀線與所述選取電容的桿狀線的尺寸比值，計算所述待測電容的桿狀線產生的電容值；根據所述測試墊之間的電容值，所述待測電容的導引線產生的電容值，所述待測電容的桿狀線產生的電容值計算所述待測電容的寄生電容。
上述方法優選的一種技術方案，形成所述導引線后，測量所述兩個測試墊之間的電容值C2，則所述導引線產生的電容值C3 = C2-C1，其中，Cl為所述導引線形成前，所述兩個測試墊之間的電容值。上述方法優選的一種技術方案，形成連接于所述導引線的桿狀線后，測量所述兩個測試墊之間的電容值C4，則所述桿狀線產生的電容值C5 = C4-C2。上述方法優選的一種技術方案，所述待測電容的寄生電容值C6 = C1+C3*X+C5*Y， 其中，X為所述待測電容的導引線與所述選取電容的導引線的尺寸比值，Y為所述待測電容的桿狀線與所述選取電容的桿狀線的尺寸比值。上述方法優選的一種技術方案，比值X等于比值Y。上述方法優選的一種技術方案，X為所述待測電容的導引線與所述選取電容的導引線的長度比值。上述方法優選的一種技術方案，Y為所述待測電容的桿狀線與所述選取電容的桿狀線的長度比值。與現有技術相比，本發明的測試方法利用不同電容的桿狀線、導引線產生的電容值與桿狀線、導引線的尺寸之間的比例關系，通過制作一種電容的去嵌入結構，即可計算出不同電容的寄生電容，從而減小了占用晶圓的面積。
圖1是本發明的電容DC模型中寄生電容的測量方法的流程圖。圖2到圖5是本發明的電容DC模型中寄生電容的測量方法的各步驟示意圖。
具體實施例方式本發明的方法用于測量的寄生電容為由桿狀線、導引線和測試墊產生的寄生電容。本發明利用不同電容的桿狀線、導引線產生的電容值與桿狀線、導引線的尺寸之間的比例關系，通過制作一種電容的去嵌入結構，即可計算出不同電容的寄生電容。為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步的詳細描述。請參閱圖1，圖1是本發明的電容DC模型中寄生電容的測量方法的流程圖。本發明的電容DC模型中寄生電容的測量方法包括如下步驟選取電容，形成用于測量所述選取的電容的兩個測試墊11，如圖2所示，測量所述兩個測試墊11之間的電容值Cl。形成連接于所述測試墊11的導引線12，如圖3所示，測量并計算所述導引線12產生的電容值C3。優選的，在形成所述導引線12后，測量所述兩個測試墊12之間的電容值 C2，則兩個測試墊11之間的導引線12產生的電容值C3 = C2-C1。形成連接于所述導引線12的桿狀線13，如圖4所示，測量并計算所述桿狀線13產生的電容值C5。優選的，在形成所述桿狀線13后，測量所述兩個測試墊11之間的電容值 C4，則所述桿狀線13產生的電容值C5 = C4-C2。選取待測電容，如圖5所示，利用待測電容的導引線14與所述選取電容的導引線 12的尺寸比值，計算所述待測電容的導引線14產生的電容值C3*X，其中，X為所述待測電容的導引線14與所述選取電容的導引線12的尺寸比值，優選的，所述比值為長度比 值。
利用待測電容的桿狀線15與所述選取電容的桿狀線13的尺寸比值，計算所述待測電容的桿狀線15產生的電容值C5*Y，其中，Y為所述待測電容的桿狀線15與所述選取電容的桿狀線13的尺寸比值，優選的，所述比值為長度比值，所述比值X也可以與Y相等。根據所述測試墊11之間的電容值Cl，所述待測電容的導引線14產生的電容值 C3*X，所述待測電容的桿狀線15產生的電容值C5*Y，計算所述待測電容的寄生電容C6 = C1+C3*X+C5*Y。優選的，當X = Y時，所述待測電容的寄生電容C6 = C1+C3*X+C5*X。與現有技術相比，本發明的測試方法利用不同電容的桿狀線、導引線產生的電容值與桿狀線、導引線的尺寸之間的比例關系，通過制作一種電容的去嵌入結構，即可計算出不同電容的寄生電容，從而減小了占用晶圓的面積。在不偏離本發明的精神和范圍的情況下還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發明并不限于在說明書中所述的具體實施例。
權利要求
1.一種電容DC模型中寄生電容的測量方法，其特征在于，包括如下步驟選取電容，形成用于測量所述選取的電容的兩個測試墊，測量所述兩個測試墊之間的電容值；形成連接于所述測試墊的導引線，測量并計算所述導引線產生的電容值；形成連接于所述導引線的桿狀線，測量并計算所述桿狀線產生的電容值；利用待測電容的導引線與所述選取電容的導引線的尺寸比值，計算所述待測電容的導引線產生的電容值；利用待測電容的桿狀線與所述選取電容的桿狀線的尺寸比值，計算所述待測電容的桿狀線產生的電容值；根據所述測試墊之間的電容值，所述待測電容的導引線產生的電容值，所述待測電容的桿狀線產生的電容值計算所述待測電容的寄生電容。
2.如權利要求1所述的電容DC模型中寄生電容的測量方法，其特征在于，形成所述導引線后，測量所述兩個測試墊之間的電容值C2，則所述導引線產生的電容值C3 = C2-C1，其中，Cl為所述導引線形成前，所述兩個測試墊之間的電容值。
3.如權利要求2所述的電容DC模型中寄生電容的測量方法，其特征在于，形成連接于所述導引線的桿狀線后，測量所述兩個測試墊之間的電容值C4，則所述桿狀線產生的電容值 C5 = C4-C2。
4.如權利要求3所述的電容DC模型中寄生電容的測量方法，其特征在于，所述待測電容的寄生電容值C6 = C1+C3*X+C5*Y，其中，X為所述待測電容的導引線與所述選取電容的導引線的尺寸比值，Y為所述待測電容的桿狀線與所述選取電容的桿狀線的尺寸比值。
5.如權利要求4所述的電容DC模型中寄生電容的測量方法，其特征在于，X= Y。
6.如權利要求4所述的電容DC模型中寄生電容的測量方法，其特征在于，X為所述待測電容的導引線與所述選取電容的導引線的長度比值。
7.如權利要求4所述的電容DC模型中寄生電容的測量方法，其特征在于，Y為所述待測電容的桿狀線與所述選取電容的桿狀線的長度比值。
全文摘要
本發明涉及一種電容DC模型中寄生電容的測量方法，包括選取電容，測量兩個測試墊之間的電容值；形成連接于所述測試墊的導引線，測量并計算所述導引線產生的電容值；形成連接于所述導引線的桿狀線，測量并計算所述桿狀線產生的電容值；利用待測電容的導引線、桿狀線與所述選取電容的導引線、桿狀線的尺寸比值，計算所述待測電容的導引線、桿狀線產生的電容值；根據所述測試墊之間的電容值，所述待測電容的導引線產生的電容值，所述待測電容的桿狀線產生的電容值計算所述待測電容的寄生電容。本發明的方法能夠減小去嵌入結構占用的晶圓面積。
文檔編號G01R27/26GK102243275SQ20111010332
公開日2011年11月16日 申請日期2011年4月25日 優先權日2011年4月25日
發明者王兵冰 申請人:上海宏力半導體制造有限公司