專利名稱：探針卡及其制作方法以及測試半導體元件的方法
技術領域：
本發明涉及半導體元件的測試方法、用以測試半導體元件的探針卡以及探針卡的制作方法。
背景技術：
在制作集成電路以及半導體芯片時，必須測試電路與半導體芯片，以確保已制成功能元件(functional device) 0這種測試通常是利用一測試探針卡接觸半導體芯片的對應區域并進行一或多個功能測試。一般的測試探針卡通常一次可測試一個半導體芯片。傳統的探針卡包括一探針 (probe needle)，其可在測試時的任一瞬間電性耦接一半導體芯片。因此，探針通常會限制在任一瞬間的芯片測試數量。在工藝的測試步驟中，一次只能測試一個芯片可能會導致芯片的產能降低，從而可能會延遲或是降低整個產量并增加制作成本。因此，在這個技術領域中亟需可克服前述缺點并可同時測試多個芯片的方法。
發明內容
有鑒于此，本發明提出一種探針卡，包括一接觸墊界面，包括多個正面接點與多個背面接點，正面接點與背面接點彼此電性連接，正面接點排列成同時電性連接一晶片上的多個芯片的各自的多個凸塊，且背面接點排列成電性連接一測試結構的各自的多個接
點ο本發明提出一種探針卡的制作方法，包括提供一基板，基板具有一第一面與一第二面；形成多個貫穿基板導孔，貫穿基板導孔從第一面延伸至第二面以延伸穿過基板，其中貫穿基板導孔的形成方法包括使用一鏡像光刻掩模；在基板的第一面上形成鄰接貫穿基板導孔的多個第一導電結構；在基板的第二面上形成多個內連線結構，內連線結構電性連接貫穿基板導孔；以及形成鄰接內連線結構的多個第二導電結構。本發明提出一種測試半導體元件的方法，包括提供一探針卡，探針卡包括一接觸墊界面，接觸墊界面包括多個第一接點；將第一接點同時耦接至一半導體晶片上的多個芯片的多個導電凸塊；經由接觸墊界面將一第一測試信號傳送至半導體晶片；以及接收來自于半導體晶片的一結果信號。本發明中，探針卡接觸墊界面可讓探針卡接觸同一晶片上的多個芯片，并可讓探針卡接觸同一晶片上的所有芯片。
圖1 圖16示出本發明一實施例的一探針卡接觸墊界面(probe cardcontact pad interface)的制作方法的中間步驟。圖17示出本發明另一實施例的具有探針卡接觸墊界面的一探針卡的示意圖。圖18示出本發明又一實施例的利用探針卡測試半導體元件的方法。
其中，附圖標記說明如下10 埠板；12 容置環；14 接點；16 探針卡接觸墊界面；18 晶片;20 導電凸塊；100 基板；102 光致抗蝕劑層；104、106、112 開口；108 蝕刻終止層；110 光致抗蝕劑層；114 氧化層；116 貫穿基板導孔開口；118 導電薄膜；120 導電材料；122 貫穿基板導孔；124 保護層；126 背面金屬化層、金屬化層；128 過量的導電材料層；130 保護層；1；34 導電柱；136 導電凸塊；200、202、204、206 步驟。
具體實施例方式為使本發明的上述目的、特征和優點能更明顯易懂，下文特舉一優選實施例，并配合附圖，作詳細說明如下。以下將詳述本實施例的制作方法與使用方式。然而，值得注意的是，本文將提供許多可供實施的發明概念，其可在多種不同的情況下實施。在此討論的特定實施例僅用以介紹以特定的方法制作與使用所公開的主題，而非用以限定不同實施例的范圍。實施例包括一探針卡(其可同時測試同一晶片上的多個芯片，例如同一晶片上的所有芯片)以及操作該探針卡的方法。其他的實施例包括探針卡的制作方法，該探針卡可同時測試一晶片上的多個芯片。以下將詳述這些實施例中的某些實施例。圖1 圖16示出本發明一實施例的探針卡接觸墊界面的制作方法的中間步驟，該探針卡接觸墊界面為探針卡的一部件。圖17示出具有圖1 圖16中的探針卡接觸墊界面的探針卡的示意圖。在下述的內容中將可了解，探針卡接觸墊界面可讓探針卡接觸同一晶片上的多個芯片，并可讓探針卡接觸同一晶片上的所有芯片。因此，圖18示出測試半導體元件的方法或是操作探針卡的方法。
圖1 圖3示出一基板的正面工藝(front side processing)的各種步驟。請參照圖1，一基板100例如為高電阻硅，一光致抗蝕劑層102形成于基板100的一正面上。光致抗蝕劑層102包括多個暴露出基板100的開口 104。可利用可接受的光刻技術形成開口 104，例如使用一鏡像光刻掩模(mirrorlithography mask)曝光光致抗蝕劑層102。鏡像光刻掩模可視為一光刻掩模的鏡像版本，當在使用探針卡接觸界面測試的晶片的芯片上形成凸塊下金屬層(under bump metal,UBM)接墊時，上述光刻掩模可用以圖案化并形成貫穿保護層或是介電層的開口。開口 104可位于形成有貫穿基板導孔(throughsubstrate vias, TSVs)的區域中。通過在此步驟中使用鏡像光刻掩模，使可形成在基板100的正面上的柱狀結構在測試的過程中可對齊并接觸形成在晶片的芯片上的導電凸塊，這在下文中將詳細描述。在圖2中，對基板100進行一蝕刻步驟，以移除光致抗蝕劑層102的開口 104所暴露出的部分基板100。因此，光致抗蝕劑層102中的開口 104對應于基板100中的開口 106。前述蝕刻工藝可為各向異性蝕刻(anisotropicetch)工藝。圖2還示出(例如以灰化/沖洗工藝，ash/flush process)移除光致抗蝕劑層102后的基板100。請參照圖3，對基板100進行一沉積工藝，以于基板100的正面上沉積一蝕刻終止層108。可共形地形成蝕刻終止層108，且其材質可包括氮化硅、氧化硅、氮氧化硅、前述的組合及/或其相似物。可利用任何可接受的技術(例如化學氣相沉積工藝)沉積蝕刻終止層108。圖4至圖6示出基板100的背面工藝。請參照圖4，在基板100的背面上形成具有多個開口 112的一光致抗蝕劑層110。開口 112可暴露出部分的基板100。可以可接受的光刻技術(例如利用一光刻掩模曝光光致抗蝕劑層110)形成開口 112，以使得開口 112對齊之前在基板100的正面形成的開口 106。在此步驟中的光刻掩模可為一種用來得到鏡像光刻掩模的原始掩模，如上所述。在圖5中，對基板100進行一蝕刻工藝，以移除光致抗蝕劑層110中的開口 112所暴露出的部分基板100，并以例如灰化/沖洗工藝移除光致抗蝕劑層110。蝕刻工藝可為各向異性蝕刻工藝。在圖6中，對基板100進行一熱氧化步驟，以于基板100的外露的表面上形成一氧化層114，其材質例如為氧化硅及/或其相似物。結合上述的蝕刻步驟可形成貫穿基板100的多個貫穿基板導孔開口 116。在圖7中，將一導電薄膜118(例如為銅箔)貼附到基板100的背面。可利用例如模造或沖壓工藝貼附導電薄膜118。導電薄膜118的材質亦可為銅合金、鈦及/或其相似物。在圖8中，在貫穿基板導孔開口 116中沉積一導電材料120，其材質例如為金屬，像是銅、 鎢、鋁、銀、前述的組合、及/或其相似物。例如以電鍍工藝沉積導電材料120。在圖9中， 進行一平坦化工藝(planarization process),例如化學機械研磨(chemical mechanical polish, CMP)，以移除多余的導電材料120，從而形成多個貫穿基板導孔122。圖10至圖16示出在線上后端工藝(back end of the line processing)的基板 100。在圖10中，在基板100的正面上形成一保護層124。保護層IM的材質可為氧化硅、氮化硅、氮氧化硅、高分子材料、前述的組合、或是其相似物，且可利用可接受的沉積技術(例如化學氣相沉積工藝)形成保護層124。可例如以化學機械研磨來平坦化保護層124。請參照圖11，自基板100的背面移除導電薄膜118。可例如以濕式蝕刻工藝移除導電薄膜118。在圖12中，可在基板100的背面上形成一或多個背面金屬化層 (back sidemetallization layer) 126。金屬化層1 的材質可為硼磷硅玻璃(borophosphosilicate glass, BPSG)、無摻雜的娃酸鹽玻璃(un-doped silicateglass)、 氧化硅、氮化硅、前述的組合、及/或其相似物，且可以任何適合的沉積技術(例如化學氣相沉積工藝)形成金屬化層126。金屬化層126中的內連線結構電性連接貫穿基板導孔122。 可以可接受的光刻工藝(例如雙鑲嵌或是鑲嵌工藝)來形成內連線結構。內連線結構的材質可包括金屬，例如銅、鎳、鋁、鎢、鈦、前述的組合、及/或其相似物。基板100的最外側金屬化層具有一內連線結構的圖案，其對齊于一探針卡的一接觸板的多個接點，對此在圖17 的描述中將有更詳盡的討論。在形成內連線結構時，可能在一或多個金屬化層126上形成一過量的導電材料層128，且若是形成有過量的導電材料層128，則可在過量的導電材料層 128上形成一保護層130。保護層130的材質可為氧化硅、氮化硅、氮氧化硅、高分子材料、 前述的組合、或是其相似物，且可以可接受的沉積技術(例如化學氣相沉積工藝)形成保護層 130。在圖13中，例如以蝕刻保護層IM的方式使保護層IM暴露出貫穿基板導孔122。 蝕刻工藝可例如包括可接受的光刻技術以及各向異性蝕刻工藝。在圖14中，在保護層IM 所露出的部分貫穿基板導孔122上形成導電柱134。可在貫穿基板導孔122的外露的部分上電鍍導電材料以形成導電柱134，其中該導電材料例如為銅、銅合金、金、前述的組合、及 /或其相似物，并且將該電鍍的導電材料浸以一保護的導電材料，例如金及/或其相似物。 通過使用鏡像光刻掩模形成貫穿基板導孔122，形成在貫穿基板導孔122上的導電柱134可對齊并接觸一晶片的多個芯片上的多個導電凸塊，其中可利用用來得到鏡像光刻掩模的原始光刻掩模來形成該些導電凸塊的圖案。請參照圖15，例如以化學機械研磨的方式移除所有過量的導電材料層128以及保護層130，以經由一或多個金屬化層126的外表面暴露出內連線結構。在圖16中，在內連線結構的外露部上形成多個導電凸塊136。可通過將外露的內連線結構浸入另一導電材料中 (例如金及/或其相似物)的方式形成導電凸塊136。由于基板100的最外側金屬化層具有一內連線結構圖案(其對齊一探針卡的一接觸板的多個接點)，導電凸塊136可對齊該接觸板的接點。圖17示出本發明一實施例的一探針卡的組件。在圖17中，示出一探針卡的一埠板(docking board) 10。可在埠板10上設置一容置環(adoption ring) 12，其可用以將探針卡接觸墊界面16夾持或是固定至埠板10。在另一實施例中或是除了本實施例之外，可利用一真空系統來將探針卡接觸墊界面16固定至埠板10。探針卡接觸墊界面16可以是上述圖1至圖16所討論的界面。位于埠板10的接觸板上的多個接點14可排列成一均勻的陣列，亦即在一平行于埠板10的底面的一平面中的垂直方向上相鄰的接點之間的間距相同。導電凸塊136(例如關于圖16所討論的)形成于探針卡接觸墊界面16的背面上并對齊接觸板上的接點14。因此，導電凸塊136亦排列成一均勻的陣列。圖17更示出一晶片18，其包括多個芯片，該些芯片上形成有多個導電凸塊20。導電凸塊20可(或可不)均勻地形成，而且通常凸塊不會形成一均勻的陣列。因此，利用鏡像光刻掩模(如圖1所述)以及以鏡像光刻掩模的圖案形成貫穿基板導孔122可使形成在探針卡接觸墊界面16的正面上的導電柱134對齊晶片18上的導電凸塊20。因此，可利用固定在埠板10上的探針卡接觸墊界面16同時接觸并測試晶片18上的多個或是全部的芯片，進而可提高工藝的產能。探針卡接觸墊界面的其他結構可以是使(用于形成貫穿基板導孔的)鏡像掩模為一埠板10的接觸板上的接點14的鏡像版本。如此一來，貫穿基板導孔可對齊接點14，而非對齊晶片上的導電凸塊20。可利用一或多個具有內連線結構的金屬化層來配置及對齊導電柱與晶片18上的導電凸塊20。在其他實施例中，貫穿基板導孔并未對齊接點14或是導電凸塊20。更確切地說，金屬化層可形成在探針卡接觸墊界面的正面與背面以重新分配貫穿基板導孔與接點14或是導電凸塊20之間的電連接。本領域技術人員將可輕易了解可修改工藝以形成上述實施例的結構，因此，為簡化起見，在此省略討論這些工藝。請參照圖18，其示出本發明另一實施例的測試半導體元件的方法。在步驟200中， 提供一具有接觸墊界面(相似于上述關于圖17的討論中的接觸墊界面)的探針卡。在步驟202中，接觸墊界面的導電柱(例如導電柱134)同時耦接一半導體晶片上的多個芯片的多個導電凸塊，例如晶片18的導電凸塊20。在一實施例中，接觸墊界面的導電柱可同時耦接至一半導體晶片上的所有芯片的導電凸塊。然而，在另一實施例中，并非所有的芯片都耦接至接觸墊界面。在步驟204中，通過接觸墊界面(經由導電柱)傳遞一測試信號至半導體晶片(經由芯片上的導電凸塊)。可傳遞一或多個測試信號，且可同時傳遞相同或是不同的測試信號至半導體晶片上的多個或是全部的芯片。在步驟206中，接收來自于半導體晶片的結果信號(result signal)。結果信號可以是一個信號或是多個信號。然后，可以可接受的方法分析結果信號以判定晶片上的芯片的功能是否正確。本發明雖以優選實施例公開如上，然其并非用以限定本發明的范圍，任何所屬技術領域中的技術人員，在不脫離本發明的精神和范圍內，當可做些許的更動與潤飾，因此本發明的保護范圍當視隨附的權利要求所界定的保護為準。
權利要求
1.一種探針卡，包括一接觸墊界面，包括多個正面接點與多個背面接點，所述多個正面接點與所述多個背面接點彼此電性連接，所述多個正面接點排列成同時電性連接一晶片上的多個芯片的各自的多個凸塊，且所述多個背面接點排列成電性連接一測試結構的各自的多個接點。
2.如權利要求1所述的探針卡，其中所述多個正面接點排列成同時電性連接該晶片上的所有芯片的所述多個各自的凸塊。
3.如權利要求1所述的探針卡，其中該測試結構包括一埠板，固定至該接觸墊界面，該埠板包括一接觸墊，該接觸墊包括多個板接點，所述多個板接點為該測試結構的多個接點。
4.如權利要求1所述的探針卡，其中該接觸墊界面包括一基板，具有一正面與一背面，該背面相對于該正面，其中所述多個正面接點位于該正面上，所述多個背面接點位于該背面上；多個貫穿基板導孔，貫穿該基板并電性連接所述多個正面接點至對應的所述多個背面接點；以及多個內連線結構，位于該正面與該背面的至少其中之一上，并電性配置于所述多個貫穿基板導孔與所述多個正面接點或是所述多個背面接點之間。
5.一種探針卡的制作方法，包括提供一基板，該基板具有一第一面與一第二面；形成多個貫穿基板導孔，所述多個貫穿基板導孔從該第一面延伸至該第二面以延伸穿過該基板，其中所述多個貫穿基板導孔的形成方法包括使用一鏡像光刻掩模；在該基板的該第一面上形成鄰接所述多個貫穿基板導孔的多個第一導電結構； 在該基板的該第二面上形成多個內連線結構，所述多個內連線結構電性連接所述多個貫穿基板導孔；以及形成鄰接所述多個內連線結構的多個第二導電結構。
6.如權利要求5所述的探針卡的制作方法，還包括將該基板固定至一埠板，其中該第一導電結構或是該第二導電結構直接耦接該埠板的一接觸板上的多個接點。
7.如權利要求5所述的探針卡的制作方法，其中所述多個貫穿基板導孔的形成方法包括利用一掩模的一鏡像版本作為上述鏡像光刻掩模來圖案化位于該基板的該第一面上的一光致抗蝕劑層，其中該掩模是用來在被測試的一晶片的多個芯片上的多個凸塊下金屬層接墊形成多個開口 ；以及蝕刻該基板。
8.如權利要求5所述的探針卡的制作方法，其中所述多個貫穿基板導孔的形成方法包括經由該第一面蝕刻該基板以形成多個第一凹槽； 于所述多個第一凹槽中形成一蝕刻終止層；經由該第二面蝕刻該基板以形成多個第二凹槽，所述多個第二凹槽對齊并連接所述多個第一凹槽，所述多個第一凹槽與所述多個第二凹槽相連而于該基板中形成多個貫穿基板導孔開口 ；以及熱氧化所述多個第二凹槽。
9.一種測試半導體元件的方法，包括提供一探針卡，該探針卡包括一接觸墊界面，該接觸墊界面包括多個第一接點； 將所述多個第一接點同時耦接至一半導體晶片上的多個芯片的多個導電凸塊； 經由該接觸墊界面將一第一測試信號傳送至該半導體晶片；以及接收來自于該半導體晶片的一結果信號。
10.如權利要求9所述的測試半導體元件的方法，其中傳送該第一測試信號的方法包括同時傳送該第一測試信號至該半導體晶片上的所述多個芯片，以及接收該結果信號的方法包括同時接收來自于該半導體晶片上的所述多個芯片的多個結果信號。
全文摘要
一種探針卡及其制作方法以及測試半導體元件的方法，所述探針卡包括一接觸墊界面，包括多個正面接點與多個背面接點，正面接點與背面接點彼此電性連接，正面接點排列成同時電性連接一晶片上的多個芯片的各自的多個凸塊，且背面接點排列成電性連接一測試結構的各自的多個接點。本發明中，探針卡接觸墊界面可讓探針卡接觸同一晶片上的多個芯片，并可讓探針卡接觸同一晶片上的所有芯片。
文檔編號G01R31/26GK102288793SQ201010551930
公開日2011年12月21日 申請日期2010年11月16日 優先權日2010年6月17日
發明者周友華, 賴怡仁 申請人:臺灣積體電路制造股份有限公司