半導體集成電路裝置的檢查裝置和檢查方法

專利名稱：半導體集成電路裝置的檢查裝置和檢查方法
技術領域：
本發明涉及一種檢查裝置和檢查方法，用于半導體集成電路裝置的檢查和試驗， 該半導體集成電路裝置內置有數字-模擬(以下稱為“DA”)變換器，用于將所輸入的數 字信號變換為模擬信號后進行輸出，并具有輸出端子，用于輸出來自該DA變換器的模擬電 壓。
背景技術：
關于從多個模擬電壓輸出端子輸出模擬電壓的半導體集成電路裝置的檢查裝置， 隨著該半導體集成電路裝置中的輸出電壓的級數和輸出端子的個數的增加，其高成本化不 斷加劇。就該檢查裝置而言，必須采取措施以降低成本并提高檢查精度，要求研究人員開發 出成本低并且精度高的檢查裝置。參照圖8說明上述半導體集成電路裝置的結構及其動作。具體地說，圖8中示出了從多個(這里是n個)輸出端子104分別輸出模擬電壓 的半導體集成電路裝置IC1的概略結構及其動作。在半導體集成電路裝置IC1中，表示來自裝置外部的指令的數字信號輸入到輸入 端子101之后被依次分配到n個分配電路102，然后被供給到分別與各個分配電路102相連 接的n個DA變換器103進行DA變換，通過該DA變換所生成的各模擬電壓分別從分別設置 在各DA變換器103的輸出端的n個輸出端子104輸出。此外，這些各模擬電壓具有由裝置 外部指示的期望電壓值。圖9中示出了分別從半導體集成電路裝置IC1的n個輸出端子104—起輸出的模 擬電壓的檢查裝置和檢查方法的一個實例。n個輸出端子104各自輸出的模擬電壓通過分別連接到各個輸出端子104的n個 模擬-數字(以下稱為“AD”)變換器201分別被變換為附圖標記202所示的數字信號，這 些各數字信號202以數字式數值的形式分別保存到與各個AD變換器201分別連接的n個 存儲裝置203中。其后，在獲取了規定的全部數字式數值的時刻，運算器204立即基于各存 儲裝置203中保存的各數字式數值實施與來自半導體集成電路裝置IC1的各模擬電壓的評 價和判定相關的各種處理(即半導體集成電路裝置IC1的檢查)。圖9所示的檢查裝置和檢查方法需要采用與輸出端子104同等數量的AD變換器 201，因此需要許多昂貴的AD變換器201，這就導致檢查成本升高的問題。特別地，就圖9所 示的檢查裝置和檢查方法而言，隨著輸出端子104個數的增加和模擬電壓分辨率的提高， 會發生檢查裝置中用于處理數字信號的電路(以下稱為“數字電路”)趨于大型化(物理上 的大型化及其所需要的存儲容量的增大)的問題以及由該大型化所引起的高成本化程度 大的問題。圖10中示出了用于減少圖9所示的檢查裝置和檢查方法中使用的AD變換器的個 數的一個技術實例。在圖10所示的檢查裝置和檢查方法中，利用掃描儀(切換器)300對n個輸出端子104所輸出的各個模擬電壓進行適當的切換，從而利用1個AD變換器301實施與模擬電 壓的AD變換和測定相關的處理。圖10所示的檢查裝置和檢查方法與圖9所示的檢查裝置和檢查方法相比，能夠極 大地減少昂貴的AD變換器等的個數，因而在成本方面具有優勢，另一方面，與模擬電壓測 定相關的處理工時會與輸出端子的個數成比例地增加(是輸出端子的數倍)，因此，特別是 在輸出端子104個數很多的情況下，在檢查速度方面存在不足之處。亦即，在圖10所示的檢查裝置和檢查方法中會增加利用AD變換器301測定各模 擬電壓的工序，因此會發生難以在與檢查成本相稱的時間內完成檢查的問題。專利文獻1中公開的半導體測試裝置是一種通過采用比較便宜的電子器件實現 低成本化、并且能夠實現高速檢查的半導體集成電路裝置的檢查裝置。如圖11所示，在專利文獻1所公開的半導體測試裝置中省略了圖9所示的檢查裝 置中的各AD變換器201。另一方面，該半導體測試裝置采用的結構是，利用與各輸出端子 104分別連接的n個減法器401分別求取從各輸出端子104輸出的模擬電壓與表示從DA 變換器402輸出的判定值的模擬電壓的電位差，相應于所求取的各電位差實施判定，檢查 各輸出端子104輸出的模擬電壓是否良好。各減法器401的減法運算結果通過與各減法器 401分別連接的n個比較器403與減法運算結果判定用電壓發生器404輸出的電壓分別進 行比較。在該半導體測試裝置中，基于該比較結果，由運算器405檢查從所有輸出端子104 輸出的各模擬電壓是否在容許范圍(合格品范圍)內。專利文獻1 特開2001-13218號公報(2001年1月19日公開)但是，在圖11所示的專利文獻1所公開的半導體測試裝置中，運算器405的結構 復雜而且趨于大型化。具體地說，運算器405必須進一步具備對作為測定對象的各模擬電 壓進行差分比較的功能和對各模擬電壓中的最小和最大模擬電壓進行排序的功能。運算器 405的結構因此而變得既復雜又龐大。作為運算器405，使用的是數字比較器，這是一種比較昂貴的處理數字信號的部 件，因此，作為運算器405而使用的數字比較器的結構復雜化和大型化會引發大幅度的成 本增加等問題。特別地，在圖11所示的專利文獻1中公開的半導體測試裝置中，隨著輸出 端子104個數的增加和模擬電壓分辨率的提高，會發生檢查裝置中的數字電路趨于大型化 以及由該大型化所引起的高成本化程度大的問題。另外，圖9和圖10所示的檢查裝置和檢查方法、以及圖11所示的專利文獻1所公 開的半導體測試裝置都是以所有的輸出端子104所輸出的各模擬電壓作為測定對象的。以 所有的輸出端子104所輸出的各模擬電壓作為測定對象的這些技術所存在的問題是，在實 現為了提高檢查速度而同時對多個半導體集成電路裝置進行檢查的檢查技術(半導體集 成電路裝置的多個同時測定)時，輸出端子104的個數越多，實現越困難。具體地，隨著輸 出端子104個數的增加，對于圖9所示的檢查裝置和檢查方法以及圖11所示的專利文獻1 中公開的半導體測試裝置來說，檢查裝置中的數字電路的大型化和檢查的高成本化導致該 檢查技術難以實現，對于圖10所示的檢查裝置和檢查方法來說，難以在與檢查成本相稱的 時間內完成檢查(即檢查速度低)的問題導致該檢查技術難以實現。

發明內容
本發明是借鑒了上述問題而實施的，其目的是提供一種可以進行低成本并且高速 化的檢查、從而適合于實現同時檢查多個半導體集成電路裝置的檢查技術的半導體集成電 路裝置的檢查裝置和檢查方法。為了解決上述問題，本發明的半導體集成電路裝置的檢查方法的特征在于，從設 置在半導體集成電路裝置中的n個輸出端子分別輸出的n種模擬電壓之中選擇大于等于1 種且小于n種的該模擬電壓，僅對所選擇的該模擬電壓進行檢查，由此，實施該半導體集成 電路裝置的檢查。在本說明書中，“n”表示大于等于2的自然數。為了解決上述問題，本發明的半導體集成電路裝置的檢查裝置的特征在于，具備 選擇電路，用于從設置在半導體集成電路裝置中的n個輸出端子分別輸出的n種模擬電壓 之中選擇輸出大于等于1種且小于n種的該模擬電壓。根據上述結構，從n種模擬電壓之中選擇大于等于1種且小于n種的該模擬電壓， 僅對所選擇的模擬電壓進行檢查，由此，實施半導體集成電路裝置的檢查，這樣就能夠抑制 半導體集成電路裝置的輸出端子個數的增加引起作為檢查對象(測定對象)的模擬電壓的 種類數量的增加。因此，即使半導體集成電路裝置的輸出端子的個數增加了，也能夠抑制用 于處理將作為檢查對象的模擬電壓進行AD變換后得到的數字式數值的后級的數字電路出 現物理體積增大和所需存儲容量增大的問題。另外，根據上述結構，可以采用僅處理模擬電壓的比較便宜的電路實施模擬電壓 的選擇。因此，本發明可以實現檢查的低成本化。進而，根據上述結構，在對半導體集成電路裝置進行檢查時，能夠減少模擬電壓的 測定對象的數量。因此，本發明可以實現檢查的高速化。由上可知，本發明的半導體集成電路裝置的檢查裝置和檢查方法可以實現檢查的 低成本化和高速化，因此，能夠克服上述導致對多個半導體集成電路裝置同時進行檢查的 檢查技術難以實現的各種問題，適宜于實現該檢查技術。發明效果如上所述，本發明的半導體集成電路裝置的檢查方法從設置在半導體集成電路裝 置中的n個輸出端子分別輸出的n種模擬電壓之中選擇大于等于1種且小于n種的該模擬 電壓，僅對所選擇的該模擬電壓進行檢查，由此，實施該半導體集成電路裝置的檢查。另外，本發明的半導體集成電路裝置的檢查裝置具有選擇電路，用于從設置在半 導體集成電路裝置中的n個輸出端子分別輸出的n種模擬電壓之中選擇輸出大于等于1種 且小于n種的該模擬電壓。因而，本發明的半導體集成電路裝置的檢查裝置和檢查方法可以實現檢查的低成 本化和高速化，因此，能夠獲得適宜于實現對多個半導體集成電路裝置同時進行檢查的檢 查技術的效果。


圖1是表示本發明的一個實施方式的半導體集成電路裝置的檢查裝置的概略的 框圖。圖2是表示本發明的模擬電壓比較選擇電路的具體電路結構的圖。
圖3是表示本發明的另一個實施方式的半導體集成電路裝置的檢查裝置的概略 的框圖。圖4是表示在對半導體集成電路裝置輸出的所有模擬電壓直接進行檢查的情況 下半導體集成電路裝置及其檢查裝置的概略結構的框圖。圖5(a)是表示圖4所示的上述半導體集成電路裝置的多個端子分別輸出的全部 模擬電壓的模擬電壓值與輸出端的端子編號的對應關系的一個實例的圖表；圖5(b) (d) 是表示通過對具有圖5(a)的圖表所示的關系的各模擬電壓全部進行檢查，由此實施半導 體集成電路裝置的檢查的流程的圖表。圖6是表示在僅對從半導體集成電路裝置輸出的各模擬電壓之中電壓值最大的 模擬電壓和電壓值最小的模擬電壓的至少一個進行檢查的情況下半導體集成電路裝置及 其檢查裝置的概略結構的框圖。圖7(a)是表示圖6所示的上述半導體集成電路裝置的多個端子分別輸出的全部 模擬電壓的模擬電壓值與輸出端的端子編號的對應關系的一個實例的圖表；圖7(b) (e) 是表示通過僅對具有圖7(a)的圖表所示的關系的各模擬電壓之中由選擇電路選擇的模擬 電壓進行檢查，由此實施半導體集成電路裝置的檢查的流程的圖表。圖8是表示從多個輸出端子分別輸出模擬電壓的半導體集成電路裝置的概略結 構的框圖。圖9是表示對圖8所示的上述半導體集成電路裝置的多個輸出端子分別一起輸出 的模擬電壓的進行檢查的檢查裝置和檢查方法的一個實例的概略框圖。圖10是表示用于減少圖9所示的檢查裝置和檢查方法中使用的AD變換器的個數 的一個技術實例的概略框圖。圖11是表示專利文獻1中公開的半導體測試裝置的概略結構的框圖。圖12是表示在僅對從半導體集成電路裝置輸出的各模擬電壓之中電壓值最大的 模擬電壓和電壓值最小的模擬電壓的至少一個進行檢查的情況下另一個半導體集成電路 裝置及其檢查裝置的概略結構的框圖。圖13是表示圖3所示的上述檢查裝置中的比較結果處理電路的具體結構的框圖。圖14是表示圖3和圖13所示的上述檢查裝置中的處理流程的流程圖。
具體實施例方式圖1是表示本發明一個實施方式的半導體集成電路裝置的檢查裝置的概略的框圖。首先，半導體集成電路裝置IC2具有與半導體集成電路裝置IC1(參照圖8)相同 的結構，包含輸入端子504、n個分配電路505、n個DA變換器506和n個輸出端子503。 如上所述，在本說明書中，“n”表示大于等于2的自然數。輸入端子504連接到第1級stl的分配電路505。設“m”表示大于等于1且小于n的任意一個自然數，則第m級stm的分配電路505 就連接到第m級stm的DA變換器506的輸入端。第m級stm的DA變換器506的輸出端連接 到第m級stm的輸出端子503。另外，第m級stm的分配電路505連接到第m+1級st (m+1) 的分配電路505。第n級stn的分配電路505連接到第n級stn的DA變換器506的輸入端。第n
6級stn的DA變換器506的輸出端連接到第n級stn的輸出端子503。表示來自半導體集成電路裝置IC2外部的指令的數字信號從輸入端子504輸入到 半導體集成電路裝置IC2內部。該數字信號從輸入端子504首先供給到第1級stl的分配 電路505。此外，設該數字信號供給到第1級stl的分配電路505的時刻為時刻tl。其后， 該數字信號從第m級stm的分配電路505依次供給到第m+1級st (m+1)的分配電路505。 此外，設該數字信號供給到第m級stm的分配電路505的時刻為時刻tm，m是大于等于1且 小于n的自然數，m越大，表示時刻tm越靠后。在比時刻tm更靠后的時刻tn，該數字信號 被從第n-1級st (n-1)的分配電路505供給到第n級stn的分配電路505。在時刻tn，表示來自半導體集成電路裝置IC2外部的指令的上述數字信號被供給 到第n級stn的分配電路505之后，在時刻t (n+1)，從各分配電路505將該數字信號一起 輸出。從各分配電路505輸出的該數字信號分別被供給到與這些分配電路505分別連接的 DA變換器506。各DA變換器506執行DA變換，將所輸入的表示來自半導體集成電路裝置IC2外 部的指令的上述數字信號變換為模擬電壓。通過該DA變換生成的各模擬電壓在比時刻 t(n+l)更靠后的時刻t(n+2)從分別設置在各DA變換器506的輸出端的各輸出端子503輸
出o作為檢查對象的半導體集成電路裝置IC2的具體實例，可以舉例如液晶顯示裝置 的驅動裝置、多個DA變換器(對應于各DA變換器506)、在1個裝置或電路模塊中具備多個 電壓輸出放大器的其他半導體集成電路裝置，只要是可以從所設置的n個輸出端子分別輸 出n種模擬電壓的半導體集成電路裝置即可，并沒有特別的限定。以往，如圖9和圖11所示，使用規模與輸出端子104的個數大致成比例的電壓計 (參照圖9所示的AD變換器201)或測定電壓值的運算器(參照圖11所示的運算器405)， 對從各輸出端子104分別輸出的所有模擬電壓進行檢查(好壞判定等)，由此，能夠實現半 導體集成電路裝置的檢查(好壞判定等)。或者，如圖10所示，為了抑制電壓計或測定電壓 值的運算器的規模增大，使用掃描儀(切換器)300對所有的該模擬電壓進行適當地切換并 進行檢查，由此，進行低速的半導體集成電路裝置檢查。而本發明則是從上述全部模擬電壓之中僅選擇具有峰值(最大值或最小值)的模 擬電壓，僅對所選擇的該模擬電壓進行檢查，由此，實現半導體集成電路裝置的檢查。該選 擇是在模擬電壓從半導體集成電路裝置的n個輸出端子的每一個一起輸出開始，直到這些 各模擬電壓輸入到AD變換器為止的期間內實施的。由此，利用本發明的檢查裝置和檢查方 法，可以減少AD變換器的個數。另外，由此，利用本發明的檢查裝置和檢查方法，只要檢查 少數幾個模擬電壓即可，所以，可以高速地對半導體集成電路裝置進行檢查。圖1所示的檢查裝置包含n-1個模擬電壓比較選擇電路501 (為方便起見，圖中僅 示出了與8個輸出端子503相對應的7個模擬電壓比較選擇電路501)，即本發明中的選擇 電路。模擬電壓比較選擇電路501分別具有2個輸入端6061和6062以及1個輸出端 605。各輸出端子503和各模擬電壓比較選擇電路501的輸出端605分別連接到不同的 各模擬電壓比較選擇電路501的任意一個輸入端6061或6062。各模擬電壓比較選擇電路501中設置的輸入端6061和6062上必定分別連接了各不相同的各輸出端子503和各模擬電壓比較選擇電路501的輸出端605之中的任意一個，但是，不連接設置在同一模擬電壓比 較選擇電路501上的輸出端605。當按照上述要點連接各輸出端子503和各模擬電壓比較選擇電路501時，某一個 模擬電壓比較選擇電路501的輸出端605不能與另一個模擬電壓比較選擇電路501相連 接。在這種不能連接的某一個模擬電壓比較選擇電路501的輸出端605設置有峰值電壓輸 出端子502。n-1個模擬電壓比較選擇電路501的每一個是如下電路對分別輸入到輸入端 6061和輸入端6062的各模擬電壓進行比較，僅將電壓值大的模擬電壓或電壓值小的模擬 電壓從輸出端605輸出。但是，在各個模擬電壓比較選擇電路501中，關于輸出電壓值大 的模擬電壓還是輸出電壓值小的模擬電壓，在所有的模擬電壓比較選擇電路501中是統一 的。即，這種電路可以解釋為，n-1個模擬電壓比較選擇電路501以淘汰制方式從η個輸出 端子503各自輸出的η種模擬電壓中選擇電壓值最大的模擬電壓或電壓值最小的模擬電 壓，僅將所選擇的該模擬電壓供給到峰值電壓輸出端子502。圖2是表示模擬電壓比較選擇電路501的具體電路結構的圖。 圖2所示的模擬電壓比較選擇電路501包含比較器601、比較選擇電路602、極性 互不相同的2個開關6031和6032、選擇信號輸入端子604、輸出端605、及輸入端6061和 6062。比較選擇電路602包含比較器6021和異或邏輯電路6022。開關6031和6032分 別包含η溝道型MOS (Metal Oxide Semiconductor 金屬氧化物半導體)晶體管609和ρ 溝道型MOS晶體管610(以下分別稱為“晶體管609”、“晶體管610”)。輸入端6061連接到比較器601的一個輸入端和開關6031的晶體管609和610的 各源極端子。輸入端6062連接到比較器601的另一個輸入端和開關6032的晶體管609和 610的各源極端子。比較器601的輸出端連接到比較選擇電路602的比較器6021的一個輸 入端。比較器6021的另一個輸入端連接到作為判定基準電壓輸入用電阻的電阻器607和 608彼此串聯連接的節點。比較器6021的輸出端連接到比較選擇電路602的異或邏輯電 路6022的一個輸入端。異或邏輯電路6022的另一個輸入端連接到選擇信號輸入端子604。 異或邏輯電路6022的輸出端連接到開關6031和6032的各個晶體管609和610的各柵極 端子。開關6031和6032的各個晶體管609和610的各漏極端子彼此連接，從該連接的節 點引出輸出端605。輸入端6061中所輸入的模擬信號輸入到比較器601的一個輸入端，輸入端6062 中所輸入的模擬信號輸入到比較器601的另一個輸入端。比較器601比較所輸入的這些各 模擬信號的強弱，將表示該比較結果的信號輸出到比較選擇電路602的比較器6021。比較器601輸出的表示上述比較結果的信號的形態可以舉例如由高電平和低電 平構成的邏輯信號。具體而言，作為該邏輯信號的一個實例，在輸入到輸入端6061中的模 擬信號比輸入到輸入端6062中的模擬信號強的情況下，從比較器601輸出高電平的信號， 反之則輸出低電平的信號即可。表示比較器601的比較結果的信號輸入到比較器6021的一個輸入端，比較器6021 的另一個輸入端中則輸入規定的判定基準電壓。比較器6021比較所輸入的這些各信號的 強弱，將表示該比較結果的信號輸出到比較選擇電路602的異或邏輯電路6022。
與比較器601相同，比較器6021輸出的表示上述比較結果的信號的形態可以舉例 如邏輯信號。具體而言，作為該邏輯信號的一個實例，在表示比較器601的比較結果的信號 比判定基準電壓強的情況下，從比較器6021輸出高電平的信號，反之則輸出低電平的信號 即可。表示比較器6021的比較結果的信號輸入到異或邏輯電路6022的一個輸入端，異 或邏輯電路6022的另一個輸入端中則輸入來自選擇信號輸入端子604的大小選擇信號。 異或邏輯電路6022將表示所輸入的這些各信號的邏輯異或結果的信號供給到開關6031和 6032的各個晶體管609和610的各柵極端子。晶體管609和610相應于表示邏輯異或結果 的上述信號，切換導通和非導通。 這里，開關6031和6032極性互不相同，因此，如果輸入的是來自相同的異或邏輯 電路6022的信號，則一個導通、另一個非導通。具體地說，在應該從輸出端605輸出來自輸 入端6061的模擬信號的情況下，異或邏輯電路6022所輸出的信號成為使開關6031導通而 使開關6032非導通的信號。另外，在應該從輸出端605輸出來自輸入端6062的模擬信號 的情況下，異或邏輯電路6022所輸出的信號成為使開關6032導通而使開關6031非導通的 信號。異或邏輯電路6022被預先設定為，根據來自選擇信號輸入端子604的大小選擇信 號，控制開關6031和6032的導通和非導通，使輸入到輸入端6061和6062中的各模擬電壓 之中電壓值大的模擬電壓從輸出端605輸出，或者，控制開關6031和6032的導通和非導 通，使電壓值小的模擬電壓從輸出端605輸出。如果從另一個輸入端輸入了比較選擇電路 602的電源電壓Vcc(高電平信號)作為大小選擇信號，則異或邏輯電路6022以使電壓值大 的模擬電壓從輸出端605輸出的方式控制開關6031和6032的導通和非導通。反之，如果 另一個輸入端接地、大小選擇信號是接地電位(低電平信號)，則異或邏輯電路6022以使 電壓值小的模擬電壓從輸出端605輸出的方式控制開關6031和6032的導通和非導通。此 夕卜，比較選擇電路602基于由大小選擇信號進行的上述設定，相應于表示來自比較器601的 上述比較結果的信號，以僅使開關6031和6032的任意一個導通的方式動作。由此，模擬電壓比較選擇電路501能夠只將分別輸入到輸入端6061和6062的模 擬電壓之中電壓值大的模擬電壓和電壓值小的模擬電壓的任意一個從輸出端605輸出。此 外，使用n-1個模擬電壓比較選擇電路501，按照上述淘汰制方式從η種模擬電壓之中選擇 電壓值最大的模擬電壓或電壓值最小的模擬電壓，僅將所選擇的該模擬電壓供給到峰值電 壓輸出端子502，由此，n-1個模擬電壓比較選擇電路501能夠作為本發明的選擇電路而發 揮作用。在從η個輸出端子503輸出η種模擬電壓的同時，η種模擬電壓之中電壓值最大 的模擬電壓或電壓值最小的模擬電壓被施加到峰值電壓輸出端子502。此外，峰值電壓輸出端子502上按順序連接了 AD變換器902和運算器903 (參照 圖12)。AD變換器902將施加在峰值電壓輸出端子502上的模擬電壓進行AD變換，作為數 字式數值輸出。運算器903通過判斷該數字式數值是否處于規定的電壓范圍內來實施半導 體集成電路裝置IC2的檢查(好壞判定)。圖1所示的檢查裝置采用的是輸出電壓值最大的模擬電壓或電壓值最小的模擬 電壓的結構，因此，可以設置1個用于測定模擬電壓值的AD變換器。
在使用上述檢查裝置進行檢查時，首先，當η種模擬電壓的輸出狀態(模擬電壓值 等)穩定后，以輸出電壓值大的模擬電壓的方式使各模擬電壓通過被如上所述控制了動作 的η-1個模擬電壓比較選擇電路501，從而選擇出電壓值最大的模擬電壓，僅對所選擇的該 模擬電壓進行測定。接著，在使用上述檢查裝置進行檢查時，以輸出電壓值小的模擬電壓的 方式控制各模擬電壓比較選擇電路501的動作，使各模擬電壓通過各模擬電壓比較選擇電 路501，從而選擇出電壓值最小的模擬電壓，僅對所選擇的該模擬電壓進行測定。由此，在使 用上述檢查裝置進行檢查時，使用1個AD變換器就可以檢查η種模擬電壓之中具有峰值的 模擬電壓。圖3是表示本發明另一個實施方式的半導體集成電路裝置的檢查裝置的概略的 框圖。另外，圖13是表示圖3所示的檢查裝置中的比較結果處理電路704的具體結構的框 圖。
圖3所示的檢查裝置作為半導體集成電路裝置IC2的檢查裝置，包含作為本發明 的選擇電路的具備開關SWal SWan和SWbl SWbn的矩陣開關電路701 ；比較器703 ；比 較結果處理電路704。為便于說明，在圖3所示的矩陣開關電路701中僅示出了與8個輸出 端子503相對應的16個開關。矩陣開關電路701是由2列開關配設而成的開關組，各開關SWal SWan構成了 其中的1列，各開關SWbl SWbn構成了其中的另一列。另外，矩陣開關電路701是由η行 開關配設而成的開關組，各開關SWal和SWbl構成了其中的1行，各開關SWa2和SWb2構成 了另1行，……，各開關SWan和SWbn構成了最后1行。第1級stl的輸出端子503連接了開關SWal和SWbl各自的一端，第2級st2的 輸出端子503連接了開關SWa2和SWb2各自的一端，……，第η級stn的輸出端子503連 接了開關SWan和SWbn各自的一端。各開關SWal SWan的另一端都連接到比較器703的另一個輸入端和峰值電壓輸 出端子707。各開關SWbl SWbn的另一端都連接到比較器703的一個輸入端和峰值電壓 輸出端子708。各開關SWal SWan和SWbl SWbn都是自身的一端和另一端的導通與非導通可 以切換的普通的開關電路。如圖13所示，比較結果處理電路704具備DA變換器711al 711an和711bl 711bn ；鎖存電路712al 712an和712bl 712bn ；淘汰算法發生電路713 ；極性決定電路 (最大電壓/最小電壓選擇電路)714 ；鎖存電路715。比較器703的輸出端連接到極性決定電路714。極性決定電路714連接到選擇切換信號輸入端子710和鎖存電路715。鎖存電路 715連接到淘汰算法發生電路713。淘汰算法發生電路713連接到復位信號輸入端子705、 時鐘輸入端子706、峰值電壓輸出端子信息輸出端子709和各鎖存電路712al 712an及 712bl 712bn的一端。各鎖存電路712al 712an及712bl 712bn的另一端連接到復 位信號輸入端子705。鎖存電路712al的輸出端、鎖存電路712a2的輸出端、……鎖存電路712an的輸出 端分別連接到DA變換器711al的輸入端、DA變換器711a2的輸入端、……DA變換器711an 的輸入端。鎖存電路712bl的輸出端、鎖存電路712b2的輸出端、……鎖存電路712bn的輸出端分別連接到DA變換器711bl的輸入端、DA變換器711b2的輸入端、……DA變換器 7 Ilbn的輸入端。
DA變換器71 Ial的輸出端、DA變換器711a2的輸出端、……DA變換器71 Ian的輸 出端分別連接到開關SWal、開關SWa2、……開關SWan。DA變換器711bl的輸出端、DA變換 器711b2的輸出端、……DA變換器71 Ibn的輸出端分別連接到開關SWbl、開關SWb2、…… 開關SWbn。DA變換器711al 711an禾Π 711bl 711bn向各自連接的開關SWal SWan和 Sffbl SWbn供給切換信號，各開關SWal SWan和SWbl SWbn相應于所供給的該切換信 號在導通和截止之間進行切換。淘汰算法發生電路713是由例如FPGA(Field Programmable GateArray 現場可 編程門陣列)等將算法或程序構成為硬件的電路。復位信號輸入端子705是與未圖示的集成電路試驗裝置(測試器)的模式發生器 同步的復位信號(驅動信號)的輸入端子。時鐘輸入端子706是來自檢查裝置外部的動作時鐘的輸入端子。峰值電壓輸出端子信息輸出端子709是如下的輸出端子將用于確定(選擇)輸 出應供給到峰值電壓輸出端子707和708的模擬電壓的輸出端子503所必需的各種信息輸 出到與上述模式發生器同步的未圖示的比較電路的輸入端子。此外，在該各種信息之中，特 別是表示各個開關SWal SWan和SWbl SWbn是導通還是非導通的串行數據被從峰值電 壓輸出端子信息輸出端子709供給到上述半導體集成電路裝置。該集成電路試驗裝置使用 眾所周知的串行數據分析功能或分析程序對該串行數據進行分析，由此，可以從η個輸出 端子503之中確定(選擇)正在向峰值電壓輸出端子707或708供給模擬電壓的輸出端子 503。選擇切換信號輸入端子710是如下的輸入端子將用于決定從各模擬電壓之中選 擇電壓值最大的模擬電壓還是選擇電壓值最小的模擬電壓的選擇切換信號從上述模式發 生器供給到極性決定電路714。圖14是表示圖3和圖13所示的上述檢查裝置中的處理流程的流程圖。當圖3和圖13所示的檢查裝置開始執行一系列的處理時(步驟Si)，模擬信號從 半導體集成電路裝置IC2的各輸出端子503 —起輸出后，即，在比時刻t (η+2)更靠后的時 亥IJ，動作時鐘就會被供給到淘汰算法發生電路713 (步驟S2)。接著，復位信號被供給到鎖存 電路712al 712an和712bl 712bn以及淘汰算法發生電路713 (步驟S3)。相應于所供給的復位信號，鎖存電路712al 712an和712bl 712bn以及淘汰 算法發生電路713將矩陣開關電路701的各開關置為初始狀態(步驟S4)。在步驟S4中，當淘汰算法發生電路713被供給了重置信號時，以將被供給了該復 位信號的鎖存電路712al 712an和712bl 712bn之中的鎖存電路712bl和712a2的輸 出置為高電平(以下稱為“1”)、將其他輸出置為低電平(以下稱為“0”)的方式執行鎖存 電路712al 712an和712bl 712bn的輸出控制。由此，在步驟S4中所示的上述初始狀態下，來自鎖存電路712bl的數字信號“1” 的信號被DA變換器7 Ilbl進行DA變換后得到的模擬信號被供給到開關SWb 1，開關SWbl相 應于該模擬信號而導通。另外，在該初始狀態下，來自鎖存電路712a2的數字信號“1”的信號被DA變換器71 la2進行DA變換后得到的模擬信號被供給到開關SWa2，開關SWa2相應于 該模擬信號而導通。另一方面，在該初始狀態下，矩陣開關電路701的其他(除了開關SWbl 和SWa2之外)開關相應于模擬信號而截止，該模擬信號是來自所對應的鎖存電路712al 712an和712bl 712bn的某一個的數字信號“0”的信號被與各該開關相連接的DA變換器 71 Ial 71 Ian和71 Ibl 71 Ibn的任意一個進行DA變換后得到的。
此后，開關SWal SWan和SWbl SWbn相應于模擬信號而適當地在導通和非導 通之間進行切換，該模擬信號是來自所對應的鎖存電路712al 712an和712bl 712bn 的任意一個的“1”或“0”的信號被分別連接到該開關SWal SWan和SWbl SWbn的所對 應的DA變換器71 Ial 71 Ian和71 Ibl 71 Ibn的任意一個進行DA變換后得到的。在該 模擬信號是由數字信號“1”生成的情況下，供給該模擬信號的開關SWal SWan和SWbl Sffbn的任意一個導通。在該模擬信號是由數字信號“0”生成的情況下，供給該模擬信號的 開關SWal SWan和SWbl SWbn的任意一個為非導通。進而，導通和非導通的切換控制 由淘汰算法發生電路713實施。其后，淘汰算法發生電路713確認動作時鐘的計數值是否成為預先指定的值、即 η (步驟S5)。如果動作時鐘的計數值尚未達到預先指定的值(步驟S5的結果為否(NO))，則比 較器703將輸入到另一個輸入端的來自開關SWak的模擬電壓值與輸入到一個輸入端的來 自開關SWbl的模擬電壓值進行比較(步驟S6)。此外，設“開關SWak”中的“k”和“開關SWbl ”中的“ 1，，都是大于等于1且小于η 的任意一個自然數。此外，“開關SWak”是與“k”所示的自然數值相對應而確定的、在前一 步驟S5完成時刻導通的開關SWal SWan的任意一個。另外，開關“SWbl”是與“ 1 ”所示的 自然數值相對應而決定的、在前一步驟S5完成時刻導通的開關SWbl SWbn的任意一個。
如果來自開關SWbl的模擬電壓值大于來自開關SWak的模擬電壓值，則比較器703 的輸出變為“1”。從比較器703輸出的“1”的信號被輸入到極性決定電路714。這里，作為具體實例，在圖14所示的流程圖中示出的是極性決定電路714被預先 設定為利用選擇切換信號從η種各模擬電壓之中選擇出電壓值最大的模擬電壓的極性的 情形。在這種情況下，對于極性決定電路714來說，如果輸入“1”的信號，則向鎖存電路715 輸出“1”，的信號，如果輸入“0”的信號，則向鎖存電路715輸出“0”的信號。亦即，在來自開關SWbl的模擬電壓值大于來自開關SWak的模擬電壓值的情況下， 極性決定電路714將“1”的信號供給到鎖存電路715。鎖存電路715將來自極性決定電路 714的“1”的信號輸出到淘汰算法發生電路713。當從鎖存電路715輸入“1”的信號時，淘汰算法發生電路713保持該“1”的信號 作為一個比較結果(步驟S71)。接著，淘汰算法發生電路713使輸出的模擬電壓值較大的一方即開關SWbl維持導 通(HOLD)，使輸出的模擬電壓值較小的一方即開關Swak非導通。進而，在自然數“k”的值 大于等于自然數“1”的值的情況下，淘汰算法發生電路713使開關SWa(k+Ι)導通，在自然數 “k”的值小于自然數“1”的值的情況下，淘汰算法發生電路713使開關SWa(l+l)導通(步 驟 S81)。在來自開關SWbl的模擬電壓值小于來自開關SWak的模擬電壓值的情況下，比較器703的輸出變為“0”。從比較器703輸出的“0”的信號被輸入到極性決定電路714。在這種情況下，極性決定電路714將“0”的信號供給到鎖存電路715。鎖存電路 715將來自極性決定 電路714的“0”的信號輸出到淘汰算法發生電路713。當從鎖存電路715輸入“0”的信號的情況下，淘汰算法發生電路713保持該“0” 的信號作為另一個比較結果(步驟S72)。接著，淘汰算法發生電路713使輸出的模擬電壓值較大的開關SWak保持導通 (HOLD)，使輸出的模擬電壓值較小的開關SWbl非導通。進而，在自然數“k”的值為大于等 于自然數“1”的值的情況下，淘汰算法發生電路713使開關SWb (k+Ι)導通，在自然數“k” 的值為小于自然數“1”的值的情況下，淘汰算法發生電路713使開關SWb(l+l)導通(步驟 S82)。此外，在來自開關SWbl的模擬電壓值等于來自開關SWak的模擬電壓值的情況下， 可以前進至步驟S71和步驟S81的任意一個。其后，淘汰算法發生電路713再次確認動作時鐘的計數值是否達到了預先指定的 值(步驟S5)。在動作時鐘的計數值尚未達到預先指定的值的期間，執行步驟S6、步驟S71、 S81和步驟S72及S82的任意一個所示的動作。在動作時鐘的計數值已經達到了預先指定的值(步驟S5的結果為“是(YES) ”)的 情況下，淘汰算法發生電路713基于利用之前的步驟S6、步驟S71、S81和步驟S72及S82的 任意一個所示的動作所得到的比較結果，使開關SWal SWan中的任意一個和SWbl SWbn 中的任意一個保持導通(步驟S9)。接著，淘汰算法發生電路713對來自導通的開關SWal SWan中的任意一個(開 關SWa)的模擬電壓值和來自導通的開關SWbl SWbn中的任意一個(開關SWb)的模擬電 壓值進行比較(步驟S10)。在來自開關SWb的模擬電壓值大于來自開關SWa的模擬電壓值的情況下，將來自 開關SWb的模擬電壓值供給到峰值電壓輸出端子708 (步驟S111)。在來自開關SWb的模擬 電壓值小于來自開關SWa的模擬電壓值的情況下，將來自開關SWa的模擬電壓值供給到峰 值電壓輸出端子707 (步驟S112)。此外，在來自開關SWb的模擬電壓值等于來自開關SWa的模擬電壓值的情況下，可 以前進至步驟Slll和步驟Sl 12的任意一個。由此，向峰值電壓輸出端子707或708供給輸出電壓值最大的模擬電壓的來自開 關SWa或SWb的模擬電壓。這里，該開關SWa或SWb的一端分別連接了對應的輸出端子503， 施加到開關SWa和SWb的模擬電壓分別由該對應的輸出端子503供給。即，供給到峰值電 壓輸出端子707或708的模擬電壓可以理解為是從η個輸出端子503分別輸出的η種模擬 電壓之中電壓值最大的模擬電壓。淘汰算法發生電路713向上述集成電路試驗裝置供給上述串行數據(步驟S12)。 該集成電路試驗裝置使用眾所周知的串行數據分析功能或分析程序，對所供給的該串行數 據進行分析，由此，可以從η個輸出端子503之中確定(選擇)向峰值電壓輸出端子707(在 執行步驟Sl 12時)或708 (在執行步驟Sl 11時)供給模擬電壓的輸出端子503 (步驟S13)。進而，在圖13所示的檢查裝置中保存上述串行數據，并且，在步驟S13之后，利用 選擇切換信號將比較結果處理電路704的極性決定電路714設定為從η種各模擬電壓之中選擇電壓值最小的模擬電壓的極性(當輸入“1”的信號時，向鎖存電路715輸出“O”的信號，當輸入“O”的信號時，向鎖存電路715輸出“1”的信號)。接著，從步驟S6前進至步驟 S71或S72的條件、以及從步驟SlO前進至步驟Slll或S112的條件與圖14所示的流程圖 相反，除此之外，執行與圖14所示的流程圖相同的處理。由此，能夠向峰值電壓輸出端子 707或708供給從η個輸出端子503分別輸出的η種模擬電壓之中電壓值最小的模擬電壓， 并且，也能夠向上述半導體集成電路裝置供給上述串行數據。此外，一系列的處理結果是，電壓值最大的模擬電壓和電壓值最小的模擬電壓被 供給到峰值電壓輸出端子707和708中的互不相同的一方。此外，峰值電壓輸出端子707和708上分別連接了 AD變換器902 (參照圖6)，其詳 細情況將在后文敘述。該AD變換器902分別測定相應的峰值電壓輸出端子707和708上 所施加的模擬電壓值，并判斷該模擬電壓值是否處于規定的電壓范圍內，由此，實施半導體 集成電路裝置IC2的檢查(好壞判定)。圖4是表示在對半導體集成電路裝置輸出的所有各模擬電壓直接進行檢查的情 況下半導體集成電路裝置及其檢查裝置的概略結構的框圖。半導體集成電路裝置IC3的結構與半導體集成電路裝置ICl (參照圖8)和IC2 (參 照圖1)相同，這里作為一個實例，假設具有端子“1” “10”共10個輸出端子。當然，半導 體集成電路裝置IC3的輸出端子的個數并不限于10個，只要有2個以上即可，沒有特別限定。端子“1” “10”分別連接了對應的10個AD變換器801的輸入端。各AD變換器 801的輸出端連接到運算器802。對于AD變換器801來說，當從所連接的端子“ 1 ” “ 10”之中的任意一個接收到 模擬電壓輸入時，將該模擬電壓變換為數字信號(數字式數值)輸出，輸出與該模擬電壓的 電壓值相應的數字式數值，所以，發揮電壓計的作用。此外，嚴格說來，圖4所示的AD變換 器801中除了處于前級的眾所周知的AD變換器(AD變換電路)之外，還具有用于存儲該AD 變換器輸出的數字式數值的后級的存儲裝置。運算器802基于來自各AD變換器801的數字式數值，對從端子“ 1 ” “ 10”分別 輸出的10種模擬電壓實施檢查，由此，實施半導體集成電路裝置IC3的檢查(是否合格的 判定)。運算器802的具體結構可以采用眾所周知的常用技術來實現，因此省略其詳細說 明。圖5(a)是表示從半導體集成電路裝置IC3的端子“ 1” “ 10”分別輸出的全部10 種模擬電壓的模擬電壓值(縱軸)相對于輸出端的端子編號(橫軸)的關系的一個實例的 圖表。圖5(b) (d)是表示通過對具有圖5(a)的圖表所示的關系的各模擬電壓全部進 行檢查從而實施半導體集成電路裝置IC3的檢查的流程的圖表。圖5(b) (d)中所示的 圖表也表示出模擬電壓值(縱軸)相對于輸出端的端子編號(橫軸)的關系。半導體集成電路裝置IC3的端子“1” “10”分別輸出的10種模擬電壓(參照圖 5 (a))由各自對應的AD變換器801變換為數字式數值并供給到運算器802。在運算器802中，首先，基于來自各AD變換器801的數字式數值從端子“ 1 ” “ 10 ” 分別輸出的各模擬電壓之中提取來自電壓值最大的端子“9”的模擬電壓和來自電壓值最小的端子“8”的模擬電壓，亦即，實施最小和最大模擬電壓的排序(參照圖5(b)的“8”和 “9，，)。接著，在運算器802中排除掉未提取的端子“1” “7”和“10”輸出的各模擬電壓經AD變換后所得到的各數字式數值(參照圖5(c))。接著，在運算器802中檢查所提取的端子“8”和“9”輸出的各模擬電壓的電壓值 是否處于規定范圍即PaSS_area內，對各模擬電壓實施是否合格的判斷(參照圖5(d))。此外，在圖5(d)所示的圖表中，設PaSS_area是模擬電壓的電壓值的VL(Pass_ area 下限) VH(Pass_area 上限)。來自端子“9”的模擬電壓處于PaSS_area內，因此不認定為異常(即合格)。另一 方面，來自端子“8”的模擬電壓處于PaSS_area之外，因此被認定為異常(即不合格)。根據圖4所示的檢查裝置和圖5 (a) (d)所示的檢查方法，需要與半導體集成電 路裝置IC3的輸出端子個數相同數目的AD變換器801，因此不利于控制成本。另外，根據該 檢查裝置和檢查方法，運算器802中的處理工序多，因而難以實現高速檢查，并且導致運算 器802的大型化和復雜化，以及隨之產生的檢查的高成本化。圖6是表示在僅對從半導體集成電路裝置輸出的各模擬電壓之中電壓值最大的 模擬電壓和電壓值最小的模擬電壓的至少一個進行檢查的情況下半導體集成電路裝置及 其檢查裝置的概略結構的框圖。半導體集成電路裝置IC3的端子“1” “10”分別連接了選擇電路901。選擇電路 901連接了 2個AD變換器902的輸入端。各AD變換器902的輸出端連接到運算器903。作為選擇電路901，優選是使用圖3和圖13所示的選擇電路(具備開關SWal Sffan和SWbl SWbn的矩陣開關電路701、比較器703和比較結果處理電路704)，或者使用 具有與該選擇電路同樣功能的電路。作為選擇電路901的圖3和圖13所示的該選擇電路 中，開關SWal SWan和SWbl SWbn (為方便起見圖中未示出)分別連接到半導體集成電 路裝置IC3的對應端子“1” “10”，峰值電壓輸出端子707和708分別連接到各AD變換器 902的輸入端。AD變換器902的結構與圖4所示的AD變換器801實質上相同，因此省略其詳細說明。運算器903基于來自各AD變換器902的數字式數值，對端子“ 1 ” “ 10”分別輸 出的10種模擬電壓之中由選擇電路901選擇出來的任意2種模擬電壓實施檢查，由此，實 施半導體集成電路裝置IC3的檢查(是否合格的判定)。運算器903的具體結構同樣可以 采用眾所周知的常用技術來實現，因此省略其詳細說明。此外，在使用圖1所示的選擇電路(模擬電壓比較選擇電路501)或具有與該選擇 電路同樣功能的電路作為選擇電路901的情況下，只要使用1個AD變換器902并將峰值電 壓輸出端子502連接到1個AD變換器902上即可(參照圖12)。圖7(a)與圖5(a)相同，也是表示半導體集成電路裝置IC3的端子“1” “10”分 別輸出的全部10種模擬電壓的模擬電壓值(縱軸)相對于輸出端的端子編號(橫軸)的 關系的一個實例的圖表。圖7(b) (e)是表示通過僅對具有圖7(a)的圖表所示的關系的各模擬電壓之中 由選擇電路901選擇的模擬電壓進行檢查從而實施半導體集成電路裝置IC3的檢查的流程的圖表。圖7(b) (e)中所示的圖表也表示出模擬電壓值(縱軸)相對于輸出端的端子 編號(橫軸)的關系。對于從半導體集成電路裝置IC3的端子“1” “10”分別輸出的10種模擬電壓 (參照圖7(a))來說，利用選擇電路901僅選擇(提取)來自電壓值最大的端子“9”的模 擬電壓(參照圖7(b))和來自電壓值最小的端子“8”的模擬電壓(參照圖7(c))的至少一 個。由選擇電路901選擇的來自端子“9”的模擬電壓供給到一個AD變換器902，來自 端子“8”的模擬電壓則供給到另一個AD變換器902，利用AD變換，變換為數字式數值，這些 各數字式數值被供給到運算器903。在運算器903中，基于來自一個AD變換器902的數字式數值，檢查來自端子“ 9 ”的 模擬電壓是否處于PaSS_area內，實施來自端子“9”的模擬電壓實施是否合格的判定(參 照圖7(d))。來自端子“9”的模擬電壓處于PaSS_area內，因此不認定為異常(即合格)。另外，在運算器903中，基于來自另一個AD變換器902的數字式數值，檢查來自端 子“8”的模擬電壓是否處于PaSS_area內，實施來自端子“8”的模擬電壓是否合格的判定 (參照圖7(e))。來自端子“8”的模擬電壓處于PaSS_area之外，因此被認定為異常(即不 合格)。此外，圖1所示的作為選擇電路901的該選擇電路包含峰值電壓輸出端子502這 樣的具有1個峰值的模擬電壓的輸出端子，因此，需要分別在不同的時刻實施圖7(b)和(d) 所示的利用來自電壓值最大的端子的模擬電壓的檢查和圖7(c)和(e)所示的利用來自電 壓值最小的端子的模擬電壓的檢查。另一方面，圖3和圖13所示的作為選擇電路901的該 選擇電路包含峰值電壓輸出端子707和708這2個端子，因此能夠同時實施這些檢查。根據圖6所示的檢查裝置和圖7(a) (e)所示的檢查方法，能夠減少AD變換器 的個數，因而有利于降低成本。另外，根據該檢查裝置和檢查方法，能夠減少運算器903中 的處理工序，因而可以實現檢查的高速化，并且可以抑制運算器903的大型化和復雜化以 及隨之產生的檢查的高成本化。S卩，根據圖6所示的檢查裝置和圖7(a) (e)所示的檢查方法，從10種模擬電壓 之中選擇2種模擬電壓，僅對所選擇的2種模擬電壓進行檢查，因而能夠抑制半導體集成電 路裝置IC3的輸出端子個數的增加引起的作為檢查對象(測定對象)的模擬電壓的種類數 量的增加。因此，能夠抑制用于處理將作為檢查對象的模擬電壓通過AD變換器902進行AD 變換后得到的數字式數值的數字電路、即運算器903的物理體積增大和所需的存儲容量增 大。另外，特別是在圖1所示的檢查裝置中，模擬電壓的選擇是由僅處理模擬電壓的 比較便宜的選擇電路901實施的，因此，既能夠抑制實施運算器903的大型化，又可以實現 大幅度的檢查成本的降低。進而，根據圖6所示的檢查裝置和圖7(a) (e)所示的檢查方法，在對半導體集 成電路裝置IC3進行檢查時，能夠減少模擬電壓的測定對象的數量，因而可以實現檢查的 高速化。由上可知，根據圖6所示的檢查裝置和圖7(a) (e)所示的檢查方法，可以實現 檢查裝置中的數字電路的小型化和檢查的低成本化以及高速化，因此能夠克服導致對多個
16半導體集成電路裝置同時進行檢查的檢查技術難以實現的各種問題，適宜于實現該檢查技術。與本發明相關的選擇電路都對在彼此相同的時刻從各輸出端子一起輸出的模擬 電壓實施各模擬電壓的選擇，從某一特定時刻的各模擬電壓之中選擇例如電壓值最大和/ 或最小的模擬電壓(具有規定的電壓特性的模擬電壓)。這里，在本實施方式中，在作為檢查對象的半導體集成電路裝置是例如液晶顯示 裝置的驅動裝置的情況下，從設置在該驅動裝置中的各輸出端子輸出的模擬電壓與梯度 (諧調)電壓對應。梯度電壓是電壓值隨著時間變化而相應地發生變化的電壓，另一方面， 在同一時刻，從驅動裝置的各輸出端子輸出的理想化的梯度電壓應該具有彼此相同的電壓值。根據利用上述梯度電壓對上述驅動裝置實施檢查的本發明的檢查裝置和檢查方 法，能夠從在任意時刻由各輸出端子一起輸出的模擬電壓中適當地選擇具有規定的電壓特 性的模擬電壓，僅基于所選擇的模擬電壓對驅動裝置實施檢查。作為用于對一起輸出的各 模擬電壓值實施大小比較的結構，如圖1、圖3和圖13所示的各選擇電路那樣，采用眾所周 知的比較器實施電壓比較的簡單結構就足夠了。另外，根據該檢查裝置和檢查方法，即使梯 度電壓值隨著時間的推移而變動、用于輸出具有規定的電壓特性的模擬電壓的輸出端子發 生變更，在發生該變更后的時刻重新實施上述各模擬電壓值的大小比較，由此，能夠重新選 擇出具有規定的電壓特性的模擬電壓。在本實施方式中，選擇電路采用了選擇1種或2種模擬電壓(電壓值最大和/或最 小的模擬電壓)的結構，但是，所選擇的模擬電壓的種類數量并不限于這1種或2種。艮口， 與本發明相關的選擇電路只要采用從η種模擬電壓之中選擇出具有規定的電壓特性的大 于等于1種且小于η種的該模擬電壓的結構即可，所選擇的模擬電壓的種類數量并沒有特 別的限定。另外，本發明的半導體集成電路裝置的檢查裝置和檢查方法優選是具有以下特 征，即，所選擇的上述模擬電壓包含η種上述模擬電壓之中的電壓值最大的模擬電壓和電 壓值最小的模擬電壓的至少一方。根據上述結構，將具有最大值的模擬電壓和具有最小值的模擬電壓的至少一方作 為檢查對象的模擬電壓，由此，能夠簡單地執行以后的檢查。即，只要知道了對具有最大值 的模擬電壓和具有最小值的模擬電壓的至少一方進行檢查后的檢查結果，將對這些各模擬 電壓進行檢查所得的檢查結果看作是半導體集成電路裝置的檢查結果，可以得到與對全部 模擬電壓實施了檢查的情況下大體相同的半導體集成電路裝置的檢查結果。此外，將具有 最大值的模擬電壓或具有最小值的模擬電壓當做檢查對象也可以獲得該效果，但是，將具 有最大值的模擬電壓和具有最小值的模擬電壓當做檢查對象的效果更大。本發明并不限于上述實施方式，可以在技術方案所揭示的范圍內進行各種變更。 艮口，由在技術方案所揭示的范圍內進行了適當變更后的技術方法組合而成的實施方式也包 含在本發明的技術范圍內。工業實用性本發明的半導體集成電路裝置的檢查裝置和檢查方法可以實現檢查的低成本化 和高速化，并且適合于實現同時對多個半導體集成電路裝置進行檢查的檢查技術(半導體集成電路裝置的多個同時測定)，因此，適合用作這樣一種半導體集成電路裝置的檢查裝置 和檢查方法，該半導體集成電路裝置內置有DA變換器，將所輸入的數字信號變換為模擬信 號后進行輸出，并具有輸出端子，對來自該DA變換器的模擬電壓進行輸出。此外，作為該半 導體集成電路裝置的一個實例，可以舉例如液晶顯示裝置的驅動裝置、多個DA變換器、在1 個裝置或電路模塊中具有多個電壓輸出放大器的其他半導體集成電路裝置。附圖標記說明501……模擬電壓比較選擇電路(半導體集成電路裝置的檢查裝置、選擇電路)503......輸出端子701……矩陣開關電路(半導體集成電路裝置的檢查裝置、選擇電路)
Sffal Sffan 禾口 SWbl Sffbn......開關(半導體集成電路裝置的檢查裝置、選擇電路)703……比較器(半導體集成電路裝置的檢查裝置、選擇電路)704……比較結果處理電路(半導體集成電路裝置的檢查裝置、選擇電路)901……選擇電路(半導體集成電路裝置的檢查裝置)IC2……半導體集成電路裝置
IC3……半導體集成電路裝置
權利要求
一種半導體集成電路裝置的檢查方法，其特征在于，n是大于等于2的自然數，從設置在半導體集成電路裝置中的n個輸出端子分別輸出的n種模擬電壓之中選擇大于等于1種且小于n種的該模擬電壓，僅對所選擇的該模擬電壓進行檢查，由此，實施該半導體集成電路裝置的檢查。
2.如權利要求1所述的半導體集成電路裝置的檢查方法，其特征在于，所選擇的上述模擬電壓包含n種上述模擬電壓之中的電壓值最大的模擬電壓和電壓 值最小的模擬電壓的至少一者。
3.一種半導體集成電路裝置的檢查裝置，其特征在于， n是大于等于2的自然數，該檢查裝置具有選擇電路，用于從設置在半導體集成電路裝置中的n個輸出端子分別 輸出的n種模擬電壓之中選擇大于等于1種且小于n種的該模擬電壓并進行輸出。
4.如權利要求3所述的半導體集成電路裝置的檢查裝置，其特征在于，上述選擇電路所選擇的模擬電壓包含n種上述模擬電壓之中的電壓值最大的模擬電 壓和電壓值最小的模擬電壓的至少一者。
全文摘要
本發明涉及半導體集成電路裝置的檢查裝置和檢查方法。使用n-1個模擬電壓比較選擇電路(501)，從半導體集成電路裝置(IC2)中所設置的n個輸出端子(503)分別輸出的n種模擬電壓之中選擇包含電壓值最大的模擬電壓或電壓值最小的模擬電壓在內的大于等于1種且小于n種的該模擬電壓，僅對所選擇的模擬電壓進行檢查，由此，實施半導體集成電路裝置(IC2)的檢查。由此，能夠實現檢查的低成本化和高速化，因此，能夠實現適合于實現同時檢查多個半導體集成電路裝置的檢查技術的半導體集成電路裝置的檢查裝置和檢查方法。
文檔編號G01R31/28GK101871991SQ20101016699
公開日2010年10月27日 申請日期2010年4月23日 優先權日2009年4月24日
發明者坂口英明 申請人:夏普株式會社