專利名稱：：一種具有增益校正功能的數字存儲示波器的制作方法
技術領域：
：本發明涉及數字存儲示波器
技術領域：
，具體來講，涉及一種具有增益校正功能的數字存儲示波器。
背景技術：
：數字存儲示波器中，由于模數轉換器(ADC)的輸入范圍都比較小，通常在1V卯左右，不可能滿足示波器小到幾毫伏、大到幾十上百伏的輸入范圍，所以必須設計信號調理通道對模擬信號進行不失真的調理，如對小信號進行放大、對大信號進行衰減。隨著使用環境，如溫度的變化，增益放大器、信號衰減網絡以及其他元器件的老化，會使數字存儲示波器出現增益偏差，導致較大的測量誤差，這就需要對數字存儲示波器的增益進行校正。增益的校正通常是通過調節增益放大器的增益，使測量得到的幅度值與輸入的標準模擬信號的參考值一致的方式來實現的。增益放大器的調節一般有兩種方案(1)、壓控增益放大器處理器產生增益控制字，然后數模轉換器(DAC)根據該增益控制字產生增益控制電壓給壓控增益放大器，進而調節輸入模擬信號的幅度，使得處理器讀出的經過ADC量化的數值恢復到有效數值范圍之內。雖然壓控增益放大器可以通過DAC產生的模擬電壓，實現對模擬信號的幅度的連續調節，但通常該類壓控增益放大器的有效帶寬通常只能達到100M左右，對于更高帶寬要求的數字存儲示波器，則無法滿足要求。(2)、數控可變增益放大器通過處理器產生增益控制字，進而調節輸入模擬信號的增益。數控可變增益放大器雖然可以工作在較高的帶寬范圍內，但是由于增益控制字的長度有限，增益調節的步長往往比較大，通常0.5dB2dB，不能實現連續調節，增益控制精度低，所以增益控制的效果往往不太理想。
發明內容本發明的目的在于克服現有技術數字存儲示波器增益校正過程中增益精度低的不足，提供一種增益控制精度高的數字存儲示波器，從而有效地實現了數字存儲示波器的校正。為實現上述目的，本發明的具有增益校正功能的數字存儲示波器，包括信號調理通道、并行比較型ADC、數據存儲器以及處理器，其特征在于，還包括一DAC，DAC的輸入接到處理器，輸出連接到并行比較型ADC參考電壓輸入端，用于接收處理器輸出的增益控制字，并轉換成電壓輸出到并行比較型ADC作為模數轉換的參考電壓；在校正時，某一垂直檔位對應的輸入標準參考模擬信號到信號調理通道，標準參考模擬信號在信號調理通道進行調理后輸出到并行比較型ADC中進行模數轉換，轉換后的3采集數據輸出到數據存儲器中；處理器讀取數據存儲器中的采集數據，計算出實際量化幅度值，并與理論量化幅度值進行比較；如果兩者之差超過了規定的范圍，則改變增益控制字，從而改變并行比較型ADC模數轉換的參考電壓，調節并行比較型ADC采樣數據的量化值，直至使根據采集數據計算出的實際量化幅度值與理論量化幅度值之差不超過規定的范圍，處理器更新增益控制字存儲器中增益控制字，退出校正或進行下一個垂直檔位的校正；如果兩者之差未超過了規定的范圍，則直接退出校正或進行下一個垂直檔位的校正；在正常使用時，處理器讀取增益控制字存儲器中的增益控制字，并發送給所述的DAC，轉換成電壓輸出給并行比較型ADC作為模數轉換的參考電壓，并行比較型ADC根據輸入的模數轉換的參考電壓進行模數轉換，轉換輸出的采集數據送入數據存儲器中存儲，然后由處理器讀取出來進行處理并顯示。本發明的發明目的是這樣實現的本發明根據并行比較型ADC本身的原理，提出了一種新的增益控制方案，能夠對增益進行連續的調節，從而提高了增益控制精度，有效地實現了數字存儲示波器的校正。ADC是數字存儲示波器的核心器件之一，ADC按照轉換信號的關系分類，可以分為直接轉換型和間接轉換型。而按照轉換電路結構和工作原理分類，又可以分為并行比較型，分級型，逐次逼近型，跟蹤計數型，積分型，壓頻轉換型和E-A型。其中并行比較型ADC轉換速率最快，采樣速率能達到1GSPS以上，能夠滿足數字存儲示波器高速信號采集的要求，所以數字存儲示波器高速ADC的內部結構大多采用并行比較型ADC。并行比較型ADC屬于直接轉換型，采用2n_l個電壓比較器，僅作一次比較而實行轉換，又稱FLash(快速)型。在這種ADC中，n位的轉換需要2n個精密分壓電阻，2n-l個電壓比較器，2n-l個鎖存器和一個編碼器。如圖1所示，參考電壓Vref經過2n個精密分壓電阻，即阻值分別為3R、2R、2R........2R、2R、1R電阻串聯分壓得到電壓V。"V。2.......V。2n—2、V。2n—n然后分別加到電壓比較器101的參考端，模擬信號電壓Vin同時加到這些電壓比較強的輸入端，輸入端電壓高于參考端電壓則電壓比較器101輸出為l，否則為O。電壓比較器101的輸出狀態C。pC。2.......C。2n—2n、C。2n—工由鎖存器102存儲，CP為鎖存器102的使能端。編碼器103對鎖存器102的輸出值Q。pQ。2.......Q。2、Q。2編碼后，輸出轉換數字量D。、Di......Dn—pD。。因為ADC中的電壓比較器是并行工作的，所以稱之為并行比較型ADC。傳統數字存儲示波器增益校正方式是通過對信號調理通道中增益放大器的增益進行調節實現的。由于分辨率不足等因素的影響，通常會導致信號調理通道輸出的調理后的模擬信號與理論值相比出現偏差。在并行比較型ADC參考電壓Vref為固定值，通常為IV的情況下，并行比較型ADC實際量化值不能準確反映原始輸入模擬信號。因此，處理器讀取采樣數據后，假如通過軟件來消除量化偏差，則有N'*Padj=NPadj=N/N'其中，N為并行比較型ADC理論量化值，N'為并行比較型ADC實際量化值，Padj為校正系數。在高速采集狀態下，此方法需處理大量的采樣數據，必然會加重處理器的負擔，實時性不高，降低了系統的效率，所以實現效果不佳。而通過前面分析并行比較型ADC原理可知，并行比較型ADC外部參考電壓是4可以在一定范圍內進行調節的，調節范圍一般可以達到O.75V1.5V，調節范圍超過±2dB(-2.4dB3.5dB)。所以在信號調理通道分辨率往往為2dB的情況下，本發明通過調節控制并行比較型ADC參考電壓Vref，對輸入模擬信號量化數值實現連續調節，實現數字存儲示波器增益的校正，不僅消除了信號調理通道分辨率不足等因素帶來的并行比較型ADC量化值的偏差，而且實現增益的連續調節，增益控制精度以及系統的實時性得到了大大提高。圖1是并行比較型ADC的原理圖；圖2是本發明具有增益校正功能的數字存儲示波器一種具體實施方式原理框圖。具體實施例方式下面結合附圖對本發明的具體實施方式進行描述，以便更好地理解本發明。需要特別提醒注意的是，在以下的描述中，當采用已知功能和設計的詳細描述也許會淡化本發明的主要內容時，這些描述在這JL將被忽略。實施例圖2是本發明具有增益校正功能的數字存儲示波器一種具體實施方式原理框圖。如圖2所示，在本實施例中，本發明具有增益校正功能的數字存儲示波器，包括信號調理通道2、并行比較型ADC1、數據存儲器3、處理器4、DAC5、緩沖器6以及LCD顯示屏7。在本實施例中，數據存儲器3采用一片FPGA來實現，處理器4為DSP。在本實施例中，DAC5為12bit的高精度的高精度數模轉換器，DAC5的輸入接到處理器4，輸出連接到并行比較型ADC1參考電壓輸入端V^，用于接收處理器4輸出的12bit增益控制字，并轉換成電壓輸出到并行比較型ADC作為模數轉換的參考電壓V^。在本實施例中，DAC5的輸出電壓經過緩沖器6輸出到并行比較型ADC1參考電壓輸入端V^。此外，并行比較型ADC1參考電壓輸入端VMf還并聯到地的兩個0.Olu和lOOOp的高低頻濾波電容。在校正時，某一垂直檔位對應的輸入標準參考模擬信號到信號調理通道2，標準參考模擬信號在信號調理通道2進行調理后輸出到并行比較型ADC1的輸入端Vin，在并行比較型ADC1中進行模數轉換，轉換后的8bit采集數據輸出到數據存儲器3，即FPGA中；處理器4讀取數據存儲器3，即FPGA中的8bit采集數據，計算出實際量化幅度值，并與理論量化幅度值進行比較；如果兩者之差超過了規定的范圍，則改變12bit的增益控制字，從而改變并行比較型ADC1模數轉換的參考電壓VMf，調節并行比較型ADC1采樣數據的量化值，直至使根據8bit采集數據計算出的實際量化幅度值與理論量化幅度值之差不超過規定的范圍，處理器4更新增益控制字存儲器中增益控制字，退出校正或進行下一個垂直檔位的校正；如果兩者之差未超過了規定的范圍，則直接退出校正或進行下一個垂直檔位的校正；在正常使用時，處理器4讀取增益控制字存儲器中的12比特的增益控制字，并發送給所述的DAC5，轉換成電壓輸出給并行比較型ADCl作為模數轉換的參考電壓Vref，并行比較型ADC1根據輸入的模數轉換的參考電壓Vref進行模數轉換，轉換輸出的8bit采集數據送入數據存儲器3，即FPGA中存儲，然后由處理器4讀取出來進行處理，并通過LCD5顯示屏7顯示出來。從圖2中，可以看出，本發明中，數字存儲示波器的增益控制主要由兩級組成。第一級信號調理通道2對輸入模擬信號進行粗調，并將粗調后的信號輸入至調節并行比較型ADC1;第二級，處理器4，即DSP通過控制DAC5輸出電壓，來改變并行比較型ADCl的參考電壓值，進而對并行比較型ADC1輸出量化值進行細調，完成增益的校正。實例以數字存儲示波器20mv/div檔為例，假設標準參考模擬信號為60mVpp，即應當為3格，在沒有通道誤差的情況下，信號調理通道2輸出的信號理論幅度值為300mV卯，并行比較型ADC1理論量化幅度值為75，由于數字存儲示波器一般為每格25個像素，所以3格量化值為75。數字存儲示波器兩種增益調節方式對比結果如表1所示<table>tableseeoriginaldocumentpage6</column></row><table>表1由表1可以得出，采用本發明的兩級增益控制方式，消除了通道分辨率不足所引起的并行比較型ADC實際量化值與理論量化值的偏差，顯著提高了增益控制精度，避免了后級進行大量數據處理的工作，提升了數字存儲示波器實時響應能力。盡管上面對本發明說明性的具體實施方式進行了描述，以便于本技術領的技術人員理解本發明，但應該清楚，本發明不限于具體實施方式的范圍，對本
技術領域：
的普通技術人員來講，只要各種變化在所附的權利要求限定和確定的本發明的精神和范圍內，這些變化是顯而易見的，一切利用本發明構思的發明創造均在保護之列。權利要求一種具有增益校正功能的數字存儲示波器，包括信號調理通道、并行比較型ADC、數據存儲器以及處理器，其特征在于，還包括一DAC，DAC的輸入接到處理器，輸出連接到并行比較型ADC參考電壓輸入端，用于接收處理器輸出的增益控制字，并轉換成電壓輸出到并行比較型ADC作為模數轉換的參考電壓；在校正時，某一垂直檔位對應的輸入標準參考模擬信號到信號調理通道，標準參考模擬信號在信號調理通道進行調理后輸出到并行比較型ADC中進行模數轉換，轉換后的采集數據輸出到數據存儲器中；處理器讀取數據存儲器中的采集數據，計算出實際幅度量化值，并與理論幅度量化值進行比較；如果兩者之差超過了規定的范圍，則改變增益控制字，從而改變并行比較型ADC模數轉換的參考電壓，調節并行比較型ADC采樣數據的量化值，直至使根據采集數據計算出的實際幅度量化值與理論幅度量化值之差不超過規定的范圍，處理器更新增益控制字存儲器中增益控制字，退出校正或進行下一個垂直檔位的校正；如果兩者之差未超過了規定的范圍，則直接退出校正或進行下一個垂直檔位的校正；在正常使用時，處理器讀取增益控制字存儲器中的增益控制字，并發送給所述的DAC，轉換成電壓輸出并行比較型ADC作為模數轉換的參考電壓，并行比較型ADC根據輸入的模數轉換的參考電壓進行模數轉換，轉換輸出的采集數據送入數據存儲器中存儲，然后由處理器讀取出來進行處理并顯示。2.根據權利要求1所述的具有增益校正功能的數字存儲示波器，其特征在于，所述的DAC為12bit的高精度數模轉換器。全文摘要本發明公開了一種具有增益校正功能的數字存儲示波器，其特征在于還包括一DAC，DAC接收處理器輸出的增益控制字，并轉換成電壓輸出到并行比較型ADC作為模數轉換的參考電壓。在校正時，改變增益控制字、從而改變并行比較型ADC模數轉換的參考電壓，調節采樣數據的量化值，直至實際幅度量化值與理論幅度量化值之差不超過規定的范圍，更新增益控制字；在正常使用時，增益控制字，并發送給所述的DAC，轉換成電壓作為模數轉換的參考電壓，模數轉換輸出的采集數據送入數據存儲器中存儲，然后由處理器讀取出來進行處理并顯示。本發明提出了一種調節模數轉換的參考電壓進行增益控制的方案，能夠對增益進行連續的調節，從而提高了增益控制精度，有效地實現了數字存儲示波器的校正。文檔編號G01R13/02GK101706520SQ20091021620公開日2010年5月12日申請日期2009年11月13日優先權日2009年11月13日發明者葉芃,向川云,宋建嘉,曾浩,蔣俊申請人:電子科技大學