數字示波器和數據存取方法

專利名稱：數字示波器和數據存取方法
技術領域：
本發明涉及到一種數字示波器和數據存取方法，特別涉及到一種數據讀寫安全性較高的數字示波器。
背景技術：
很多的數字化產品中都包含具有數據處理功能的芯片，如數字信號處理器(DSP)。 由于目前DSP內部存儲空間的限制，DSP多采用外接存儲器來存放自身加載程序或者需要 掉電保存的數據。用于此種應用的存儲器有EPROM、EEPROM、Flash等。請參照圖1，圖1是一種現有技術的數字示波器的模塊示意圖。該數字示波器1包 括一個用于對測量數據進行處理的處理器11和一個與處理器11通信的存儲器12。存儲器 12保存有處理器11運行的程序，處理器11可以對存儲器12進行讀、寫、擦除等操作。處理器11具有一組地址引腳111、一組數據引腳112和多個控制引腳110。多個 控制引腳Iio包括一個第一通用輸入輸出(GPIO)引腳113、一個讀使能(RE)引腳114、一 個寫使能(WE)引腳115和一個第二通用輸入輸出引腳116。存儲器12具有一個地址引腳 121、一組數據引腳122和多個受控引腳120。多個受控引腳120包括一個片選(CE)引腳 123、一個輸出使能(OE)引腳124、一個寫使能(WE)引腳125和一個寫保護(WP)引腳126。地址引腳111與地址引腳121對應相連，數據引腳112與數據引腳122對應連接， 第一通用輸入輸出引腳113與片選引腳123連接，讀使能引腳114與輸出使能引腳124連 接，寫使能引腳115與寫使能引腳125連接，第二通用輸入輸出引腳116與寫保護引腳126 連接。存儲器12的寫保護引腳126具有一個有效狀態(低電平)和一個無效狀態(高 電平)。當寫保護引腳126處于有效狀態時，存儲器12將禁止處理器11修改其上的數據， 即禁止對存儲器12進行寫操作和擦除操作。存儲器12的片選引腳123具有一個有效狀態和一個無效狀態。當需要對該存儲 器12進行操作時，需要將片選引腳123置于有效狀態，來選定該存儲器12。存儲器12的寫使能引腳125具有一個有效狀態和一個無效狀態。當將存儲器12 的寫使能引腳125置于有效狀態時，則表示可以對指定地址的儲存單元進行寫操作和擦除 操作。存儲器12的輸出使能引腳124具有一個有效狀態和一個無效狀態。當將存儲器 12的輸出使能引腳124置于有效狀態時，則表示可以對指定地址的儲存單元進行讀操作。處理器11在需要對存儲器12進行讀操作時，通過第一通用輸入輸出引腳113將 片選引腳123置于有效從而選定存儲器12 ；通過讀使能引腳114將輸出使能引腳124置于 有效從而開打存儲器12的讀操作的權限；通過地址引腳111將需要讀取的存儲單元的地址 發送給存儲器12 ；通過數據引腳112將所需讀取的數據讀回。處理器11在需要對存儲器12進行寫操作時，通過第一通用輸入輸出引腳113將 片選引腳123置于有效從而選定存儲器12 ；通過寫使能引腳115將寫使能引腳125置于有效從而開打存儲器12的寫操作的權限；通過地址引腳111將需要寫入的存儲單元的地址發 送給存儲器12 ；通過數據引腳112將所需寫入的數據寫入到對應的存儲單元上。但是，由于存儲器12的寫使能引腳125直接和處理器11的寫使能引腳115連接，因此處理器11僅僅靠寫使能引腳115而不需要外加任何控制或驗證即可以控制了存儲器 12寫操作的權限，造成存儲器12上的數據因誤操作而被修改或丟失的可能較高，即存儲器 12上數據的安全性較差。

發明內容
為了解決傳統數字示波器數據安全性較差的問題，有必要提供一種數據安全性較 高的數字示波器。一種數字示波器，包括一個處理器和一個與所述的處理器相連接的存儲器，所述 的數字示波器還包括一個與所述的處理器和所述的存儲器相連接的仲裁電路，所述的仲裁 電路內預設有一個操作預設條件，所述的處理器在需要對所述的存儲器進行操作時會發送 一個操作校驗碼到所述的仲裁電路，所述的仲裁電路在所述的操作校驗碼滿足所述的操作 預設條件時使所述的存儲器對所述的處理器開放操作權限。本發明數字示波器當中，所述的存儲器可以是FLASH、EPR0M或EEPROM等具有數據 存儲能力的電子元件。本發明數字示波器當中，所述的仲裁電路可以是復雜可編程邏輯器件(CPLD)、可 編程邏輯陣列(PLA)、現場可編程邏輯陣列(FPLA)、通用陣列邏輯(GAL)或現場可編程門陣 列(FPGA)。本發明數字示波器當中，所述的開放操作權限是指允許處理器對存儲器進行操 作。在本發明數字示波器的一個較佳實施方式當中，該仲裁電路內預設有一個操作預 設碼，所述的操作預設條件為所述的操作校驗碼與所述的操作預設碼相同。本發明的數字示波器由于利用所述的仲裁電路對所述的處理器所請求的操作進 行驗證，驗證通過才開放所述存儲器的操作權限，使得所述的處理器不能直接獲得所述的 存儲器的操作權限，進而使得所述的存儲器上數據的安全性較高。本發明同時還提供另一種數據安全性較高的數字示波器。一種數字示波器，包括一個存儲器，包括一個受控引腳；一個處理器，包括一個控 制引腳；所述的數字示波器還包括一個仲裁電路，所述的處理器的控制引腳通過所述的仲 裁電路連接到所述的存儲器的受控引腳，所述的仲裁電路用于在所述的處理器的控制引腳 為有效的時候，選擇性的將所述的存儲器的受控引腳置為有效或無效。本發明的數字示波器由于利用所述的處理器的控制引腳通過仲裁電路間接連接 到所述的存儲器的受控引腳，所述的仲裁電路用于在所述的處理器的控制引腳為有效的時 候，選擇性的將所述的存儲器的受控引腳置為有效或無效，使得所述的存儲器上數據的安 全性較高。本發明同時還提供所述的數字示波器所采用的數據存取方法。一種本發明數字示波器所采用的數據存取方法，其包括如下步驟處理器向仲裁電路發送操作請求；
處理器向仲裁電路發送操作校驗碼；判斷操作校驗碼是否符合操作預設條件，如果符合條件，則開放存儲器的操作權限并通知處理器可以進行操作，繼續執行后續的步驟，如果不符合條件，則通知處理器不可 以進行操作，并不再執行后續的步驟；處理器對存儲器進行操作。本發明的數據存取方法由于利用所述的仲裁電路對所述的處理器所請求的操作 進行驗證，驗證通過才開放所述存儲器的操作權限，使得所述的處理器不能直接獲得所述 的存儲器的操作權限，進而使得采用本方法的存儲器上數據的安全性較高。


圖1是一種現有技術的數字示波器的模塊示意圖。圖2是本發明數字示波器一較佳實施方式的模塊示意圖。圖3是圖2所示數字示波器執行寫操作的步驟流程圖。圖4是本發明數字示波器另一變形實施方式的模塊示意圖。圖5是本發明數字示波器再一變形實施方式的模塊示意圖。
具體實施例方式請參照圖2，圖2是本發明數字示波器一較佳實施方式的模塊示意圖。該數字示波 器2包括一個用于對測量數據進行處理的處理器21、一個存儲器22、一個仲裁電路23、一組 數據總線24和一組地址總線25。該處理器21為DSP，該存儲器22為Flash，該仲裁電路 23為復雜可編程邏輯器件。作為另外的實施例，該處理器21可以是CPU或MCU等具有程序執行能力的芯片。 該存儲器22可以是EPROM或EEPROM等具有數據存儲能力的電子元件。該仲裁電路23可 以是可編程邏輯陣列、現場可編程邏輯陣列、通用陣列邏輯或現場可編程門陣列。該處理器21包括一組數據引腳211、一組地址引腳212和多個控制引腳210。該 多個控制引腳210包括一個第一通用輸入輸出引腳213、一個第二通用輸入輸出引腳214、 一個寫使能引腳215和一個讀使能引腳216。該存儲器22包括一組數據引腳221、一組地址引腳222和多個受控引腳220。該 多個受控引腳220包括一個寫使能引腳223、一個寫保護引腳224、一個片選引腳225和一 個輸出使能引腳226。所述的仲裁電路23包括多個輸入輸出引腳230。該處理器21的地址引腳212、該存儲器22的地址引腳222和該仲裁電路23的多 個輸入輸出引腳230中的第一部分233都連接到該地址總線25上。該處理器21的數據引 腳211、該存儲器22的數據引腳221和該仲裁電路23的多個輸入輸出引腳230中的第二 部分234都連接到該數據總線24上。該第一通用輸入輸出引腳213、第二通用輸入輸出引 腳214、寫使能引腳215和讀使能引腳216都一一對應地連接到仲裁電路23的多個輸入輸 出引腳230的第三部分235上。該存儲器22的寫使能引腳223、寫保護引腳224、片選引腳 225和輸出使能引腳226都一一對應地連接到仲裁電路23的多個輸入輸出引腳230的第四 部分236上。上述連接方式使得處理器21不直接連接存儲器22的受控引腳220，而是將處理器21的控制引腳210和存儲器22的受控引腳220都連接至仲裁電路23，由仲裁電路23 統一判斷是否給予處理器21對存儲器22進行各種操作的權限。該處理器21的寫使能引腳215在該處理器21執行寫操作時為有效狀態，否則處 于無效狀態。讀使能引腳216在該處理器21執行讀操作時為有效狀態，否則處于無效狀態。 第一通用輸入輸出引腳213被設定成用于發送片選信號來選定存儲器22。第二通用輸入輸 出引腳214被設定成用于發送寫保護信號控制存儲器22是否寫保護。存儲器22的寫保護引腳224具有一個有效狀態(低電平)和一個無效狀態(高 電平)。當寫保護引腳224處于有效狀態時，將對存儲器22進行寫保護，否則將不寫保護。 其中，寫保護是指存儲器22將禁止處理器21或其他元件修改其上的數據，即禁 止對存儲器 22進行寫操作或擦除操作。存儲器22的片選引腳225具有一個有效狀態和一個無效狀態。當需要選定該存 儲器22來進行操作時，需要將片選引腳225置于有效狀態，來選定該存儲器22。存儲器22的寫使能引腳223具有一個有效狀態和一個無效狀態。當將存儲器22 的寫使能引腳223置于有效狀態時，則表示可以對指定地址的儲存單元進行寫操作或擦除 操作。存儲器22的輸出使能引腳226具有一個有效狀態和一個無效狀態。當將存儲器 12的輸出使能引腳124置于有效狀態時，則表示可以對指定地址的儲存單元進行讀操作。仲裁電路23具有內部R0M(或外部ROM)和RAM，可以通過編程的方式在其內部預 設有多個操作預設條件和多個關閉操作預設條件并將其運行。而上述對仲裁電路23的編 程可以在PC上將程序編寫完成后通過下載線或編輯器固化到仲裁電路23的內部R0M(或 外部ROM)中，每次上電即可以自動加載運行。該多個操作預設條件包括一個寫操作預設條件和一個讀操作預設條件。該多個關 閉操作預設條件包括一個關閉寫操作預設條件和一個關閉讀操作預設條件。處理器21在 需要對存儲器22進行對應操作(如寫操作或讀操作)時需要發送一個操作校驗碼到仲裁 電路23。如果操作校驗碼滿足對應的操作預設條件，則仲裁電路23對處理器21開放對應 的操作權限。其中，所謂的“開放對應的操作權限”是指允許處理器21對存儲器22進行對 應的操作。類似的，處理器21在需要對存儲器22關閉對應操作(如關閉寫操作或關閉讀 操作)時需要發送一個關閉操作校驗碼到仲裁電路23。如果關閉操作校驗碼滿足對應的關 閉操作預設條件，則仲裁電路23對處理器21關閉對應的操作權限，如果不滿足則保持權限 的開放。其中，所謂的“關閉對應的操作權限”即不允許處理器21對存儲器22進行對應的 操作。請一并參照圖2和圖3，圖3是圖2所示數字示波器執行寫操作的步驟流程圖。下 面以數字示波器2進行寫操作為例，說明數字示波器2所采用的數據存取方法所包括的各 個步驟步驟1、處理器21向仲裁電路23發送寫操作請求；處理器21的寫使能引腳215變為有效，使得仲裁電路23確定處理器21請求執行 的是寫操作，進而調用對應的寫操作預設條件。步驟2、處理器向仲裁電路23發送寫操作校驗碼；處理器21通過地址引腳212通過地址總線25和數據總線24向仲裁電路23發送寫操作校驗碼。具體為通過地址總線25選定仲裁電路23的RAM的特定的存儲單元，再通 過數據總線24向該特定的存儲單元寫入該寫操作校驗碼。步驟3、判斷操作校驗碼是否符合操作預設條件，如果符合條件，則開放存儲器22 的寫操作權限并通知處理器21可以進行寫操作，繼續執行后續的步驟；如果不符合條件， 則通知處理器21不可以進行寫操作，保持存儲器22的寫操作權限的關閉并不再執行后續 的步驟；該仲裁電路23內部預設有一個寫操作預設碼，該寫操作預設條件為該寫操作校 驗碼是否等于 該寫操作預設碼。即，如果該寫操作校驗碼等于該寫操作預設碼，則該仲裁電 路23通過對應的輸入輸出引腳230輸出低電平使得該存儲器22的寫使能引腳223處于有 效狀態。同時，該仲裁電路23通過地址總線25發送一個允許操作信號反饋到處理器21以 通知處理器21可以進行寫操作。如果該寫操作校驗碼不等于該寫操作預設碼，則該仲裁電 路23通過地址總線25發送一個不允許操作信號反饋到處理器21以通知處理器21不可以 進行寫操作，并繼續保持存儲器22的寫使能引腳223為高電平以處于無效狀態。這樣，即 便處理器21仍舊繼續試圖對該存儲器22進行寫操作，也會因為該仲裁電路23將存儲器22 的寫使能引腳223置于無效狀態而使寫操作不能成功。例如，該寫操作校驗碼例如是二進 制數1010，該寫操作預設碼是1000，由于1010不等于1000，因此不能開放寫操作權限。步驟4、處理器21對存儲器22進行寫操作；上述步驟4又包括以下具體的步驟4. 1 4. 3 步驟4. 1、處理器21發送擦除命令以及需要擦除的存儲單元的地址；對于本實施方式所舉例的存儲器22，存儲器22內部具有專用的固定地址的多個 存儲單元用于存放操作指令，這些固定地址的多個存儲單元被稱為控制寄存器。因此在本 實施方式中，所謂的“處理器21發送擦除命令”是向存儲器22的控制寄存器寫入擦除操作 的控制碼。例如，處理器21對存儲器22的第二個扇區進行擦除，第二個扇區起始地址假定 為0x10000，那么擦除操作過程為a.通過數據總線24向0x10555地址寫入OxAAb.通過數據總線24向0xl02AA地址寫入0x55c.通過數據總線24向0x10555地址寫入0x80d.通過數據總線24向0x10555地址寫入OxAAe.通過數據總線24向0xl02AA地址寫入0x55f.通過數據總線24向0x10000地址寫入0x30當然，上述僅僅是對一種存儲器的擦除操作所做的一個舉例說明，對于不同類型 的存儲器，操作方式和控制碼均有所不同，但是這是本領域技術人員所公知的常識性技術。而需要擦除的存儲單元的地址是通過地址總線25發送的。步驟4. 2、處理器21發送寫入命令、需要寫入的存儲單元的地址以及需要寫入的 數據；此過程仍然是處理器21對存儲器22的控制寄存器寫入寫控制碼，方法與擦除過 程(步驟4. 1)相同，只不過地址和命令有所不同，這里不作贅述。步驟4. 3、寫入數據；步驟4. 4、檢查數據正確性；
在本實施方式當中，對數據正確性的檢查是將寫操作所寫入存儲器22的數據讀 回與處理器21發送的數據相比較。如果寫入正確，則繼續執行下一個步驟，如果寫入錯誤， 則繼續判斷是否是第一次寫入錯誤如果是第一次寫入錯誤，則重新回到并執行步驟4. 1 ； 如果不是第一次寫入錯誤，則向處理器21發送錯誤信息，并執行下一個步驟。步驟5、處理器21向仲裁電路23發送關閉寫操作校驗碼，判斷關閉寫操作校驗碼 是否符合關閉寫操作預設條件，如果符合條件，則關閉存儲器22的寫操作權限；如果不符 合條件，則維持現有狀態不改變；為了防止在操作過程中錯誤的中斷操作進而使數據遭到破壞，所以在關閉操作時 也可以設置一個步驟5來對關閉操作進行一個驗證。步驟5的操作過程和步驟2 3類 似。此處，關閉操作預設條件可以和操作預設條件預設成一樣的條件，也可以預設成不一樣 的條件。本發明的數字示波器2由于處理器21的控制引腳210不直接連接到存儲器22的 受控引腳220上，而是通過該仲裁電路23控制，因此可以利用仲裁電路23對處理器21請 求的操作進行驗證，使得存儲器22上數據的安全性較高。本發明并不限于上述實施方式所述，還具有諸多變形實施方式，例如一、如圖4，可以利用控制引腳510發送操作校驗碼(即操作校驗碼)，這樣則無需 將地址總線55和數據總線54連接到仲裁電路53。二、本發明的數字示波器2的處理器21和存儲器22均不限于一個。例如該數字 示波器還包括另一個處理器，該另一個處理器在需要對所述的存儲器進行操作時發送另一 個操作校驗碼到該仲裁電路，該仲裁電路在該另一個操作校驗碼滿足該操作預設條件時使 該存儲器對該另一個處理器開放操作權限。這樣，可以通過對不同的處理器或存儲器設置 不同的操作校驗碼或操作預設條件來進行分級控制。三、如圖5，可以將該控制引腳610和受控引腳620的一部分連接到仲裁電路63 上，使仲裁電路63對一部分操作進行驗證。如，僅將寫使能引腳615和寫使能引腳623連 接到仲裁電路63，使得僅對寫操作進行驗證。四、操作預設條件和關閉操作預設條件還可以具有多種形式，例如操作預設條件 還可以是當操作校驗碼大于一個預設碼時，開放操作權限。五、本發明的數字示波器2可以通過設置多個操作預設條件對存儲器22不同的數 據段(如扇區)進行控制。六、本發明的數字示波器2的仲裁電路23還可以用于實現地址譯碼，系統時鐘控 制，上電時序控制等功能。以上所述，僅為本發明的具體實施方式
，但本發明的保護范圍并不局限于此，任何 熟悉本技術領域的技術人員在本發明揭露的技術范圍內，可輕易想到變化或替換，都應涵 蓋在本發明的保護范圍之內。因此，本發明的保護范圍都應該以權利要求的保護范圍為準。
權利要求
一種數字示波器，包括一個處理器和一個與所述的處理器相連接的存儲器，其特征在于所述的數字示波器還包括一個與所述的處理器和所述的存儲器相連接的仲裁電路，所述的仲裁電路內預設有一個操作預設條件，所述的處理器在需要對所述的存儲器進行操作時，會發送一個操作校驗碼到所述的仲裁電路，所述的仲裁電路在所述的操作校驗碼滿足所述的操作預設條件時，使所述的存儲器對所述的處理器開放操作權限。
2.根據權利要求1所述的數字示波器，其特征在于該仲裁電路內預設有一個操作預 設碼，所述的操作預設條件為所述的操作校驗碼與所述的操作預設碼相同。
3.根據權利要求1所述的數字示波器，其特征在于所述的數字示波器還包括一個數 據總線和一個地址總線，所述的處理器包括一個控制引腳、一個地址引腳和一個數據引腳， 所述的存儲器還包括一個受控引腳、一個地址引腳和一個數據引腳，所述的處理器的控制 引腳和所述的存儲器的受控引腳均連接到所述的仲裁電路，所述的處理器的數據引腳、所 述的存儲器的數據引腳和所述的仲裁電路均連接到所述的數據總線，所述的處理器的地址 引腳、所述的存儲器的地址引腳和所述的仲裁電路均連接到所述的地址總線，所述的處理 器通過所述的地址總線和所述的數據總線向所述的仲裁電路發送操作校驗碼。
4.根據權利要求3所述的數字示波器，其特征在于所述的存儲器對所述的處理器開 放操作權限時，使所述的存儲器的受控引腳有效。
5.根據權利要求1所述的數字示波器，其特征在于所述的數字示波器還包括一個數 據總線和一個地址總線，所述的處理器包括一個控制引腳、一個地址引腳和一個數據引腳， 所述的存儲器還包括一個受控引腳、一個地址引腳和一個數據引腳，所述的處理器的控制 引腳和所述的存儲器的受控引腳均連接到所述的仲裁電路，所述的處理器的數據引腳、所 述的存儲器的數據引腳和所述的仲裁電路均連接到所述的數據總線，所述的處理器的地址 引腳和所述的存儲器的地址引腳均連接到所述的地址總線，所述的處理器通過所述的處理 器的控制引腳向所述的仲裁電路發送操作校驗碼。
6.根據權利要求1至5中任意一個權利要求所述的數字示波器，其特征在于所述的 仲裁電路為可編程邏輯陣列、現場可編程邏輯陣列、通用陣列邏輯、復雜可編程邏輯器件和 現場可編程門陣列中的一個。
7.根據權利要求1至5中任意一個權利要求所述的數字示波器，其特征在于所述的 數字示波器還包括另一個處理器，所述的另一個處理器在需要對所述的存儲器進行操作時 發送另一個操作校驗碼到所述的仲裁電路，所述的仲裁電路在所述的另一個操作校驗碼滿 足所述的操作預設條件時使所述的存儲器對所述的另一個處理器開放操作權限。
8.—種如權利要求1所述的數字示波器所采用的數據存取方法，其包括如下步驟所述的處理器向所述的仲裁電路發送操作請求；所述的處理器向所述的仲裁電路發送操作校驗碼；判斷所述的操作校驗碼是否符合所述的操作預設條件，如果符合，則開放存儲器的操 作權限并通知所述的處理器可以進行操作，繼續執行后續的步驟，如果不符合，則通知所述 的處理器不可以進行操作，并不再執行后續的步驟；所述的處理器對所述的存儲器進行操作。
9.根據權利要求8所述的數據存取方法，其特征在于步驟“所述的處理器對所述的存儲器進行操作”當中的“操作”為寫操作，而且該步驟具體包括 處理器發送擦除命令以及需要擦除的存儲單元的地址； 處理器發送寫入命令以及需要寫入的存儲單元的地址； 寫入數據。
10. 一種數字示波器，包括 一個存儲器，包括一個受控引腳； 一個處理器，包括一個控制引腳；其特征在于所述的數字示波器還包括一個仲裁電路，所述的處理器的控制引腳通過 所述的仲裁電路連接到所述的存儲器的受控引腳，所述的仲裁電路用于在所述的處理器的 控制引腳為有效的時候，選擇性的將所述的存儲器的受控引腳置為有效或無效。
全文摘要
本發明涉及一種數字示波器和數據存取方法。所述的數字示波器2包括一個處理器21和一個與所述的處理器相連接的存儲器22，所述的數字示波器2還包括一個與所述的處理器21和所述的存儲器22相連接的仲裁電路23，所述的仲裁電路23內預設有一個操作預設條件，所述的處理器21在需要對所述的存儲器22進行操作時會發送一個操作校驗碼到所述的仲裁電路23，所述的仲裁電路23在所述的操作校驗碼滿足所述的操作預設條件時使所述的存儲器22對所述的處理器21開放操作權限。本發明的數字示波器2的數據安全性較高。
文檔編號G01R13/02GK101839928SQ20091011984
公開日2010年9月22日 申請日期2009年3月19日 優先權日2009年3月19日
發明者李維森, 王悅, 王鐵軍 申請人:北京普源精電科技有限公司