專利名稱：Gps中頻信號采樣器的制作方法
技術領域：
本發明涉及一種GPS中頻信號采樣器，屬于GPS數據采集領域。
背景技術：
國際上關于GPS軟件接收機的研究已經開展了十幾年的時間，但我國在此方面的研究才 剛剛起步，技術上與先進國家存在較大差距。然而在軍事領域，美國及其盟軍在導彈、航空 飛行器方面正逐步用GPS為主的導航制導技術取代常規的純慣性、地形匹配和數字影像匹配 等方法，在海灣戰爭、伊拉克戰爭中發揮了巨大的威力，但這些高動態、高靈敏度的GPS接 收機外方對我國實行了嚴格的禁運政策。因此，必須研制具有自主知識產權的高性能GPS接 收機。
在傳統的GPS接收機中，信號捕獲的算法全部在ASIC芯片內部實現，用戶很難改變相應 的參數或更換新的算法，而軟件接收機設計方法將專用ASIC芯片實現的信號處理功能改為通 用芯片依靠軟件實現，這為接收機數字信號處理算法的實現帶來了極大的靈活性，是未來接 收機設計技術的發展方向。通過軟件進行信號處理的方法能夠避免硬件接收機中與溫度或時 間相關的部件造成的非線性問題，并能大幅度的降低產品前期開發成本，并能同時兼容包括 GPS、北斗導航系統、俄羅斯GLONASS導航系統和歐洲的伽利略導航系統等。
嵌入式GPS軟件接收機將傳統接收機中靠專用芯片實現的信號處理功能改用軟件來實 現，使得只要通過更換一套軟件就可以接收到新的衛星信號或實現接收機的性能升級。軟件 接收機數字信號處理的特點使得其在微弱信號處理和多信號兼容等方面具有極大的優勢。GPS
中頻信號采樣器是開發軟件接收機必備的儀器。目前世界上一些國家的科研機構已經開發出 了適合于軟件接收機開發的中頻信號采樣器，但是這些產品都價格昂貴且內部結構不公開， 使得開發自主知識產權的軟件接收機受到很大的限制。
發明內容
本發明為了解決開發軟件接收機必需的GPS數據問題，打破世界上一些先進國家在GPS 軟件接收機的壟斷地位而提出一種GPS中頻信號采樣器。
本發明的GPS中頻信號采樣器，其結構包括射頻前端模塊、FPGA模塊、USB接口芯片、 USB接口及電源模塊，其中射頻前端模塊與FPGA模塊雙向相連，FPGA模塊輸出端連接USB 接口芯片輸入端，USB接口芯片連接USB接口，電源模塊分別給射頻前端模塊及FPGA模塊、 USB接口芯片和USB接口供電。
本發明能廣泛應用于嵌入式軟件接收機的研究和開發，為研發具有自主知識產權的軟件 接收機提供GPS數據，能大幅度降低產品前期開發成本，并能同時兼容包括GPS、北斗導航 系統、俄羅斯GLONASS導航系統和歐洲的伽利略導航系統等，總體來說具有如下特點1、體 積小，重量輕體積約為20*15*5. 5立方厘米，重約500克；2、價格低本發明的定位裝置 約為10000—20000元，遠低于現有的各種定位裝置價格；3、使用方便使用人員在地物上 站立幾秒即可完成對該點的GPS數據采集。
圖1是本發明的硬件結構示意圖。
圖2是本發明中射頻前端模塊與FPGA模塊的接口示意圖。 圖3是本發明中FPGA模塊的接口信號控制時序圖。圖4是本發明中USB接口芯片與FPGA模塊的接口示意圖。
具體實施例方式
如圖1所示，本發明基于射頻前端、FPGA和USB的GPS中頻數據采集技術的GPS中頻信 號采樣器，其結構包括射頻前端模塊、FPGA模塊、USB接口芯片、USB接口及電源模塊， 其中射頻前端模塊與FPGA模塊雙向相連，FPGA模塊輸出端連接USB接口芯片輸入端，USB 接口芯片連接USB接口，電源模塊分別給射頻前端模塊及FPGA模塊、USB接口芯片和USB接 口供電；所述FPGA模塊包括串并轉換模塊、控制模塊和數據緩沖模塊，其中串并轉換模塊 與射頻前端模塊雙向相連，串并轉換模塊輸出端連接數據緩沖模塊輸入端，控制模塊和數據 緩沖模塊的輸出端均連接USB接口芯片的輸入端。本發明的工作流程為射頻前端模塊接收 衛星信號并對信號進行放大、濾波、下變頻和模數轉換后輸出數字信號到FPGA模塊，FPGA 將信號由2位串行轉換成16位的并行數據并送入緩沖，同時控制USB接口芯片工作，將該并 行數據傳送到USB接口芯片的端點FIFO中，PC機的上位機程序完成對端點FIFO中數據的接 收和存儲。
本發明中射頻前端模塊采用GP2015芯片，包括7路信號引腳，分別為PRESET、 LD、 SIGN、 MAG、 OPCLK-、 OPCLK+和CLK; FPGA模塊采用Altera公司Cyclone系列的FPGA芯片EP3C25 和EP1C6T，實現與射頻前端模塊和USB之間的高速數據傳輸，其中EP3C25作為串并轉換芯 片，EP1C6T為從屬芯片，主要負責接口的擴展和數據的緩存，EP3C25和EP1C6T采用16位總 線進行連接，包括8位數據總線和8位控制總線。如圖2所示，是射頻前端模塊與FPGA模塊 的接口示意圖，FPGA對GP2015的LD和PRESET兩個狀態腳進行檢測，判斷射頻芯片的工作 狀態，在兩個腳狀態有效時讀取SIGN和MAG的數據，同時通過GP2015上的LVDS接口產生差 分信號與具有LVDS接口的EP3C25芯片接口 ，將0PCLK+和0PCLK-輸出的LVDS信號轉變成40M 的差分信號(TTL)輸入FPGA，由FPGA對該信號進行7分頻得到5. 714M的時鐘信號提供給 GP2015用做中頻采樣時鐘信號。其中射頻前端模塊上的衛星接收天線采用市場上成熟的GPS 接收天線，射頻信號經天線下行，經低噪聲放大器(LNA)和帶通濾波器(BPF)后到達射頻 前端芯片GP2015, 1575. 42M的GPS信號經過至175. 42M至35. 42M至4. 309M的三級下變頻為 中頻信號，然后對4.309M的模擬信號進行A/D轉換得到5.714M的SIGN、 MAG兩路中頻數字 信號，把這兩路信號發送給FPGA進行處理。
如圖3所示是本發明中FPGA模塊的接口控制信號時序圖，FPGA模塊先將輸入信號串并 轉換后存入FIFO，在時鐘控制信號作用下傳輸給USB。
本發明中的USB接口芯片采用EZ-USB FX2系列的CY7C68013，本發明中，USB接口芯片 工作在從屬FIFO模式下，在該模式下，外圍電路可以像普通FIFO—樣對FX2中端點2、端 點4、端點6和端點8的數據緩沖區進行讀寫，FIFO被外部控制器控制。如圖4所示是本發 明中USB接口芯片與FPGA模塊的接口示意圖，IFCLK為接口時鐘，可由芯片內部產生 (30M/48M)，也可由外部輸入；FLAGA、 FLAGB、 FLAGC和FLAGD為FIFO標志管腳，用于映射 USB端口 FIFO的當前狀態；SLCS為從屬FIFO片選信號；FD[15: O]為16位雙向數據總線； FIF0ADR[1: O]用于選擇和FD連接的端點緩沖區；SLOE用于使能數據總線FD的輸出；SLRD 和SLWR分別作為FIFO的讀寫選通信號；外圍電路可以通過使能PKTEND管腳向USB發送一個 IN數據包而不用考慮該包的長度。
USB接口芯片采用CY7C68013為接口芯片，將FPGA傳輸來的數據存入PC。該系列芯片集 成了 USB2.0協議的微處理器，并且向下和USB1. 1協議兼容，它支持12Mb/s的全速傳輸和 480Mb/s的高速傳輸。FX2克服傳統芯片需要微處理器參與端點FIFO與外圍電路間的數據傳 輸的缺點，USB接口和外圍電路可以直接共享FIFO存儲器，另外，FIFO與USB之間的傳輸是 以數據包的形式實現的，它較好的解決了 USB高速模式下的帶寬問題。
在設計中，用FPGA做為外部主控制器與USB芯片進行通信，在從屬FIFO模式下，固件
4程序設計如下
初始化固件程序首先要配置CY7C68013的端點，FX2包含4個可供高速傳輸的大端點，分 別為端點2 (EP2)、端點4 (EP4)、端點6 (EP6)和端點8 (EP8)，本發明中選用端點6。 USB 芯片在復位以后，它的I/0引腳配置在"端口"模式下，而不是Slave FIFO模式，為將引腳 配置為Slave FIFO模式，IFCONFIG寄存器的IFCFG[1: O]必須設置為11，因為USB芯片的 FIFO工作在異步方式下，ASYNC位必須設置為1。選擇端點EP6和FD總線相連，對該端點的 設置上選擇塊傳輸，4倍緩存，端點緩沖區的大小為512字節，所以EP6CFG設置為0xE0，端 點FIFO每512個字節會自動打包上傳，那么EP6FIF0CFG設置為OxOD。為了對數據的傳輸進 行控制，就需要對該端點的標志位進行設置，通過FPGA向EP6的端點FIF0里面寫數據，需 要將PINFLAGSCD設置為OxOE，這樣FLAGC低電平就表示FIFO為滿，就不能再往里面寫數據 了。數據包的大小為512個字節，需要設置EP6AUT0INLENH =0x02， EP6AUTOINLENL=0x00。 通過上位機軟件，可以讀取USB端點FIFO的數據，然后保存到硬盤文件中，為下面的數據完 整性測試以及基帶處理算法研究提供數據。上位機程序通過I/O控制調用來訪問EZ-USB通用 驅動程序的， 一個上位機程序首先通過調用Win32函數CreateFile ()來獲得設備驅動程序 的句柄；然后用Win32函數DeviceloControl ()通過CreateFile ()函數返回的句柄，來 提交I/O控制代碼核相關的輸入輸出緩沖區到驅動程序。
本發明采用兩個獨立的電源系統，分別供應射頻前端和后端的FPGA模塊、USB模塊。采 用LMF2596將+7V的電壓轉換為+5V的工作電壓，然后采用細S1084將+5V電壓轉換為+3. 3V、 +2.5V、 +1.5V和+1.2V輸出。本發明為了防止后端的信號干擾射頻前端，在射頻前端和FPGA 之間采用光耦隔離，射頻前端采用獨立的電源系統。為了保證地的完整性，地層未采用電層 分割，而模擬信號比較敏感，數字信號頻率比較高，為了防止兩者之間的相互干擾，采用分 別覆地的辦法，數字地和模擬地分開覆銅，并采用網格覆銅。
權利要求
1、一種GPS中頻信號采樣器，其特征在于包括射頻前端模塊、FPGA模塊、USB接口芯片、USB接口及電源模塊，其中射頻前端模塊與FPGA模塊雙向相連，FPGA模塊輸出端連接USB接口芯片輸入端，USB接口芯片連接USB接口，電源模塊分別給射頻前端模塊及FPGA模塊、USB接口芯片和USB接口供電。
2、 根據權利要求1所述的GPS中頻信號采樣器，其特征在于所述FPGA模塊包括串并 轉換模塊、控制模塊和數據緩沖模塊，其中串并轉換模塊與射頻前端模塊雙向相連，串并 轉換模塊輸出端連接數據緩沖模塊輸入端，控制模塊和數據緩沖模塊的輸出端均連接USB接 口芯片的輸入端。
3、 根據權利要求1所述的GPS中頻信號采樣器，其特征在于所述電源模塊采用兩個獨 立電源系統， 一個電源給射頻前端模塊供電，另一個電源給FPGA模塊、USB接口芯片和USB 接口供電。
全文摘要
本發明公開了一種GPS中頻信號采樣器，屬于GPS數據采集領域，包括射頻前端模塊、FPGA模塊、USB接口芯片、USB接口及電源模塊，其中射頻前端模塊與FPGA模塊雙向相連，FPGA模塊輸出端連接USB接口芯片輸入端，USB接口芯片連接USB接口，電源模塊分別給射頻前端模塊及FPGA模塊、USB接口芯片和USB接口供電。本發明采用射頻前端模塊接收衛星信號并對信號進行放大、濾波、下變頻和模數轉換后輸出到FPGA模塊，FPGA模塊將信號進行串并轉換后送入緩沖，最后根據USB接口芯片的控制將緩沖數據送入USB端口的FIFO中供PC機處理。本發明體積小、成本低、使用方便。
文檔編號G01S1/02GK101576613SQ200910027268
公開日2009年11月11日 申請日期2009年5月25日 優先權日2009年5月25日
發明者侃 張, 潘樹國, 慶 王, 勝 葛 申請人:東南大學