專利名稱：用于通過連接觸點串行發送數據的電路裝置、設備和方法
技術領域：
本發明涉及用于通過連接觸點(Anschlusskontakt)串行發送數 據的具有權利要求1前序部分特征的電路裝置、具有權利要求9前序 部分特征的設備、以及具有權利要求13前序部分特征的方法。
背景技術：
DE19819265C1描述了 一種用于對集成電路裝置進行參數化的 方法以及用于此的集成電路裝置。其中基于一種具有基本上固定布線 或固定連接的部件的集成電路裝置。通過參數化，可以為電路裝置的 運行預先給定參數。信號電壓端子用于輸入參數，其中在該信號電壓 端子上施加信號電壓。實際的參數被調制在(aufmodulieren)信號電 壓上，其中y與信號電壓端子串接(nachschalten )的比較器檢查所 施加的信號電壓以確定其是否上升超過一 閾值。
此外，具有大量以所謂管腳的形式存在的連接觸點的外殼 (Gehaeiise) —般是公知的，其中該外殼用于容納集成電路部件等。 其中已知將可自由編程的數字處理器以及運行處理器所需要的其他 部件一起容納在該外殼中。通常，其中外殼的兩個連接觸點用于施加 供電電壓和基準電壓(Basisspamning)，另外兩個連接觸點用于布設 地線端子(Erdanschluss)或施加零電壓以及施加工作電壓，還有多 個其它連接觸點用于輸入和輸出數據。
為了測試或檢驗目的，這樣的電路裝置并且還有其它集成電路裝 置或者使用僅從相應外殼引出的信號連接觸點來并行或串行測試，或 者如果只存在少量連接觸點，則使用根據DE19819265C1的對供電電 壓的簡單的電平調整(eingegelig )的調制和/或對電流消耗(Stromaufnahme)的簡單調制。
為了能夠快速地單向地串行和同步地測試集成電路裝置， DE102006022985A1描述了 一種電路裝置，具有用于操縱(Ansteuern ) 測試工作方式(Testbetriebsart)的串行測試接口，具有可自由編程 的數字處理器，具有用于容納測試接口和處理器的外殼，并且具有用 于與外部部件和設備交換數據和/或信號的連接觸點，其中在其中 一個 連接觸點上可以施加經過調制的信號電壓，以便通過使用至少兩個可 控的電壓電平來傳輸數據和/或時鐘(Takt)。借助于至少兩個比較器 已經可以檢測對于兩個電壓電平的超過和/或〗氐于。
在具有非常少的觸針(Kontaktstift)或PIN的集成電路裝置中， 每個額外PIN比較昂貴。因此，重要的是在電路裝置中為測試該電路 裝置的目的使得能夠通過盡可能少量的觸針來實現完全同步的
(vollsynchron )、雙向的通信。
相對于以前的現有技術，DE102006022985A1通過經由電壓供應 來將時鐘、并且還將數據從上級裝置傳輸到電路裝置而克服了一些缺 點。對于測試工作方式，可以不需要集成電路裝置中獨立的時鐘源， 只要對該電路裝置被測試。其中，還已經可以實現被相同頻率地
(gleich-frequent)傳輸到集成電路裝置中的時鐘。但是，這僅僅是 數據的單向傳輸，并且因此這是只經過單向電壓調制的接口。為了在
實際工作時從集成電路裝置向上級裝置傳輸數據或在必要時還傳輸 傳感器數據，需要供電電壓端子處費事的電流調制，或者需要使用附 加的觸針或PIN。
發明內容
本發明要解決的技術問題在于，為了通過連接觸點串行發送數 據，提出了一種改進的電路裝置、用于與該電路裝置通信的設備以及 為此改進的方法，它們即使在集成電路裝置具有數量減小的連接觸 點、尤其是只具有兩個連接觸點的情況下也能使用，而不損失可能的 功能或容量(Kapazitaeten )。尤其應該改進在根據DE10200602298SA1
8的電路裝置中的測試工作方式，使得兩個電壓觸針在結構成本很小的 同時，除了提供電壓之外還可以實現雙向的數據傳輸。
為了經由連接觸點串行發送數據，該技術問題通過具有權利要求
1特征的電路裝置解決，通過具有權利要求9特征的設備以及通過具 有權利要求13特征的方法解決。優選的實施方式是從屬權利要求的 主題。
因此，優選地，集成電路裝置具有用于與外部部件和設備串行交 換數據和/或信號的連接觸點，并且具有用于借助于一個這樣的連接觸 點處至少在低的、中等的和高的電壓狀態(Spannungszustand )之間 被調制的信號電壓來以借助于時鐘進行時鐘控制(takten)的方式接 收數據的控制裝置和/或串行接口。優選地，控制裝置和/或接口具有 開關裝置，其中該開關裝置被設計和/或控制為使得，通過該開關裝置 在接收到從其中一個電壓狀態轉換為另一電壓狀態的邊沿之后將該 另一電壓狀態在時間上經過所述時鐘的半個時鐘周期之前拉到與該 另一電壓狀態不同的電壓狀態，而在發送模式中經由該連接觸點發送 數據。
尤其地，通過該開關裝置在接收到從中等電壓狀態轉換為更高或
前將電壓狀態拉到相對于該中等電壓狀態來說更低的或更高的電壓 狀態，而在發送模式中經由該連接觸點發送數據。
通過令人吃驚的簡單方式，可以通過這樣的設計從而不需要電壓 端子處用于將數據從集成電路裝置返回給上級設備的電流調制。也不 再需要提供附加的觸針或PIN來將數據從電路裝置傳輸到上級裝置 中。可以通過簡單的方式而經由僅僅一個觸針來實現完全同步的、雙 向的通信。也就是說，優選經由一個唯一的信號線，應當同時在兩個 方向上傳輸數據，并且尤其是附加地還傳輸用于同步地處理該數據的 時鐘。有利地，由此還有，工作時鐘(Arbeitstakt)只在雙方中的一 方處是必需的，其中優選在集成電路裝置的外部由上級設備提供用于 單線接口 ( Eindrahtschnittstelle)的時鐘。在時鐘接收器一側，也就是在電路裝置內部的單線接口中，不必存在自己的時鐘。此外，在必 要時還按照常見的方式設置接地連接或基準電壓連接或者公共的接 地端子。
優選地，這種電路裝置具有比較器電路，該比較器電路被設計和
的內部數據，又提取調制到信號電壓上的時鐘作為用于該電路裝置的 內部時鐘。
優選地，電路裝置具有設置在電路裝置一側的發送控制裝置，該 發送控制裝置具有計數器，例如移位寄存器，用于利用由設備所發送 的數據或電壓狀態來對時鐘的數量進行計數，該發送控制裝置還具有 用于在計數器達到一固定計數值或一可預先確定的固定計數值時將 數據發送到設備的部件。
優選地，電路裝置具有用于微弱地(schwach)將信號電壓拉到 另一電壓狀態、尤其是相反的(entgegengesetzt)電壓狀態的晶體管 裝置，以及用于強烈地(stark)將信號電壓拉到另一電壓狀態、尤其 是相反的電壓狀態的晶體管裝置。由此，可以以不同的力道(Kraft) 將施加的信號電壓拉到期望的方向。微弱的拉動尤其使得可以控制回 退的(rezessiv)電壓變化；與強烈的拉動相反，回退的電壓變化可以 通過進行通信的設備容易地過調制(uebersteueren )。
這種電路裝置優選可以為了測試工作方式而^i殳計和/或控制為 將與信號電壓一起施加的時鐘作為內部時鐘施加到電路裝置的部件。 因此，對于內部電路(Schaltung)，提供該時鐘作為工作時鐘。該時 鐘通過信號電壓的調制而生成。也就是說，內部電路可以根據每一個 由作為外部時鐘主機(Clockmaster)的上級i殳備所產生的邊沿直接 反應。內部電路尤其可以將由外部施加的(angestrebten )中等電壓 電平相對于更低或還有更高的電平轉換。下面示例性地描述高電平轉 換為低電平。由此，集成電路裝置不需要一定要具有自己的時鐘源， 或在測試工作方式中執行自己的時鐘源與進行檢查的設備的外部時
鐘源的同步。優選地，這種電路裝置具有開關裝置，用于在測試工作方式中和
編禾呈(Bandendeprogrammierung)時和/或在通過該電路裝置實現的 應用中查找故障時啟動測試接口、和/或啟動用于分析信號電壓的比較 器電路。由此，例如可以通過簡單的方式在測試工作方式和正常的工 作方式之間切換。
這種電路裝置優選可以例如配備有傳感器裝置，并且被設計和/ 或控制為輸出由該電路裝置或與該電路裝置連接的裝置所提供的數 據，尤其是測量數據或傳感器數據，作為在發送模式中要經由連接觸 點發送的數據。從而，只具有3個連接觸點的可通過上級設備控制的 傳感器可以經由這些連接觸點而被供以信號電壓，接收用于控制該傳 感器的數據，以及發送測試結果和/或測量值作為數據。
獨立地，優選設置具有連接觸點的設備，該連接觸點用于與集成 電路裝置串行地交換數據和/或信號，該集成電路裝置是優選如下構造 的電路裝置，即該電路裝置的上級設備配備有控制裝置和/或串行接口 以用于通過在這種連接觸點處至少在低的、中等的和高的電壓狀態之 間調制信號電壓而以借助于時鐘被時鐘控制的方式發送數據，該接口 被設計和/或控制為使得該接口在接收模式中從其中 一 個電壓狀態轉 換為另 一電壓狀態，并且該接口至少在通過該電路裝置在所述時鐘的
半個時鐘周期結束之前將該另一狀態轉換為所述電壓狀態中與該另 一電壓狀態不同的電壓狀態時采集(erfassen)對該電路裝置的數據
的接收。
尤其地，接口被設計和/或控制為使得該接口在接收模式中從作 為所述一個電壓狀態的中等電壓狀態轉換為作為所述另一電壓狀態 的更高或更低電壓狀態，并且至少在通過所述電路裝置在所述時鐘的 半個時鐘周期結束之前將電壓狀態轉換為相對于該中等電壓狀態來 說更低或更高的電壓狀態時采集對該電路裝置的數據的接收。
優選地，其中接口被設計和/或控制為在接收模式期間轉換為所 述另一電壓狀態、尤其是轉換為作為該另一電壓狀態的更高或更低電壓狀態時回退地施加信號電壓。回退的電壓狀態使得所連接的集成電 路能夠以簡單的方式將信號電壓拉到另一電壓狀態，以便從而執行數
據的信令化(Signalisierung)。
相應地，在用于通過一個公共的連接觸點傳輸數據或信號的系統 中，優選可以使用這樣的優選的集成電路裝置以及這種優選的設備。
獨立地， 一種用于通過在集成電路裝置的連接觸點處至少在低 的、中等的和高的電壓狀態之間調制信號電壓來串行地傳輸數據的方 法在以下情況下是有利的，即在接收模式中，通過與該連接觸點連接 的設備在該連接觸點處施加具有將所述電壓狀態之一轉換為所述電 壓狀態中另一電壓狀態的邊沿的信號電壓，并且為了在接收到該邊沿 之后進行發送，通過該電壓裝置將信號電壓轉換為所述電壓狀態中與 該另一電壓狀態不同的電壓狀態。
這樣一種方法是優選的，即其中通過該設備將所述邊沿施加到該 連接觸點，并且一方面，為了在接收到該邊沿之后發送第一數據狀態， 通過該電路裝置將信號電壓轉換為作為所述另一電壓狀態的相對于 作為所述一個電壓狀態的中等電壓狀態來說更低或更高的電壓狀態， 另一方面，為了在接收到該邊沿之后發送第二數據狀態，保留在通過 設備所施加的電壓狀態中的信號電壓。考慮這種過程的協議使得可以 由該設備在相應預先給定的時刻或時鐘時通過施加高的電壓狀態或 低的電壓狀態而將數據直接發送到電路裝置，這些電壓狀態本身由電 路裝置來解釋。相反，在相反方向上借助連續的數據或電壓狀態間接 發送數據，其中電路裝置在接收到該邊沿之后選擇性地保留電壓狀態 或將電壓狀態轉換為其它電壓狀態。
優選地，借助于時鐘以時鐘控制的方式改變信號電壓，其中通過 集成電路裝置在接收到該邊沿之后將信號電壓在時間上經過該時鐘 的半個時鐘之前轉換為作為所述另一電壓狀態的相對于作為所述一 個電壓狀態的中等電壓狀態來說更低或更高的電壓狀態。
優選地，其中采用一種協議，其中，根據該協議，允許通過該設 備發送固定數量的前后連續的時刻或時鐘、時鐘周期，并且允許在此之后或與此交替地，通過電路裝置發送固定數量的前后連續的時刻或 時鐘周期，至少一個時鐘周期。
優選地，為了將時鐘傳輸到電路裝置，由該設備在一個時鐘周期 內通過在中等電壓狀態、更高的電壓狀態或更低的電壓狀態中兩個之 間切換信號電壓的電壓狀態，以及通過將電壓狀態轉換回去而以時鐘 控制的方式改變信號電壓。
下面借助附圖詳細解釋實施例。在附圖中
圖1示出集成電路裝置的部件，這些部件經由兩個電壓觸針被連 接到上級設備，例如檢驗電路，
圖2示出電壓變化曲線，其例如可以在上級設備和集成電路裝置 之間的信號電壓端子處測量，
圖3示出用于傳輸邏輯1和邏輯0的電壓狀態，
圖4示出比較器的示例性電路結構，該比較器用于從所施加的信 號電壓中提取數據和時鐘，
圖5示出用于表示調制和解調信號電壓的方法的不同的信號或 時鐘變化曲線，
圖6示出在由集成電路裝置接收到比特時的示例性電壓變化曲
線，
圖7示出電路裝置的發送狀態的示例性電壓變化曲線，以及 圖8示出控制裝置的示例性電路圖的部件，該控制裝置用于為用 于從電路裝置向上級設備發送數據的電路設備提供控制信號。
具體實施例方式
圖1示意性示出集成電路裝置J和這樣的集成電路裝置J的部 件，該集成電路裝置連接到上級設備C，從該電路裝置來看，該上級 設備是外部設備。
理想情況下，其中，尤其是對于測試工作方式，經由僅僅兩個連接觸點S0、 SDAT實現連接，這些連接觸點用作為用于傳輸基準電壓 vss和信號電壓v的觸針。相應地，集成電路裝置J以及上級設備C 分別具有串行接口電路JD、 CD。基準電壓vss可以被理解為接地連 接，但是也可以被理解為被置于任意的固定電壓水平 (Spannuiigsiiiveau )的電壓。信號電壓v被理解為這樣一個電壓， 即該電壓相對于基準電壓vss位于更高或更低的電壓水平。
在上級設備C中，控制裝置CC除了在必要時的其它功能之外， 還提供時鐘T和數據csd，其中時鐘T和數據csd要經由上級設備C 的接口 CD被傳輸到電路裝置J。此外，從接口 CD所接收的數據crd 被轉發(weiterleiten)到上級設備C的控制裝置。這樣的被接收的數 據crd同樣經由優選僅僅兩個連接觸點、或尤其是經由第二連接觸點 SDAT從集成電路裝置J接收。
集成電路裝置J在內部同樣具有接口 JD,用于從該電路裝置J 經由第二連接觸點SDAT向上級設備C串行傳輸數據jo，或從上級 設備C接收時鐘T和數據csd。相應地，電路裝置J的接口為它的同 時用作為發送控制裝置的控制裝置JC提供數據JD和內部時鐘jclk, 該內部時鐘事先根據經由尤其是第二連接觸點SDAT從上級設備C所 接收的時鐘T而獲得。集成電路裝置的發送控制裝置JC因此優選借 助于所接收的時鐘T作為從中產生的集成電路裝置J的內部時鐘jclk 來進一步處理所接收的數據。此外，控制裝置JC作為發送控制裝置 除了提供待傳輸的數據之外，還提供用于接口 JD的相應控制信號， 從而電路裝置的接口 JD可以將待傳輸的數據jo通過第二連接觸點 SDAT傳輸到上級設備C。
圖1示出了第二連接觸點SDAT處關于時間t的示例性電壓變化 曲線，其中該電壓變化曲線放大地也在圖2中被示出。可以看出，信 號電壓v基本上控制3個不同的電壓電平或電壓狀態VI、 Vm和Vh。
在第一時間段中示出不工作的(untaetig)區域，其中方波電壓 (Rechteckspannung )基本上在下面的兩個電壓狀態VI和Vm之間 交替變化。接下來示出4個用于通信的比特比特l、比特2、比特3、比特o。從圖3也可以看出，其中這些比特中的每一個都在上級設備 C的時鐘T的整個時鐘周期T上持續。
根據優選的協議，前3個比特比特1到比特3用于從上級設備 C傳輸到與該上級設備連接的集成電路裝置J。其中，為了使活動的 工作方式可識別，第一比特比特l用上升沿轉換到最高的第三電壓 狀態Vh。隨后的兩個時鐘或比特比特2、比特3用于將數據csd從 上級設備C傳輸給與該上級設備連接的電路裝置J。其中，根據待傳 輸的數據狀態，交替地在中等電壓狀態Vm和低電壓狀態VI或高電 壓狀態Vh之間切換。第四時鐘T或第四比特比特o用于在相反方 向上傳輸數據，也就是說從集成電路裝置J傳輸到上級設備C。然后 是不工作(Untaetigkeit)或不活動的階段。
因此，第一比特比特1在不工作時間(Untaetigkeitszeit)之 后用作起始信號或例如由總共4個比特(包括起始比特)構成的相應 數據幀(Datenrahmen)的起始比特。對每個數據幀，在起始比特之 后是兩個比特比特2、比特3，用于從上級設備傳輸到所連接的電 路裝置；以及最后一個比特比特o，用于相反方向上的數據傳輸。
相應地，集成電路裝置J在其控制裝置JC中相應地具有下拉驅 動器(Herimterziehtreiber) JPDC,該下拉驅動器利用尤其是弱下拉 驅動器JPDW和強下拉驅動器JPDS分別在接口 JD上施加弱的和強 的下拉信號(Herunterziehsignal) pdw、 pds。根據所施加的信號， 接口 JD在第一邊沿fl之后在第三時鐘結束時或者在第四時鐘比特 o開始時，將信號電壓v拉到低電壓狀態VI，以發送零狀態 (Nullzustand)。
為了使得能夠從電路裝置J傳輸到上級設備C，上級設備C的 接口 CD在第三時鐘結束時或者在第四時鐘開始時施加上升沿fl，使 得信號電壓v從中等電壓狀態Vm轉換為高電壓狀態Vh。
對于電路裝置J，現在存在兩種傳輸可能性，即傳輸高狀態或低 狀態。如果電路裝置J希望傳輸高狀態或二進制的1，則電路裝置J 將信號電壓v保留在高電壓狀態Vh中。在半個時鐘周期之后，上級設備的接口 CD然后在另 一個半個時鐘周期中又將信號電壓v拉到中 等電壓狀態Vm。相反，如果電路裝置希望傳輸低狀態或者二進制的 0，則該電路裝置在轉換為高電壓狀態Vh的第一上升沿fl之后將信 號電壓拉到低電壓狀態VI，由此，上升沿fl在時間上盡可能緊跟在 下降的第二邊沿f2之后。
作為一直下拉到低電壓狀態VI的替代，還存在這樣的可能性， 即集成電路裝置只將第二邊沿f2下拉到中等電壓狀態Vm。但是，相 應的設計在由于集成電路裝置J中的時鐘再生(Taktregenerierung ) 而更加費事地構造。 一般地可以轉換為在調制時不是僅可以從中等 電壓狀態Vm轉換為高或低電壓狀態Vh、 VI，而且這3個電壓狀態 VI、 Vm和Vh的分配(Zuordnung)可以任意地設置。從而例如可 以還為了傳輸時鐘T,還在高電壓狀態Vh和低電壓狀態Vl之間切換， 以及為了傳輸數據csd、 jo,使用到中等電壓狀態Vm的切換。
為了使得能夠實現這種雙向的數據傳輸，上級設備C在其控制 裝置CC中具有上拉驅動器(Hochziehtreiber) CPUC或者上級i殳備 C具有作為獨立部件的上拉驅動器。該上拉驅動器為接口 CD提供相 應的上拉信號pus、 puw,其中接口 CD基于這些上拉信號對信號電 壓v進行相應的控制。尤其地，在上拉驅動器CC中，弱(schach) 上拉驅動器CPUS提供弱上拉信號pus，強上拉驅動器CPUW提供強 上拉信號。此外，優選地，對于時鐘T的每第二半，提供用于拉強的 (stark)中等電壓狀態的強信號。
尤其是在第四時鐘中或在第四比特比特o中，接口 CD根據所 施加的弱上拉信號csd將信號電壓v控制到高的但回退的電壓狀態 Vh，從而連接的集成電路裝置J可以再次下拉高電壓狀態Vh。替換 地，代替相應設計的低電平為主(dominant )的通信導線 (Kommunikationsleitung),還通過使用高電平為主的通信導線相應 地實施該方法。
為了驅動所示出的集成電路裝置J，為該集成電路裝置施加信號 電壓v。為此，第一連接觸點SO例如與基準電壓vss連接，并且在第二連接觸點SDAT處施加信號電壓v。
在所示出的實施例中，根據示出的電壓-時間圖，在時間t的變 化過程中調制所施加的信號電壓v。例如，作為用于集成電路裝置J 的信號電壓v，作為第一電壓狀態VI的第一電壓電平或相對的低電壓 電平是必需的。對從上級設備C傳輸給電路裝置J的數據csd的調制 通過以下方式進行為了傳輸數據，施加變化的信號電壓v，其具有 較高的信號電平作為第一電壓狀態VI。尤其地，在協議中優選實現兩 個或更多的更高的信號電平作為中等電壓狀態Vm和更高電壓狀態 Vh，從而不僅可以傳輸純數據，而且優選還可以借助于信號電壓v傳 輸時鐘P。根據優選實施方式，接口電路CD、 JD將串行數據傳輸轉 換為并行數據傳輸，或者在相反的方向上，為了輸出借助于傳感器S 所測得的數據或其它數據，將并行數據轉換為串行數據。
為了能夠分析電壓電平，即為了能夠確定借助于信號電壓v所傳 輸的數據csd，圖4中示例性所示出的電路裝置J的接口電路JD具有 比較器電路K。
尤其是在比較器電路K的相應輸入端處施加基準電壓vss以及用 變化電平施加的信號電壓v，其中該信號電壓v通過接口電路JD和/ 或直接通過兩個連接觸點S0、 SDAT引出(abgreifen)。
電阻鏈(Widerstandkette )以3個串聯的電阻R被連接在基準 電壓vss和信號電壓v之間。
比較器電路K的第 一比較器Kl具有兩個輸入端，其中在正輸入 端處連接這樣一個節點，即該節點連接在從基準電壓vss來看的兩個 第 一 電阻R之間。第 一 比較器Kl的負輸入端被施加到參考電壓Vref。 參考電壓Vref例如可以是內部電壓值，該內部電壓值位于第一和第 三電壓電平之間的中間(mittig)電壓水平，優選大約處于中等電壓 狀態Vm的大小。參考電壓Vref例如可以是內部地以溫度和電壓上 的能帶隙(Bandgap)而產生的電壓。
第二比較器K2同樣具有兩個輸入端，其中負輸入端連接到參考 電壓Vref。正輸入端連接到這樣一個節點，即該節點從基準電壓vss來看被連接在所述電阻R中第二電阻和第三電阻之間。
第一和第二比較器K1、 K2的輸出端施加到提取電路KO，該提 取電路用于提取(Herausziehen )上級設備C的原始時鐘T，并且用 于提供與該時鐘T相對應的內部時鐘jclk,通過將外部時鐘T傳輸到 集成電路裝置J中，優選將所接收的外部數據csd和jd直接同步到這 樣產生的內部時鐘jclk。兩個比較器Kl和K2的比較器輸出信號ko、 ki被施加給其它電路部件。
另 一電阻Rw通過第一晶體管Tw的源極-漏極路徑被連接在信 號電壓v和基準電壓vss之間。第二晶體管Ts用其源極-漏級路徑直 接連接在信號電壓v和基準電壓vss之間。此外，該另一電阻Rw和 這兩個晶體管Tw、 Ts形成一個電路裝置的部件，其中該電路裝置被 設計和/或控制為使得在發送模式中經由連接觸點發送電路裝置J的 數據jo。
基本上，用于確定所接收的時鐘T和外部數據csd的方法與根據 DE102006022985A1的設備和方法類似地進行，其中根據所述所接收 的時鐘T生成內部時鐘jclk，根據該外部數據csd生成電路裝置J的 內部數據jd。
內部時鐘jclk和由接口 JD內部產生的數據jd以及要傳輸給上 級設備C的數據jo被施加給控制裝置JC，其中控制裝置基于尤其是 所接收的數據jd借助于下拉驅動器JPDC與其相關地提供兩個下拉 信號pdw、 pds。
這兩個下拉信號pdw、 pds用于以信號表示(Signalisierung )實 際要傳輸的數據jo，并被施加給接口 JD。如圖4所示，弱下拉信號 pdw施加到第一晶體管TW，其中第一晶體管與所述另一電阻Rw串 聯地連接在基準電壓vss和信號電壓v之間。所施加的弱下拉信號pdw 因此導致微弱地(schwach)下拉信號電壓v。相反，強下拉信號pds 被施加到第二晶體管Ts，其中第二晶體管直接連接在基準電壓vss和 信號電壓v之間。因此，借助于下拉信號pdw、 pds，控制這兩個晶 體管Tw和Ts的柵極端。了比較器電路K之外，集成電路裝置還具 有測試接口 TFI或測試接口電路用于測試工作方式。比較器電路K 以及這樣的測試接口都可以有利地被集成在接口電路JD中，或者直 接經由自己的導線或自己的總線而與接口電路JD連接，
可選地，基準電壓vss可通過開關進行開關操作，其中為了接通 該開關，施加啟動信號(Freigabesignal)來啟動活動的工作方式，尤 其是測試工作方式。K2，如果集成電路J不處于工作方式中，則可以 通過去激活(Deaktivieren )而斷開比較器K1、從而消耗功^艮少的電 流。
活動的工作方式優選通過以下方式被啟動，即確定的位串 (Bitfolge)位于預定的存儲區(Registerbereich )中、尤其是在兩個 EEPROM單元(Zellen )中，或者通過由被傳輸數據csd構成的流接 收相應的位串。其中，優選地，如圖1和圖2所示，是被置于高電壓 狀態Vh的第一比特比特l。該第一比特比特l后面是零的序列， 這些零通過信號電壓v在低電壓狀態Vl和中等電壓狀態Vm之間交 替而被以信號表示。零序列以信號表示上級設備C的非活動或不工作 狀態。
圖5示出這種電路裝置中不同信號的示例性時序圖 (Taktdiagramme)。第一行示出外部時鐘T,其被上級設備C調制 到信號電壓v上。第二行示出外部數據csd，其被上級設備C調制到 信號電壓v上。第三行示出具有外部數據csd和外部時鐘T的信號電 壓v，其中外部數據csd和外部時鐘T被調制。
其中，調制通過以下方式進行，即利用時鐘T的每第二個時鐘 邊沿，即利用每個時鐘周期，控制或低于第一電壓電平或低電壓狀態 Vl持續半個時鐘，或者控制或高于第三電壓電平或高電壓狀態Vh持 續半個時鐘，通過電路裝置J中的組合(kombinatorisch )邏輯電路， 對應于用于由上級設備C所發送的外部數據csd的信號的高或低信號 變化而分配信號電壓v的這種控制或者說超過或低于相應電壓電平的 片段。在圖5中說明性地示出。在傳輸到比較器電路K之后，在第二比較器K2的輸出端處可以 引出第四行的信號ki，該信號在外部數據csd為高數據狀態時總是具 有高時鐘。第五行示出第一比較器K1的輸出端處的信號變化或輸出 信號ko。在外部數據csd處于低狀態中時，第一比較器K1的這個比 較器輸出信號相應地處于低狀態中。根據這兩個比較器K1、 K2的這 些輸出信號ki、 ko重構在第六行中示出的內部時鐘jclk和在第七行 中示出的內部數據jd，并提供給電路裝置J的其它電路部件。
因此，根據一個實施方式，作為對于暫停(Rest)或電壓中斷的 附加或替換，可以由位于兩個連接觸點S0、 SDAT處的信號電壓v的 電壓值確定用于啟動工作方式、尤其是測試工作方式的信號序列。在 首次運行的情況下，通過全部預先設置為0的寄存器值自動啟動測試 工作方式。
此外，在第七行中示出電路裝置J向上級設備C的發送過程。 從電路裝置J經由連接觸點SDAT例如輸出電路裝置J的數據o，其 中4言號電壓v-皮施加在該連接觸點SDAT處。
利用這些部件以及上級設備C中的相應部件，可以通過尤其是 以下方式進行數據傳輸。
為了從電路裝置J、即接收時鐘T的一側向發送時鐘T的一側發 送邏輯l，發送時鐘T的上級設備C首先在第三比特比特3結束處 和/或在第四比特比特o的開始處施加具有初始上升沿fl的高電壓 狀態Vh作為信號電壓v。電路裝置J使該電壓狀態v保持不變。
為了通過電路裝置J發送邏輯0，傳輸時鐘T的上級設備C又 在一個比特周期的持續時間上施加高電壓狀態Vh。但是，為了傳輸 邏輯0，電路裝置J下拉信號電壓v，優選首先強下拉然后弱下拉。 在該比特持續時間結束時，即時鐘T的半個時鐘持續時間結束時，上 級^L備C將信號電壓v強拉到中等電壓狀態Vm。
相應地，用于傳輸待發送數據的優選時間過程被分為多個階段， 其中根據數據jo的待輸出數據值或待輸出信號具有什么邏輯值來接 通和斷開相應的驅動器。借助圖6和圖7針對兩個邏輯狀態l和0示例性示出。
圖6示例性示出以下情形，其中在第四時鐘或第四比特比特o 期間，邏輯l作為待發送數據jo從電路裝置J發送到上級設備C。在 時間t上示出信號電壓v的變化。在開始t0時，相應地用上升沿n 從中等電壓狀態Vm開始。為此，接通上級設備C的強上拉驅動器 CPUS以及弱上拉驅動器CPUW。在第一上升沿fl期間中靠后的時 刻tl時，在達到預定電壓時斷開強上拉驅動器CPUS。在更靠后的時 刻t3,達到高電壓狀態Vh，其中僅還激活地連接上級設備C的弱上 拉驅動器CPUW。在該電壓狀態，信號電壓v—直保持直到時刻t7， 其中時刻t7緊接在時鐘T的半個時鐘周期結束之前。在該時刻t7， 弱上拉驅動器CPUW斷開，并且接通上級設備C中的強的中等驅動 器(Mittentreiber)，以便將信號電壓v拉到中等電壓狀態。該中等 電壓狀態在更靠后的時刻t9達到。因此，同時還結束從電路裝置J 到上級設備C的邏輯值1的傳輸。
圖7示出從電路裝置J向上級設備C傳輸邏輯值0的相應圖。 其中，基本上，第一過程與根據圖6的前3個時刻t0、 tl、 t3的過程 相同。但是，電路裝置J中的第二比較器K2獲取上升沿fl,并通過 相應的內部時鐘信號jclk和數據信號jd將此以信號傳輸 (signalisieren )到控制裝置JC。控制裝置JC在此時處于這樣一個 狀態中，即其中強下拉驅動器和弱下拉驅動器被啟動，從而兩個晶體 管Tw、 Ts被啟動。這導致信號電壓v的下拉。在隨后的時刻t3，這 被上級設備C中的相應比較器獲取，隨后，上級設備C在相應的比 較器信號等于0時斷開上級設備C的弱上拉驅動器CPUS。這對應于 信號電壓v的時刻t3的電壓狀態。因此，信號電壓v在低電壓狀態 VI的方向上下降，這可以通過第二邊沿f2來識別。就在達到低電壓 狀態VI之前不久，通過電路裝置J的笫一比較器Kl輸出相應的比較 信號作為輸出信號ko，然后，其控制裝置JC斷開強下拉驅動器JPDS。 通過弱下拉驅動器JPDW，信號電壓v被進一步一直下拉到低電壓狀 態V1，這對于隨后的時刻t6示出。在該電壓狀態V1中，信號電壓v一直保持到在時鐘T的半個周期過去之前不久的時刻t7。在第七時刻 t7，強的中等驅動器被接通，從而信號電壓v又上升到中等電壓狀態。 這在該上升開始之后不久被第一比較器Kl獲取。基于第一比較器Kl 的以信號表示相應下閾值被超過的相應比較信號，在后面緊隨的時刻 t8斷開弱下拉驅動器JPDW。在所示出的隨后的時刻t9，信號電壓v 又達到中等電壓狀態Vm，并且邏輯0從電路裝置J到上級設備C的 傳輸結束。
圖8示例性示出集成電路裝置的優選控制裝置JC的部件。對所 示部件施加從傳輸中所獲得的內部時鐘jclk和所接收的數據jd。所接 收的數據被施加到用于檢測發送開始的模塊SOFD。在檢測到所接收 的值時，該值被施加到移位寄存器SR。移位寄存器SR將所施加的值 隨著每個時鐘jdk而移動一個位置。移位寄存器SR的第三寄存器位 置(Registerplatz )位于觸發器FF1的時鐘輸入端，其中待輸出數據 jo的狀態或邏輯值0或1施加到該觸發器。觸發器FF1的輸出值被施 加到下拉控制裝置JPDC，該下拉控制裝置還被施加以第一比較器Kl 的輸出值或輸出信號ko。其它部件用于輸出時鐘信號TCK以及第二 和第三比特比特2、比特3的值dbit0、 dbitl，也就是輸出所接收 并被重構的數據jd。借助復位信號res，可以對部件復位。
根據替換實施方式，還可以在電路裝置上設置3個或更多連接觸 點。尤其地，為了如上所述地雙向傳輸數據，還可以將另一電壓用作 上面示例性提到的信號電壓v。
而且，不必非要使用主要處于低電壓電平的通信導線的電壓。也 可以考慮具有相反電壓狀態的布置。
有利地，這種方法不僅可應用于借助僅兩個電壓端子來檢查集成 電路裝置，而且可用于其它應用。除了串行的數據傳輸之外，在應用 開發時，構造適合于作為所謂的調試接口。也可以使用用于生產測試 的編程接口 (閃存-EEPROM)或者測試接口。
權利要求
1. 一種集成電路裝置(J)，-具有用于與外部部件和設備(C)串行地交換數據和/或信號的連接觸點(S0，SDAT)，以及-具有控制裝置(JC)和/或串行接口(JD)，用于借助于這樣一個連接觸點(SDAT)處至少在低電壓狀態(Vl)、中等電壓狀態(Vm)和高電壓狀態(Vh)之間被調制的信號電壓(v)來以借助于時鐘(T)進行時鐘控制的方式接收數據(jd)，其特征在于，-所述控制裝置(JC)和/或接口(JD)包括開關裝置(Ts，Tw，Rw)，其中所述開關裝置被設計和/或控制為使得通過所述開關裝置(Ts，Tw，Rw)在接收到從所述電壓狀態中一個電壓狀態(Vm)轉換為所述電壓狀態中另一電壓狀態(Vh)的邊沿(f1)之后將所述另一電壓狀態在時間上經過所述時鐘(T)的半個時鐘周期之前拉到所述電壓狀態中與所述另一電壓狀態(Vh)不同的電壓狀態(Vl)，而在發送模式中經由該連接觸點(SDAT)發送數據(jo)。
2. 根據權利要求1所述的電路裝置，其中所述控制裝置(JC)和 /或接口 (JD)被設計和/或控制為使得通過所述開關裝置(Ts, Tw， Rw)在接收到從中等電壓狀態(Vm)轉換為更高電壓狀態(Vh)或 更低電壓狀態(VI)的邊沿(fl)之后將電壓狀態在時間上經過所述 時鐘(T)的半個時鐘周期之前拉到相對于中等電壓狀態(Vm)來說 更低的電壓狀態(VI)或更高的電壓狀態(Vh)中，來在發送模式中 通過該連接觸點(SDAT)發送數據(jo)。
3. 根據權利要求1或2所述的電路裝置，具有比較器電路(K), 所述比較器電路被設計和/或控制為使得既提取調制到信號電壓(v ) 上的數據(csd)作為所述電路裝置的內部數據(jd)，也提取調制到信號電壓(v)上的時鐘(T)作為所述電路裝置的內部時鐘(T*)。
4. 根據上述權利要求之一所述的電路裝置，具有電路裝置側的發 送控制裝置(JC)，所述發送控制裝置包括計數器，所述計數器用于 使用由所述設備(C)發送的數據或電壓狀態來對時鐘的數量計數， 所述發送控制裝置還具有用于在所述計數器達到固定的或可預定的 固定計數器值時向所述設備(C)發送所述數據(jo)的部件。
5. 根據上述權利要求之一所述的電路裝置，具有用于微弱地將信 號電壓拉到另 一個、尤其是相反的電壓狀態(VI)的晶體管裝置(Tw， Rw)、以及用于強烈地將信號電壓拉到另一個、尤其是相反的電壓 狀態(VI)的晶體管裝置(Ts)。
6. 根據上述權利要求之一所述的電路裝置，其中對于測試工作方 式，所述電路裝置被設計和/或控制為將與信號電壓一起施加的時鐘(T)作為內部時鐘(T*)施加到所述電路裝置的部件。
7. 根據上述權利要求之一所述的電路裝置，具有開關裝置(SW )， 用于啟動用于分析信號電壓(v)的比較器電路(K)，和/或在測試 工作方式中和/或在開發電路裝置時和/或在開發電路裝置的軟件時和/ 或在帶尾編程時和/或在通過電路裝置實現的應用中查找故障時啟動 測試接口 (TIF)。
8. 根據上述權利要求之一所述的電路裝置，所述電路裝置被設計供的數據、以及測量數據或傳感器數據，作為在發送模式中要經由連 接觸點(SDAT)發送的數據(jo)。
9.一種設備(C )，-具有用于與集成電路裝置(J)串行地交換數據和/或信號的連接觸點(S0， SDAT)，其中集成電路裝置尤其是根據上述權利要求 之一的電路裝置，誦具有控制裝置(CC)和/或串行接口 (CD)，用于通過在這種 連接觸點(SDAT)處至少在低電壓狀態(VI)、中等電壓狀態(Vm) 和高電壓狀態(Vh)之間調制信號電壓(v)而以借助于時鐘(T) 進行時鐘控制地發送數據(csd)，其特征在于，-所述接口 ( CD )被設計和/或控制為使得所述接口在接收模式中 從所述電壓狀態中一個電壓狀態(Vm)轉換為所述電壓狀態中另一 電壓狀態(Vh)，并且所述接口至少在通過所述電路裝置(J)在時 間上經過所述時鐘的半個時鐘周期之前將所述另一電壓狀態拉到所 述電壓狀態中與所述另一電壓狀態(Vh)不同的電壓狀態(VI)時采 集對所述電路裝置(J)的數據(jo)的接收。
10. 根據權利要求9所述的設備(C)，其中所述接口 (CD)被 設計和/或控制為使得所述接口在接收模式中從中等電壓狀態(Vm) 轉換為更高電壓狀態(Vh)或更低電壓狀態(VI)，并且至少在通過 所述電路裝置(J)在時間上經過所述時鐘(T)的半個時鐘周期之前 將電壓狀態拉到相對于所述中等電壓狀態(Vm)來說更低的電壓狀 態(VI)或更高的電壓狀態(Vh)時采集對所述電路裝置(J)的數 據(jo)的接收。
11. 根據權利要求9或10所述的設備(C ),其中所述接口被設 計和/或控制為在接收模式期間在切換到所述另 一電壓狀態時、尤其是 在切換到更高或更低電壓狀態(Vh; VI)時回退地施加信號電壓(v)。
12. —種用于通過公共連接觸點(SDAT )傳輸數據或信號的系統， 具有根據權利要求1至8中任一項所述的集成電路裝置，并且具有根據權利要求9至11中任一項所述的設備(C )。
13. —種用于通過在集成電路裝置(J)的連接觸點(SDAT)處 至少在低電壓狀態(VI)、中等電壓狀態(Vm)和高電壓狀態(Vh) 之間調制信號電壓(v)來串行傳輸數據(csd)的方法，其特征在于，-在接收模式中，通過連接到所述連接觸點(SDAT )的設備(C )， 在該連接觸點(SDAT)處施加具有從所述電壓狀態中一個電壓狀態 (Vm)轉換為所述電壓狀態中另一電壓狀態(Vh)的邊沿(fl)的 信號電壓(v)，并且-為了在接收到所述邊沿(fl)之后進行發送，通過所述電壓裝 置(J)將所述信號電壓(v)拉到所述電壓狀態中與所述另一信號狀 態(Vh)不同的信號狀態(VI)。
14. 根據權利要求13所述的方法，其中通過所述設備(C)將所 述邊沿(fl)施加到連接觸點(SDAT),并且通過所述電路裝置(J)，-為了在接收到所述邊沿(fl)之后發送第一數據狀態，信號電 壓(v)被拉到作為所述另一電壓狀態的相對于作為所述一個電壓狀 態的中等電壓狀態(Vm)更低的或更高的電壓狀態(Vh),-為了在接收到所述邊沿(fl)之后發送第二數據狀態，信號電 壓(v)被保留在由所述設備(C)施加的電壓狀態(Vh)。
15. 根據權利要求13或14所述的方法，其中由上級設備(C )借 助于時鐘(T)時鐘控制地改變信號電壓(v),并且通過集成電路裝 置(J)在接收到邊沿(fl)之后將信號電壓(v)在時間上經過所述 時鐘(T)的半個時鐘周期之前拉到作為所述另一電壓狀態的相對于 作為所述一個電壓狀態的中等電壓狀態(Vm)更低的或更高的電壓 狀態(Vh)。
16. 根據權利要求13至15中任一項所述的方法，采用一種協議， 其中根據所述協議允許通過所述設備(C)發送固定數量的前后連續 的時刻或時鐘(比特1到比特3)，并且在此之后或與此交替地通過 電路裝置(J)發送固定數量的前后連續的時刻或時鐘，至少是一個 時鐘(比特o )。
17. 根據權利要求13至16中任一項所述的方法，其中為了向電 路裝置(J)傳輸時鐘(T)，通過將信號電壓(v)的電壓狀態在中 等電壓狀態(Vm)、更高的電壓狀態或更低的電壓狀態(VI)中的 兩個之間切換、以及通過將電壓狀態轉換回去，所述設備(C)在一 個時鐘周期(T)內時鐘控制地改變信號電壓。
全文摘要
本發明涉及一種集成電路裝置，具有用于與外部部件和設備串行地交換數據和/或信號的連接觸點，以及具有控制裝置和/或串行接口，用于借助施加在這樣一個連接觸點上的、至少被調制在低的、中等的和高的電壓狀態之間的信號電壓通過時鐘控制地接收數據。控制裝置和/或接口被設計為，使得在發送模式中通過該連接觸點發送數據，其中該開關裝置在接收到從所述的一個電壓狀態轉換為另一個電壓狀態的邊沿之后將該另一個電壓狀態在所述時鐘的半個時鐘周期結束之前拉到與該另一個電壓狀態不同的電壓狀態。此外本發明還涉及用于運行這種電路裝置的設備和方法。
文檔編號G01R31/28GK101545949SQ20091000738
公開日2009年9月30日 申請日期2009年2月17日 優先權日2008年3月28日
發明者G·烏姆巴赫, J·弗蘭克, T·魯本, W·霍恩, 喬奇姆·里特, 迪耶特·巴埃徹爾 申請人:邁克納斯公司