專利名稱：具有測試結構的半導體器件和晶片以及評估凸塊下金屬化的附著力的方法
技術領域：
本發明涉及一種設置有在一個或更多個公共接觸區中相互電連接的圖案化焊盤 金屬層和圖案化凸塊下金屬化層(under-bumpmetallization layer)的半導體器件。本發 明還涉及包括根據本發明的半導體器件的產品和半導體晶片。本發明還涉及評估圖案化凸 塊下金屬化層在半導體晶片的圖案化焊盤金屬層上的附著力的方法。
背景技術：
當在例如印刷電路板的襯底上按照倒裝芯片方法安裝半導體器件時，與襯底的電 接觸采用焊料凸塊(solder bumps)形成。這些焊料凸塊在半導體器件上形成，并在襯底上 放置半導體器件后回流(reflow)。該焊料凸塊與半導體器件的集成電路的接觸焊盤電連接。為提高焊料凸塊在半導體器件上的附著力，接觸焊盤設置有凸塊下金屬化物。這 種凸塊下金屬化物還建立了阻止焊料凸塊的成分擴散到焊盤金屬中的阻擋層，并為焊料凸 塊形成容易浸潤的表面。為了半導體器件正確起作用，在接觸焊盤上的凸塊下金屬化物需要足夠的附著 力。如果附著力不足，由于機械載荷，例如由于無意地將包含半導體器件的產品掉落在地板 上，金屬化物可能從焊盤上松動。如果半導體器件無法正常起作用，那么可能執行的許多處 理步驟，例如安裝自身、焊料凸塊的沉積以及進一步封裝和組裝步驟，將沒有益處，產生不 必要的成本。另外，包括該半導體器件的產品由于許多可能的明顯的缺點會停止正常起作 用。為評估凸塊下金屬化物的附著力，采用監控晶片有規律地應用剪切測試，例如每次在二 至五批中采用一個監控晶片。例如當凸塊下金屬化物的沉積工藝中發生變化時，或者例如 當針對新型的晶片發生變化時，也采用監控芯片。該監控晶片設置有相對厚的凸塊下金屬 化層，例如是在具有半導體器件的常規晶片上的凸塊下金屬化層的三至五倍厚。然后，進行 剪切測試，其中確定了監控晶片上的凸塊下金屬化層的屈服強度和失效模式。從這個結果，可以評估恰好在監控晶片之前、之后和/或同時處理的在常規晶片 上的凸塊下金屬化物的附著力。剪切測試是破壞性的，并對凸塊下金屬化物作出間接評估，所以剪切測試對常規 晶片的代表性是不確定的。本發明的目的是提供一種設置有用于評估凸塊下金屬化物的附著力的測試結構 的半導體器件。
發明內容
本發明提供一種半導體器件，包括用于確定在第一公共接觸區中圖案化金屬化層 和圖案化焊盤金屬層之間的接觸電阻的第一測試結構，該第一測試結構包括作為圖案化焊 盤金屬層的一部分的焊盤金屬層部分，以及包括作為圖案化凸塊下金屬化層的一部分、并且通過第一公共接觸區與焊盤金屬層部分電連通的金屬化層部分，該第一測試結構還包括 經由第一導電路徑、經由第一公共接觸區并穿過焊盤金屬層部分彼此電連接的第一和第二 連接區，第一導電路徑實質上延伸穿過金屬化層部分，并且包括經由第二導電路徑彼此電 連接的第三和第四連接區，第二導電路徑經由第一公共接觸區延伸，其中在第一和第二連 接區之間施加電流時，在第三和第四連接區之間發生壓降，表示第一公共接觸區上的壓降。 這樣，通過確定接觸電阻并將其與預定值比較，對每一個晶片或每一個晶片的許多部分可 以獲得圖案化凸塊下金屬化層的附著力的直接評估。這種評估是非破壞性的。這樣，可以 較少地使用監控晶片，或者甚至可以省略。并且，可以較少地在監控晶片上進行厚金屬化層 的沉積，或者甚至可以省略。另外，可以較少地進行剪切測試和監控失效模式，或者甚至可 以省略。在采用第一測試結構測量完成之后，第一和第二連接區優選地可以被例如焊料凸 塊層或隔離層覆蓋。優選地，第一和第二連接區經由第一導電路徑彼此電連接，第一導電路徑實質上 經由第一公共接觸區延伸，使得在采用第一測試結構時，沿著第一導電路徑流動的電流中 超過50%，尤其是超過80%的電流流經第一公共接觸區。更優選地，第三和第四連接區經 由第二導電路徑彼此電連接，使得在第三和第四連接區之間的電導中超過50%，尤其是超 過80 %的電導經由第二導電路徑。更優選地，第一和第二連接區與第三和第四連接區不同。利用這種測試結構，可以 相對較高精度地確定第一公共接觸區上的接觸電阻，例如在四點開爾文測量(four-point Kelvin measurement)的幫助下。例如，第一公共接觸區可以僅包括一個在圖案化凸塊下金 屬化層和圖案化焊盤金屬層之間的接觸表面，但是也可以包括許多在圖案化凸塊下金屬化 層和圖案化焊盤金屬層之間的不同的接觸表面。第一和第二導電路徑優選地通過一個或更 多金屬層并僅僅經由這些金屬層的相互接觸的表面延伸。具體地，第一和第二連接區以下列方式電連接在第一公共接觸區的接觸電阻和 /或在一個或更多其他公共接觸區的接觸電阻在可測量的程序上影響在第三和第四連接區 之間測量的電壓。本發明還提供包括根據本發明的半導體器件的半導體晶片。這種晶片的優點是 它可以直接測試，因此提高了評估圖案化凸塊下金屬化層在該晶片上的附著力的可靠性， 并且也提高該半導體器件制造工藝的產率。這也不必使用監控晶片。優選地，半導體晶片包括的測試結構位于晶片的分裂線或鋸線(sawline)上，或 者接近晶片的邊緣，以便最大化對于集成電路可用的晶片的表面。本發明還提供包括根據本發明的半導體器件的產品。例如，這種產品可以是電氣 產品，例如移動電話或計算機，或者是汽車產品，例如汽車。根據本發明的半導體器件能夠 改進對圖案化凸塊下金屬化層的附著力的評估，并且因此能夠制造改進質量的產品。本發明的另一目的是提供用于評估凸塊下金屬化物的附著力的改進的方法。本發 明提供用于評估圖案化凸塊下金屬化層在半導體晶片的圖案化焊盤金屬層上的附著力的 方法，該方法包括電確定圖案化凸塊下金屬化層的一部分和圖案化焊盤金屬層的一部分之 間的接觸電阻，并檢查所確定的接觸電阻是否超過預定值。這種方法的優點是每一個晶片 可以直接測試，因此提高了評估圖案化凸塊下金屬化層在晶片上的附著力的可靠性，并且 因此也提高該半導體器件制造工藝的產率。這樣，可以較少地使用監控晶片，或者甚至可以省略。并且，可以較少地在監控晶片上進行厚金屬化層的沉積，或者甚至可以省略。另外， 可以較少地進行剪切測試和監控失效模式，或者甚至可以省略。根據本發明的方法的另一 個優點是以非破壞性方式進行凸塊下金屬化物的附著力評估。具體地，根據本發明的方法包括通過施加第一已知電流以及測量第一公共接觸區 上的第一電壓來確定第一電阻，該第一已知電流在第一對連接區之間流動，通過作為圖案 化焊盤金屬層的一部分的第一焊盤金屬層部分、通過作為圖案化凸塊下金屬化層的一部分 的第一金屬化層部分并經由第一金屬化層部分和第一焊盤金屬層部分之間的第一公共接 觸區。優選地，在與第一對連接區不同的第二對連接區上測量第一電壓，并且其中所述 第二對的連接區通過第一焊盤金屬層部分、第一金屬化層部分和第一公共接觸區互相連 接。利用該方法，例如在四點開爾文測量的幫助下，可以相對較高準確度地確定在公共接觸 區上的接觸電阻。
現在將參考附圖，將以非限制的方式更詳細地說明本發明，其中圖1示出在根據本發明的半導體晶片的優選的實施例中的半導體晶片；圖2示出在根據本發明的半導體器件的實施例中的測試結構和襯底的示意性截 面圖；圖3示出在根據本發明的半導體器件的替代的實施例中的第一測試結構和第二 測試結構的俯視圖；圖4示出在根據本發明的半導體器件的另一的實施例中的第三測試結構和第四 測試結構的俯視圖；以及圖5示出設置有附加金屬化層部分的第五測試結構。
具體實施例方式圖1示出在根據本發明的半導體晶片的優選的實施例中的半導體晶片1。半導體 晶片1包括由半導體材料例如硅組成的襯底2，并包括根據本發明的半導體器件4。半導體 器件4優選地包括集成電路6和測試結構8。優選地，半導體器件也包括附加測試結構9。 在這個示例中，測試結構4與集成電路6電分離。替代地，測試結構4可以與集成電路6電 連接，例如通過共享一個連接區(未畫出，但例如在圖2中畫出并以參考數字14和16提 及)。半導體晶片可以沿著線IOA和IOB分裂或鋸開從而使單獨的半導體器件4彼此分離。 半導體器件4可以組裝在根據本發明的產品中。圖2示出在根據本發明的半導體器件4的實施例中，作為測試結構8的示例的基 本測試結構11，以及襯底2的示意性截面圖。在這個實施例中的基本測試結構11包括第 一連接區14和第二連接區16，在使用時從晶片的外部由例如電壓計或電流表的探針接觸。 例如，在采用基本測試結構11的測量完成之后，第一和第二連接區可以被例如焊料凸塊層 或隔離層覆蓋。分別在第一金屬化層部分18和第二金屬化層部分20的頂部表面上，形成 第一連接區14和第二連接區16。替代地，例如也可以在公共接觸區22外部的焊盤金屬層部分24的頂部表面形成第二連接區16。第一和第二連接區經由第一導電路徑彼此電連接，在這個示例中第一導電 路徑由焊盤金屬層部分24和第一和第二金屬化層部分18和20組成，第一導電路徑實質上 經由公共接觸區22延伸。基本測試結構11還設置有第三和第四連接區，在這個示例中第 三和第四連接區分別與第一和第二連接區14和16重合，并且經由第二導電路徑實質上彼 此連接，第二導電路徑經由公共接觸區22延伸并且在這個示例中與第一導電路徑重合。第一導電路徑應當實質上經由公共接觸區22延伸。換句話說，由測試源輸送并施 加至第一和第二連接區的、流經第一導電路徑的測試電流應當實質上流經公共接觸區22， 雖然實際上測試電流的一部分會經由寄生路徑泄露。優選地，如果圖案化焊盤金屬層和圖 案化凸塊下金屬化層在公共接觸區中彼此正確地粘附在一起，由測試源輸送的電流至少 50%的部分應當流經公共接觸區22。更加優選地，這個部分應當超過75%。電流路徑不應 延伸至圖案化焊盤金屬層和圖案化凸塊下金屬化層的外部。具體地，在電流路徑中電路元 件的存在將妨礙在公共接觸區中這些層的附著力質量的正確評估。在第一和第二連接區14 和16之間施加電流時，在第一和第二連接區之間發生壓降，表示公共接觸區22上的壓降。 例如，在公共接觸區22上的壓降在可測量的程度上影響第一和第二連接區14和16之間的 壓降。例如，在第一和第二連接區14和16之間的壓降的超過是由于公共接觸區22上 的壓降，或者例如，在第一和第二連接區14和16之間的壓降的超過10%是由于公共接觸區 22上的壓降。如果采用相對靈敏的測量設備，在第一和第二連接區14和16之間的壓降的
或者少于也可以是由于公共接觸區22上的壓降。在這個示例中，基本測試結構11也包括隔離層部分26，該隔離層部分26限定了公 共接觸區22的尺寸并防止電流從第一連接區14流向第二連接區16而不通過公共接觸區 22。隔離層部分26例如可以由氮化硅(SiN)或氧化硅(SiO)組成，例如通過等離子體增強 化學氣相沉積，或者由有機材料組成。例如，焊盤金屬層部分24的厚度在從0. 1至2微米范圍內，例如1微米。它可以 包括許多不同的金屬層，例如銅層和鋁層。第一和第二金屬化層部分18和20的厚度優選 地在3至5微米之間，并且優選地在其頂部表面包括相對薄的金涂層，例如該薄的金涂層具 有幾十納米的厚度。這個金涂層設置為實質上防止鎳的氧化，在這個示例中構成第一和第 二金屬化層部分18和20的主體。第一和第二金屬化層部分18和20是圖案化凸塊下金屬化層(未示出)的一部 分，該圖案化凸塊下金屬化層實質上在半導體晶片2上延伸。類似地，焊盤金屬層部分24 是圖案化焊盤金屬層的一部分，并且隔離層部分26是圖案化隔離層的一部分。這些圖案化 層通常包括許多層部分，例如集成電路6包括的這些層部分。例如一個或更多這些圖案化 層可以是厚度均勻的。優選地，采用鎳的無電沉積和金的浸入沉積，沉積圖案化凸塊下金屬 化層。在無電鎳沉積之前，對圖案化焊盤金屬層進行清潔和活化。在活化期間，沉積薄金屬 層，在無電鎳沉積期間實質上去除薄金屬層。例如，該薄金屬層可以是鋅層，在鋅酸鹽處理 期間沉積在焊盤金屬層部分24的鋁頂層的頂部上。替代地，例如該薄金屬層可以是鈀層，在鈀處理期間沉積在焊盤金屬層部分24的 銅頂層的頂部上。這樣的活化處理對本領域的熟練技術人員是眾所周知的，并且進一步的 描述被認為是多余的。替代地，或者附加地，采用金屬化層的金屬的電鍍或覆蓋沉積(blanketd印osition)，隨后是抗蝕層的光刻圖案化，以及蝕刻，可以獲得圖案化凸塊下金屬化層。優 選地，通過金屬的覆蓋沉積，例如通過濺射和/或一個或更多其他真空技術，隨后進行抗蝕 層的光刻圖案化，以及蝕刻，獲得圖案化焊盤金屬層。類似的技術可以用于獲得圖案化隔離層。替代地，或者附加地，旋涂可以用作覆蓋沉積技術。替代地，一個或更多圖案化焊盤金屬層、圖案化凸塊下金屬化層和圖案化隔離層 可以通過采用印刷技術，例如噴墨式印刷，以圖案化方式直接沉積。前面提到的沉積和圖案化技術對本領域的熟練技術人員是眾所周知的，并且進一 步的描述被認為是多余的。第一和第二金屬化層部分18和20可以包括無電沉積鎳層部分。替代地，第一和 第二金屬化層部分18和20可以包括濺射的薄鈦層部分、濺射的薄銅層部分和由電鍍獲得 的鎳層部分。替代地，第一和第二金屬化層部分18和20可以包括濺射的鈦或銅層部分和 濺射的鎳-釩層部分。在圖2中的基本測試結構11可以用于根據本發明的可能的方法。在這個可能的 方法中，通過將測量探針與第一和第二連接區連接，確定第一連接區14和第二連接區16之 間的電阻，該探針與測量儀器連接，該測量儀器例如從測量的電流和電壓確定探針之間的 電阻。所確定的電阻將取決于金屬化層部分18和20以及焊盤金屬層部分24內部的層電 阻，以及公共接觸區22和與公共接觸區22類似的公共接觸區的接觸電阻，該公共接觸區在 第二金屬化層部分20和焊盤金屬層部分24之間是公共的，并將形成具有與公共接觸區22 類似的比接觸電阻(specificcontact resistance)的接觸電阻。從所確定的電阻可以獨 立確定在相關層部分內部的層電阻，在這種情況下是第一和第二金屬化層部分18和20的 層電阻和焊盤金屬層部分24內部的層電阻。例如，可以通過對相關層部分的材料的體電 阻(bulk resistance)采用預定值、測量相關層部分的厚度并采用相關層部分的平面幾何 形狀來完成上述操作。例如，在相關層部分的俯視圖中，可以看到相關層部分的平面幾何形 狀。本領域的熟練技術人員很清楚這種測量方法，并且進一步的描述被認為是多余的。通過 從所確定的電阻減去相關層部分中的層電阻，可以確定公共接觸區22的接觸電阻的值。通 過將這個值與預定值比較，至少對在基本測試結構11附近的半導體晶片的一部分，可以評 估圖案化凸塊下金屬化層和圖案化焊盤金屬層之間的附著力。例如，在圖案化凸塊下金屬 化層和圖案化焊盤金屬層之間的適當的附著力的情況下，該預定值等于預期接觸電阻。例 如，如果所確定的接觸電阻的值超過預定值的χ倍，圖案化凸塊下金屬化層的附著力被認 為對半導體晶片的相關部分是不足的，并且在半導體晶片這個部分上的一個或更多半導體 器件將被處理，或者代替地，圖案化凸塊下金屬化層的附著力被認為對整個半導體晶片是 不足的，并且整個半導體晶片將被處理。取決于附著力的質量要求，χ的值的選擇范圍從例 如2至10，例如χ = 3可用于實踐中。圖3示出在根據本發明的半導體器件4的替代的實施例中，作為測試結構8的另 一示例和附加測試結構9的示例的第一測試結構30和第二測試結構31的俯視圖。顯然第 一和第二測試結構30和31是示例，并且根據本發明的半導體器件4可以包括許多其他的 測試結構。圖3示出第一和第二測試結構的平面幾何形狀。第一測試結構30和第二測試 結構31的示意性截面圖與圖2類似，并且相同的索引數字和名稱將用于描述類似的部分。
第一測試結構30包括由第一和第二連接區14和16組成的第一對連接區。第一 對連接區經由第一導線34、與圖2中的公共接觸區22類似的第一公共接觸區36、以及第二 導線38互相連接。第一測試結構還包括由第三和第四連接區40和41組成的第二對連接 區。第二對連接區通過第三導線44、第一公共接觸區36和第四導線46彼此互相連接。第一對連接區中的第一連接區在第一金屬化層部分18上形成，經由第一導線34 延伸至第一公共接觸區36。第一金屬化層部分18形成第一導線34的頂部部分和第一公共 接觸區36。在圖3中的第一金屬化層部分18還經由第四導線46延伸至第四連接區41。第 二連接區16在第二金屬化層部分20上形成。第三連接區40在第三金屬化層部分54的頂 部表面上形成。焊盤金屬層部分24被第一金屬化層部分18以及第二和第三金屬化層部分 20和54部分覆蓋，并實質上位于其下方。用虛線57表示焊盤金屬層部分24的周邊。第二 和第三導線38和44是焊盤金屬層部分24的一部分，并被與在圖2中的隔離層部分26類 似的隔離層部分覆蓋。第一、第二和第三金屬化層部分18、20和54是圖案化凸塊下金屬化 層的一部分。焊盤金屬層部分24是圖案化焊盤金屬層的一部分。在圖3中的隔離層部分是圖案化隔離層的一部分。第一和第二連接區14和16經由第一導電路徑彼此電連接，該第一導電路徑實質 上經由第一公共接觸區36延伸。第三和第四連接區40和41經由第二導電路徑彼此電連 接，該第二導電路徑實質上經由第一公共接觸區36延伸。第一和第二連接區14和16與第 三和第四連接區40和41不同。在第一和第二連接區14和16之間施加電流時，在第三和 第四連接區40和41之間發生壓降，表示第一公共接觸區36上的壓降。例如，第一公共接 觸區36上的壓降在可測量的程度上影響第三和第四連接區40和41之間的壓降。例如，在第三和第四連接區40和41之間的壓降的超過是由于第一公共接觸區 36上的壓降，或者例如在第三和第四連接區40和41之間的壓降的超過10%是由于第一公 共接觸區36上的壓降。如果采用相對靈敏的測量設備，在第一和第二連接區14和16之間的壓降的或 者少于1 %也可以是由于公共接觸區22上的壓降。第二測試結構31與第一測試結構30類似地限定并類似地設置，但是其第二公共 接觸區48的尺寸與第一公共接觸區36的尺寸實質上不同。例如，第二公共接觸區48是第 一公共接觸區36的四倍大。例如，從第一測試結構30的第一連接區14至第二連接區16的距離和方向與從第 二測試結構31的第一連接區14至第二連接區16的距離和方向實質上相等，例如有之 內的差值，或者例如有10%之內的差值。作為另一示例，從第一測試結構30的第三連接區40至第四連接區41的距離和方 向與從第二測試結構31的第三連接區40至第四連接區41的距離和方向實質上相等，例如 有之內的差值，或者例如有10%之內的差值。第一測試結構30可以用于根據本發明的優選的方法。在采用根據這個優選的方 法的第一測試結構30時，經由第一對連接區施加已知電流。當施加已知電流時，采用具有 與第二對連接區相連的探針的電壓表測量第二對連接區之間的第一電壓。例如，第一電壓 實質上與第三和第四導線44和46內部的層電阻以及探針和第二對連接區之間的接觸電阻 無關。實質上可以通過在第一公共接觸區中的接觸電阻確定從已知電流和測量的第一電壓確定的第一電阻，并且也可以通過焊盤金屬層部分24和金屬化層部分18的一部分內部的 層電阻確定第一電阻，在焊盤金屬層部分24和金屬化層部分18的該部分經由第一公共接 觸區36連接并且用于傳導施加的已知電流的重要部分。在初步近似中，從已知電流和測量的第一電壓ΔV，可以確定接觸電阻Arc = AV/ I。利用第一公共接觸區36的尺寸A，也可以確定比接觸電阻Rs = Rc*A。為了評估圖案化凸塊下金屬化層的附著力，接觸電阻Rc可以與預定值比較。類似 地，比接觸電阻可以與另一預定值比較，例如在圖案化凸塊下金屬化層和圖案化焊盤金屬 層之間的適當的附著力的情況下等于預期的比接觸電阻。此外，可以按照類似的方式使用 具有相互不同尺寸的公共接觸區的更多的與第一測試結構30類似的測試結構。通過繪出 不同尺寸的倒數與相應的接觸電阻的關系，并且采用回歸技術，可以獲得接觸電阻的平均 值。在一個可能更準確的方法中，可以確定在焊盤金屬層部分24和第一金屬化層部 分18的一部分內部的層電阻，并可以從第一電阻中減去該層電阻，焊盤金屬層部分24和 金屬化層部分18的該部分經由第一公共接觸區36連接并且用于傳導施加的已知電流的 重要部分。例如，可以利用焊盤金屬層部分24和第一金屬化層部分18中的材料的體電阻 (electrical bulk resistance)的已知值，利用第一測試結構30的平面幾何形狀，以及通 過測量焊盤金屬層部分24和第一金屬化層部分18的層厚度進行這種確定。替代地，或者附加地，例如，可以通過采用第二測試結構31將第一電阻與類似確 定的第二電阻結合進行這種確定。在第一數學關系中，在第一公共接觸區36和第二公共 接觸區48中的接觸電阻的比值可以預期等于第二公共接觸區和第一公共接觸區尺寸的比 值。類似地，在第二數學關系中，在經由第一公共接觸區36連接并且用于傳導施加的已知 電流的重要部分的焊盤金屬層部分24和第一金屬化層部分18的一部分內部的層電阻，和 在經由第二公共接觸區48連接并且用于傳導施加的已知電流的重要部分的焊盤金屬層部 分24和第一金屬化層部分18的一部分內部的層電阻是相關的。可以采用傳統的電磁理論， 從第一和第二公共接觸區36和48的平面幾何形狀和尺寸以及焊盤金屬層部分24和金屬 化層部分18的層厚度推斷出這種第二數學關系。本領域的熟練技術人員很清楚如何獲得 這種第二數學關系。當將第一電阻與第二電阻結合時，利用第一和/或第二數學關系，可以 確定接觸電阻的相對準確的值。例如，包括第一、第二、第三和第四導線34、38、44和46的 鄰近部分的第一和第二公共接觸區36和48具有類似的形狀，其平面幾何形狀的尺寸僅僅 按數值縮放系數變化。例如，第一和第二對連接區的典型尺寸約為200微米。在另一示例中，第一和第二 對連接區中的每一個連接區是直徑為280微米的圓形。第一和第二公共接觸區的尺寸典型 地約為300微米。然而，第一和第二公共接觸區的尺寸也可以更大或更小，例如約50微米，或者例 如約5微米。優選地，第一和第二公共接觸區的尺寸使得可以準確確定公共接觸區的接觸 電阻。第一假想直線59，位于第一公共接觸區36中，從連接第一公共接觸區36與第一連 接區14的第一導線34至連接第二連接區16與第一公共接觸區36的第二導線38，具有的 長度實質上等于在第一公共接觸區36中最大長度的第二假想直線的長度。其優點是已知電流相對均勻地分布在公共接觸區36上。圖4示出在根據本發明的半導體器件4的另一實施例中，作為測試結構8和附加 測試結構9的另一示例的第三測試結構60和第四測試結構62的俯視圖。圖4示出第三和 第四測試結構的平面幾何形狀。第三測試結構60和第四測試結構62的示意性截面圖與圖 2類似，并且相同的索引數字和名稱將用于描述類似的部分。與圖3中類似的部分將用相同 的索引數字和名稱描述。第三測試結構60包括第一和第二連接區14和16。這些連接區通 過第一和第二金屬化層部分18和20以及焊盤金屬層部分24，經由公共接觸區22互相連 接。焊盤金屬層部分24被抗蝕層部分26 (resist layer portion)覆蓋。第三測試結構設 置有第三和第四連接區40和41，分別在第一金屬化層部分18和第二金屬化層部分20的 頂部表面形成。從第三測試結構60的第三連接區至第四連接區的距離和方向與從第四測 試結構62的第三連接區至第四連接區的距離和方向相等。每一個虛線72表示連接區14、 16、40、41的邊界。第三和第四測試結構60和62彼此類似地限定。第一導電路徑，在這個示例中由 焊盤金屬層24和第一和第二金屬化層18和20組成，與第三測試結構60相比，在第四測試 結構62中具有實質上不同的幾何形狀，結果，與第三測試結構60相比，第三和第四連接區 40和41之間的層電阻在第四測試結構62中實質上不同。根據本發明的另一可能的方法，可以采用第三和第四測試結構。在這個另一可能 的方法中，第三測試結構60的第一和第二連接區14和16之間的第一導電路徑的幾何形狀 與第四測試結構62的第一和第二連接區14和16之間的第一導電路徑的幾何形狀實質上 不同。因此，對第一電壓有貢獻的第三測試結構60的第一和第二連接區之間的層電阻，在 這個情況下是焊盤金屬層部分24內部的層電阻，與對第二電壓有貢獻的第四測試結構62 的第一和第二連接區14和16之間的層電阻實質上不同，在這個情況下是焊盤金屬層部分 24內部的層電阻，第二電壓在第四測試結構62的第三和第四連接區40和41之間測量。在圖4中第一和第二連接區之間確定的電阻，在第一級上等于焊盤金屬層部分24 內部的層電阻、第一金屬化部分18和焊盤金屬層部分24之間的公共接觸區22的接觸電 阻、以及焊盤金屬層部分24和第二金屬化層部分20之間的類似的接觸電阻之和。在第三 和第四測試結構中，焊盤金屬層部分24內部的層電阻與第一和第二金屬化層部分18和20 之間的距離成正比，并且在第三測試結構中焊盤金屬層部分24內部的層電阻與在第四測 試結構中焊盤金屬層部分24內部的層電阻的比值等于在第一測試結構中第一和第二金屬 化層部分之間的距離與在第二測試結構中第一和第二金屬化層部分之間的距離的比值，該 比值選取等于一個系數。根據第三數學關系，第一金屬化層部分18和焊盤金屬層部分24 之間的公共接觸區的接觸電阻Rc近似等于2Rc = (R1-R2) / (1-) +R2，其中Rl是第三測試結 構60的第一和第二連接區14和16之間確定的電阻，并且R2是第四測試結構62的第一和 第二連接區之間確定的電阻。圖5示出第五測試結構73，設置有附加的金屬化層部分74。這些附加金屬化層部 分被隔離層部分76分隔，與圖2中的隔離層部分26類似。第五測試結構與第三測試結構 60類似地限定，并在第一和第二連接區14和16之間具有相等的距離，并且在第三和第四連 接區40和41之間也如此，但是與第三測試結構相比，在第一和第二連接區14和16之間的 第一導電路徑的幾何形狀實質上不同，并且在第三和第四連接區40和41之間的第二導電路徑的幾何形狀也如此。結果，與第三測試結構60相比，在第五測試結構73中第三和第四 連接區之間的層電阻實質上不同。半導體器件可以設置有許多不同的測試結構73，每一個具有類似的平面幾何形 狀，僅附加金屬化層部分74的數量不同。例如，可以繪出金屬化層部分74的數量與第三和 第四連接區40和41之間確定的相應的電阻之間的關系。利用回歸技術，可以獲得兩者之 間的關系，這可以用于確定比接觸電阻的值。第三和第四連接區40和41也可以放置在另一位置，只要在第三和第四連接區上 測量的電壓在可測量的程度上由焊盤金屬層部分24和或者金屬化層部分74或者第一和第 二金屬化層18和20之間的接觸表面的壓降來確定即可。例如，第三和第四連接區可以位 于直接測量焊盤金屬層部分24的一部分上的電壓的位置，焊盤金屬層部分24的該部分設 置有附加金屬化層部分74。當焊盤金屬層部分24由金屬化層部分74覆蓋的一部分內部的 層電阻比金屬化層部分74內部的層電阻大很多時時，例如超過五倍，這尤其重要。在這種 情況下，焊盤金屬層部分24和金屬化層部分74之間的一個或更多接觸表面形成公共接觸 區。因此，相信本發明的操作和結構從前面的描述是顯而易見的。本發明不限制本 文描述的任何實施例，并且在熟練技術人員的能力之內，在權利要求范圍內的修改是可 能的并且認為在所附權利要求的范圍內。同樣地，認為內在地公開了所有的動態發明 (kinematic inversions)，并且認為其在本發明的范圍內。類似于“具體地”、“典型地”、“優選地” “更優選地”等表述的使用不希望限制本發 明。在不背離其范圍的情況下，沒有具體或明確描述或者要求保護的特征可以附加地包括 在根據本發明的結構中。
權利要求
一種半導體器件，設置有在一個或更多個公共接觸區中相互電連接的圖案化焊盤金屬層和圖案化凸塊下金屬化層，其中所述半導體器件包括用于確定在第一公共接觸區中圖案化金屬化層和圖案化焊盤金屬層之間的接觸電阻的第一測試結構，所述第一測試結構包括作為圖案化焊盤金屬層的一部分的焊盤金屬層部分，以及包括作為圖案化凸塊下金屬化層的一部分、并且通過第一公共接觸區與所述焊盤金屬層部分電連通的金屬化層部分，所述第一測試結構還包括經由第一導電路徑、經由第一公共接觸區并穿過所述焊盤金屬層部分彼此電連接的第一和第二連接區，第一導電路徑實質上延伸穿過所述金屬化層部分，并且所述第一測試結構包括經由第二導電路徑彼此電連接的第三和第四連接區，第二導電路徑經由所述第一公共接觸區延伸，其中在第一和第二連接區之間施加電流時，在第三和第四連接區之間發生壓降，表示所述第一公共接觸區上的壓降。
2.根據權利要求1的半導體器件，其中所述第一連接區與所述第三連接區重合，所述 第二連接區與所述第四連接區重合，并且所述第一導電路徑與所述第二導電路徑重合且進 一步單獨延伸穿過所述圖案化焊盤金屬層和所述圖案化凸塊下金屬化層。
3.根據權利要求1的半導體器件，其中所述第一和第二連接區與所述第三和第四連接 區不同。
4.根據權利要求1-3中任一項所述的半導體器件，進一步設置有第二測試結構，所述 第二測試結構與所述第一測試結構類似地限定，并且具有第二公共接觸區，所述第二公共 接觸區與所述第一公共接觸區的尺寸實質上不同。
5.根據權利要求1-4中任一項所述的半導體器件，進一步設置有第二測試結構，所述 第二測試結構與所述第一測試結構類似地限定，并且與所述第一測試結構相比，具有實質 上不同的第一導電路徑的幾何形狀，使得與所述第一測試結構相比，所述第三和所述第四 連接區之間的層電阻在所述第二測試結構中實質上不同。
6.根據權利要求4或5的半導體器件，其中所述第一測試結構從第一連接區至第二連 接區的距離和方向與所述第二測試結構從第一連接區至第二連接區的距離和方向實質上 相等。
7.根據權利要求4-6中任一項的半導體器件，其中所述第一測試結構從第三連接區至 第四連接區的距離和方向與所述第二測試結構從第三連接區至第四連接區的距離和方向 實質上相等。
8.根據權利要求1-7中任一項的半導體器件，其中位于第一公共接觸區內、從第一導 線至第二導線的第一假想直線具有實質上等于第一公共接觸區內最大長度的第二假想直 線的長度，第一導線將第一公共接觸區與第一連接區相連，第二導線將第二連接區與第一 公共接觸區相連。
9.一種半導體晶片，設置有根據權利要求1-8中任一項的半導體器件。
10.一種產品，包含根據權利要求1-8中任一項的半導體器件。
11.一種評估圖案化凸塊下金屬化層在半導體晶片的圖案化焊盤金屬層上的附著力的 方法，所述方法包括電確定所述圖案化凸塊下金屬化層的一部分和所述圖案化焊盤金屬層 的一部分之間的接觸電阻，并檢查所述確定的接觸電阻是否超過預定值。
12.根據權利要求11的方法，包括通過施加第一已知電流確定第一電阻，所述第一已 知電流在第一對連接區之間流動，通過作為圖案化焊盤金屬層的一部分的第一焊盤金屬層部分、通過作為圖案化凸塊下金屬化層的一部分的第一金屬化層部分并經由所述第一金屬 化層部分和所述第一焊盤金屬層部分之間的第一公共接觸區，并且測量所述第一公共接觸 區上的第一電壓。
13.根據權利要求12的方法，其中在所述第一對連接區上測量所述第一電壓。
14.根據權利要求12的方法，其中在與所述第一對連接區不同的第二對連接區上測量 所述第一電壓，并且其中所述第二對的連接區通過所述第一焊盤金屬層部分、所述第一金 屬化層部分和所述第一公共接觸區互相連接。
15.根據權利要求12-14中任一項的方法，包括確定所述第一焊盤金屬層部分內部的 層電阻和所述第一金屬化層部分內部的層電阻，以及根據所述第一電阻、所述第一焊盤金 屬層部分內部的層電阻和所述第一金屬化層部分內部的層電阻來確定接觸電阻。
16.根據權利要求12-15中任一項的方法，所述方法包括以類似確定所述第一電阻的 方法確定第二電阻，通過施加第二已知電流在第三對連接區之間流動，通過作為圖案化焊 盤金屬層的一部分的第二焊盤金屬層部分、作為圖案化凸塊下金屬化層的一部分的第二金 屬化層部分以及所述第二金屬化層部分和所述第二焊盤金屬層部分之間的第二公共接觸 區，并且測量所述第二公共接觸區上的第二電壓，并根據所述第一和第二電阻來確定接觸 電阻。
17.根據權利要求16的方法，其中所述第二公共接觸區與所述第一公共接觸區的尺寸 實質上不同。
18.根據權利要求16或17的方法，其中在所述第一對連接區之間經由所述第一公共接 觸區的導電路徑的幾何形狀與在所述第三對接觸區之間經由所述第二公共接觸區的導電 路徑的幾何形狀實質上不同，使得產生所述第一電壓的所述第一對連接區之間的層電阻與 產生所述第二電壓的所述第三對連接區之間的層電阻實質上不同。
19.根據權利要求11-18中任一項的方法，其中采用無電鍍沉積，來沉積所述圖案化凸 塊下金屬化層。
20.根據權利要求11-19中任一項的方法，其中通過活化處理來活化所述圖案化焊盤 ^riM O
21.根據權利要求11-20中任一項的方法，其中所述方法包括采用監控晶片進行剪切 測試。
22.根據權利要求11-21中任一項的方法，其中所述半導體晶片是根據權利要求9的半 導體晶片。
全文摘要
一種半導體器件，具有在公共接觸區(22)中互相電連接的圖案化焊盤金屬層和圖案化凸塊下金屬化層。所述半導體器件包括用于確定在公共接觸區(22)中的圖案化焊盤金屬層和圖案化凸塊下金屬化層之間的接觸電阻的第一測試結構(11)。所述第一測試結構包括焊盤金屬層部分(24)，以及通過公共接觸區(22)與焊盤金屬層部分(24)電連通的金屬化層部分(18)。所述第一測試結構(11)還包括實質上經由公共接觸區(22)彼此電連接的連接區(14、16)。在連接區(14、16)之間施加電流時，發生表示公共接觸區(22)上的壓降的壓降。
文檔編號G01R31/04GK101884102SQ200880118962
公開日2010年11月10日 申請日期2008年12月1日 優先權日2007年12月6日
發明者澤格·巴爾迪, 菲利普·勒迪卡, 達維德·德莫爾特勒, 露西·魯斯韋耶 申請人:Nxp股份有限公司