一種集成電路測試系統的制作方法

文檔序號：6038350閱讀：206來源：國知局

專利名稱：一種集成電路測試系統的制作方法
技術領域：
本實用新型涉及電學領域，尤其涉及集成電路，特別是一種集成電路測試系統。
技術背景現有技術中，集成電路測試裝置采用排線出線方式，因此在數字測試頻率方面，最高只能達到10MHz;在系統資源方面，由于總線資源和數量的限制，難以開發或者運行更多測試選件，如A/D、 D/A的測試板，任意波形發生器等均不能引入；在并行測試能力方面，最多能實現4個測試位的并行測試能力。 ' 實用新型內容本實用新型的目的在于提供一種集成電路測試系統，所述的這種集成電路測試系統置要解決現有技術中集成電路測試裝置測試頻率低、系統資源有限和并行測試能力弱的技術問題。本實用新型的這種集成電路測試系統由一個上位控制機、一個背板接口電路、一個雙獨立總線電路和待測集成電路接口裝置構成，其中，所述的背板接口電路上連接有電源，所述的雙獨立總線電路與待測集成電路接口裝置連接，背板接口電路與雙獨立總線電路之間連接有接口電路板，所述的接口電路板與所述的上位控制機連接，背板接口電路與雙獨立總線電路之間還至少連接有一個功能測試電路板。進一步的，所述的上位控制機中設置有PCI總線，所述的接口電路板通過PCI總線與上位控制機連接。進一步的，所述的功能測試電路板是數字輸入輸出電路板。進一步的，所述的功能測試電路板是16通道數字信號采集電路板。進一步的，所述的上位控制機與所述的接口電路板之間設置有一個
PCI接口模塊，所述的PCI接口模塊由控制器、計時器和目標PCI接口構成，所述的控制器、計時器和目標PCI接口相互連接，目標PCI接口與上位控制機的PCI總線連接。本實用新型的工作原理是本實用新型將測試集成電路所需的全部資源整合起來，集成在一臺設備內。通過功能強大的后臺軟件來管理這些資源。提供方便靈活的人機交互界面，將用戶的測試需求通過軟件轉換成測試程序。在上位計算機的控制下，自動完成資源的分配和使用，實現集成電路參數的測試。本實用新型采用通用的數據總線，各個功能測試電路板選件采用一致的電氣和機械接口，不同的選件可以在總線槽任意位置插放。利用系統軟件自動識別硬件類型，進行后臺管理。除了接口電路板以外，其他任何可選功能測試電路板都可以實現靈活自由配置，并且由軟性自動實現管理。本實用新型采用單一的待測集成電路接口裝置，整個系統與待測集成電路接口裝置集成，無需龐大的主機柜和連接線纜。整個系統只有電源和工控機傳輸線跟外圍相連接。降低了系統的運行成本，提高了信號的穩定性，提高了機臺的平均無故障時間。同時減少了設備的維護費用，獲得更低的測試成本。本實用新型采用pci接口電路連接接口電路板和上位控制機連接，因此適合高速(50MHz矢量發生)數字測試、ADC/DAC等混合信號測試技術。具體測試過程如下直流測試測試器件的各種電壓電流參數，確保其達到設計要求。包括管腳驅動能力，電源功耗，電壓幅度，電流大小等等。數字測試確保器件的預期邏輯功能能夠正確的執行。根據不同的數字器件，測試其數字功能是否滿足設計指標或者滿足客戶需求。 1)、測試方法選擇
根據不同的電路對象、故障對象以及可測試性設計方法的不同組合，選擇不同的測試方法。電路對象可劃分為組合電路，時序電路，存儲器電路，射頻電路等。故障對象有Stuck-at故障模型、躍遷故障模型、路徑延時故障模型、IDDQ模型等。可測性方法有局部掃描設計、全掃描設計、內建自測試等等。功能測試是20世紀70年代實用新型的一種測試方案，代表了第一代 IC測試，應用非常廣泛。功能測試的原理很簡單，它采用仿真系統激勵和響應的方案，通過模擬被測器件的實際工作情況來判定器件功能。它的優點是不增加芯片的成本。掃描鏈測試利用EDA工具自動產生可以在ATE上運行的測試向量，利用EDA工具自動診斷導致元器件失效的故障產生的原因。ATPG的優點是一方面ATPG工具針對故障模型生成高質量的測試向量，另一方面ATPG工具利用生成的測試向量進行故障仿真和測試覆蓋率計算。內建自測試廣義的BIST技術包括LBIST、 MBIST和邊界掃描技術。利用EDA工具自動生成被測電路的測試用IP，完成測試序列生成和輸出響應分析兩個任務，通過分析被測電路的響應輸出，判斷被測電路是否有故障。BIST的優點是可以在芯片的工作頻率下進行實速測試，所以它可以縮短測試時間，降低測試成本。還降低了芯片測試對ATE測試機memory容量的要求。2)、測試信號生成本實用新型采用向量生成法。通過向量文件傳遞測試信號的邏輯，通過功能管腳設置規定測試信號的周期、實際電平、初值、波形模式、脈寬等其它要素。測試向量和管腳功能設置相結合，生成測試信號。功能測試流程首先要知道待測器件的功能，然后將器件功能告訴測試機，最后測試機生成測試信號加載到器件上，模擬器件實際工作，得出測試結果。數字器件的功能一般采用真值表或狀態圖表示。以真值表為參考，將待測器件的管腳邏輯按時序排列起來就是一張向量圖，某一時刻的邏輯就是一條測試向量。掃描鏈測試流程在芯片測試模式下，ATE串行掃描輸入和輸出這些存儲元件的數據。掃描測試包括掃入圖形數據(對每一個掃描鏈加載)，加上一個或多個功能時鐘周期，然后掃出捕獲的響應數據。內建自測試流程在芯片內部集成BIST控制器、測試向量發生器和電路特征壓縮器。ATE設置好BIST模式，加上一個或多個功能時鐘周期，等待測量時間段過后判斷結果標志。3)、向量文件向量文件是測試工程師編寫測試向量的文件。為了方便測試工程師描述器件功能，向量文件格式仿照器件真值表制定，本實用新型的硬件不能直接識別向量文件。向量文件編寫好后，必須經過編譯，生成硬件能識別的下載文件。該文件和向量文件同名，后綴為".hex"。混合信號測試混合信號測試，是指對含有A/D、 D/A、鎖相環等兼有數字和模擬2種信號的混合電路芯片的測試。主要是指對ADC/DAC的性能測試，而它們各自又可以分為動態參數測試和靜態參數測試。動態參數有時也稱作傳輸參數，動態參數描述的是器件對一個特定頻率或多頻率時序變化信號的采樣(從模擬信號中建立數字波形)和重現(利用數字輸入建立模擬信號)能力。動態參數反映器件模擬信號采樣和輸入數字波形的再現能力，總諧波失真(THD)、信噪比(SNR)及有效位數等指標可使制造商對器件輸出的"純度"和數字信息精度進行量化。靜態參數也叫線性參數，和動態參數相反，靜態關注的則是器件內部電路的誤差。對ADC/DAC來說，這些內部誤差包括器件的增益、偏移、積
分非線性(INL)和微分非線性(DNL)誤差。這些參數說明了靜止的模擬信號轉換成數字信號的情況，主要關注具體電平與相應數字代碼之間的關系。本實用新型涉及的技術還有新型動態測試技術產生于上世紀80年代，主要圍繞數字信號處理和傅立葉變換，將時域波形和信號分別轉換為頻譜成分。這種技術可以同時對多個測試頻率進行采樣，效率和重復性非常高。把模擬信號在時域內轉換成數字代碼，然后用傅立葉變換轉換成頻譜。對ADC/DAC輸出進行傅立葉分析，可提供寶貴的性能信息，但如果測試時條件設置不當得到的信息也會毫無意義。為了從器件輸出信號的傅立葉分析中提取有意義的性能參數，在分析FFT結果之前首先需要考慮測試條件，其中包括輸入信號完整性、采樣頻率、一致性及系統測量誤差(假頻、量化及采樣抖動誤差等)。對于模數轉換器來說，輸入信號的"純度"會影響數字輸出的性能。輸入信號中的耦合噪聲將轉換為輸出信號數字噪聲，如果輸入信號中有太多噪聲和失真，ADC性能實際上會被測試條件所掩蓋。輸入信號的精度和純度最終取決于器件的轉換分辨率，一般來說測試設備的精度要比被測器件高IO倍以上。另外可以考慮在輸入端使用濾波器，除去輸入信號之外的噪聲和失真。采樣頻率是采樣時間的倒數，如果采樣數據點選擇正確，一個無限時序變化信號可用有限幾個數據點來表示。通過奈奎斯特采樣間隔定理，即采樣頻率必須是被測信號頻率的兩倍以上，可以獲得正確的采樣頻率范圍，利用采樣點再現輸入信號。ADC必須以輸入頻率兩倍以上的時鐘"運行" 或采樣，以便正確地數字化再現出輸入信號，得到有效的動態測試結果。一致性是動態測試第二個關鍵的部分，當能對測試信號的生成與采樣進行控制時，它可以提供很多東西。一致性采樣也叫相干采樣，主要是為了保證在采樣數據中，包含完整的輸入周期信號，使得在有限的樣本中收
集到盡可能多的輸入信息。相干采樣確定了測試頻率(Ft)、樣本大小(M)、采樣頻率(FS)以及測試周期(N)之間的關系，有如下公式M/Ft=N/Fs 其中，這里的M和N為互質數。此外，相干采樣還可以保證傅立葉變換將采樣數據的頻率信息對應在離散的頻率點上。量化誤差指的是從時序變化信號中可分離出的最小量值信息，以ADC 測試為例，量化誤差就是最小步距代表的電壓，或建立輸入測試信號的模擬信號源最小分辨率。假頻是由采樣產生的，它將高頻信號認作低頻信號。實際上當采樣頻率小于信號頻率兩倍時，采樣周期即已違反了奈奎斯特采樣定理，對高頻信號采用低采樣率的結果就好像它是一個低頻信號。抖動誤差是指系統輸入或采樣能力與期望值之間的差異或偏離，換句話說，本來一個有一定幅度的信號預計在時間X產生，但由于抖動誤差會使信號比預期的時間提前或推遲出現；同樣抖動誤差也可能在采樣時產生，原來規定在時間X采集數據但實際卻比預期時間提前或推遲。量化誤差、抖動誤差和假頻都會使輸入信號失真，在頻譜上出現錯誤<蘭自I 口必o如果測試條件都設置正確，同時也遵守采樣規則，那么時基采樣信號經傅立葉變換后的頻率部分將提供重要的器件性能參數。從頻譜可以算出五個重要動態傳輸特性分別是信噪比(SNR)、總諧波失真(THD)、無雜散動態范圍(SFDR)、信號與噪聲失真比(SINAD)以及有效位數(ENOB)。信噪比是輸入信號和噪聲(不包括任何諧波)的功率比，是定義器件內部噪聲大小的基本參數。理論上ADC的信噪比范圍取決于系統的位數，可由下式得出SNR=6. 02N+1. 76db其中，這里N代表位數。系統內部噪聲會使偏離或SNR大于理論值范圍，可能造成誤差的原因包括器件量化誤差、器件內部噪聲和驅動、采樣源產生的非線性噪聲。總諧波失真是輸入信號與系統所有諧波的總功率比，它可提供系統對稱和非對稱非線性產生的總失真大小。無雜散動態范圍能對系統失真進行量化，它是基本頻率與雜波信號最大值的數量差。雜波通常產生于各諧波中(雖然并不總是這樣)，它表示器件輸入和輸出之間的非線性。偶次諧波中的雜波表示傳遞函數非對稱失真，一個"給定"的輸入信號應該產生一個"給定"的輸出，但由于系統非線性，實際輸出并不等于預期值，當系統接收到大小相等極性相反的信號時，得到的兩個輸出不相等，這里的非線性就是非對稱的。奇次諧波中的雜波表示系統傳遞函數的對稱非線性，即給定的輸入產生的輸出失真對正負輸入信號在數量上都是相等的。信號與噪聲失真比是輸入信號和所有輸出信號失真功率比，它測量的是輸出信號所有傳遞函數非線性加上系統所有噪聲(量化、抖動和假頻)的累積效果。有效位數是在ADC器件信噪比基礎上計算出來的，它將傳輸信號質量轉換為等效比特分辨率。實際上系統噪聲使輸出信號失真，失真大小就反映在信噪比上。ADC的比特分辨率可以用來計算給定器件的理論信噪比，反過來也成立，所以器件的信噪比測量值也可用來計算有效器件比特分辨率。所有噪聲源和器件的不精確性合在一起，可以轉化為量化誤差與有效器件分辨率。下式表示了有效位數與信噪比的關系ENOB=[SNR(dB)-1.76dB]/6.02dB測試ADC靜態性能時，要考慮兩個重要因素第一、對于給定的模擬電壓，一個具體數字代碼并不能告訴多少有關器件的信息，它僅僅說明這個器件功能正常，要知道器件功能到底如何還
必須考慮模擬電壓的范圍(它會產生一個輸出代碼)以及代碼間的轉換點。第二、動態測試一般關注器件在特定輸入信號情況下的輸出特性，而靜態測試是一個交互性過程，要在不同輸入信號下測試實際輸出。器件理想輸出與實際輸出之差定義為偏移誤差，所有數字代碼都存在這種誤差。在實際中，偏移誤差會使傳遞函數或模擬輸入電壓與對應數值輸出代碼間存在一個固定的偏移。通常計算偏移誤差方法是測量第一個數字代碼轉換或"零"轉換的電壓，并將它與理論零點電壓相比較。增益誤差是預估傳遞函數和實際斜率的差別，增益誤差通常在模數轉換器最末或最后一個傳輸代碼轉換點計算。為了找到零點與最后一個轉換代碼點以計算偏移和增益誤差，可以采用多種測量方式，最常用的兩種是代碼平均法和電壓抖動法。代碼平均測量就是不斷增大器件的輸入電壓，然后檢測轉換輸出結果。每次增大輸入電壓都會得到一些轉換代碼，用這些代碼的和算出一個平均值，測量產生這些平均轉換代碼的輸入電壓，計算出器件偏移和增益。電壓抖動法和代碼平均法類似，不同的是它采用了一個動態反饋回路控制器件輸入電壓，根據轉換代碼和預期代碼的差對輸入電壓進行增減調整，直到兩代碼之間的差值為零。當預期轉換代碼接近輸入電壓或在轉換點附近變化時，測量所施加的"抖動"電壓平均值，計算偏移和增益。和前面討論的偏移和增益沒有多大關系，非線性微分和積分指代碼轉換與理想狀態之間的差異。非線性微分(DNL)主要是代碼步距與理論步距之差，而非線性積分(INL)則關注所有代碼非線性誤差的累計效應。對一個ADC來說，一段范圍的輸入電壓產生一個給定的輸出代碼，非線性微分誤差為正時輸入電壓范圍比理想的大，非線性微分誤差為負時輸入電壓范圍比理想的要小。從整個輸出代碼來看，每個輸入電壓代碼步距差異累積起來以后和理想值相比會產生一個總差異，這個差異就是非線性積分誤差。與增益和偏移一樣，計算非線性微分與積分誤差也有很多種方法，代碼平均和電壓抖動兩種方法都可以使用，但是由于存在重復搜索，當器件位數較多時這兩種方法執行起來很費時。一個更加有效計算INL和DNL的方法是直方圖法，采用線性或正弦直方圖。用數學方法計算，如果某個代碼點擊數為9，而"理想"情況下是8，則該器件的非線性微分誤差就是(9-8)/8或0. 125。非線性積分是所有代碼非線性微分的累計值，對于斜升直方圖，它就是每個非線性微分誤差的和。從數學觀點來看，非線性積分誤差等于在代碼X-1的非線性微分誤差加上代碼X和代碼X-l的非線性微分誤差平均值。本實用新型之ADC測試ADC的動態測試主要原理如下給DUT輸入一個正弦波信號，讓其正常工作并把采樣得到的數據保存下來，然后對一段時間內采到的數據做 FFT，最后根據基波、諧波、噪聲的能量，就可以計算出幾個動態性能的指標了。動態性能的各個指標計算是與基波信號能量息息相關的，因此相干采樣定理更值得我們關注。可以這么說，動態指標的好壞直接依賴于相干采樣定理的滿足情況。若相干采樣滿足的不是十分理想，不僅會消弱基波的能量，而且由于頻譜泄漏，導致基波附近的頻點能量增強，相當于噪聲和諧波能量增強，進一步惡化動態指標。因此在進行動態測試時，有時發現某個頻率點測試效果不太好，可以調整到其他頻率點(更改信號頻率)進行測試。因為由于硬件條件的約束，各個頻率點上相干采樣都會進行調整，但可能某些點上調整的比較理想，而某些頻點上調整的誤差較大，因此可以多試幾個頻率點。ADC的靜態參數測試主要原理由AWG模塊生成斜波信號，送給DUT，再有PFE板上的電子管腳Capture數據，最后送給DSP進行指標計算。相對于動態測試的條件，靜態測試稍微簡單一些。但對測試電路的本底噪聲、電壓幅度、精度等的要求會比較高。為了減少這些因素對測試指標的影響，需要在數據處理時采取一定的方法(統計平均)來彌補。在具體測試過程中，還應該考慮如下問題:在給DUT加斜波時，一般要求輸入的信號幅度(峰峰值)微大于DUT的量程，這樣可以確保ADC量化后各個代碼都有出現。靜態指標實際上是通過每個代碼所占據的模擬電壓范圍來衡量，而由于輸入的是斜波信號，故模擬電壓的范圍可以通過時間來衡量。因此統計每個代碼的模擬電壓范圍，實際上是通過衡量這個代碼的采樣點數來確定的。所以靜態參數的精度與采樣頻率也有很大的關系，一般推薦采樣個數為代碼個數的兩個數量級。例如平均每個代碼采10個點和采100個點，那么二者的精度顯然是不一樣的，一個誤差為十分之一，而另外一個卻為百分之一。靜態測試項指標，通過直方圖統計方法來獲得。DAC測試主要原理給DUT供電、加數字信號、時鐘，使其正常工作，完成DA轉換；對其轉換生成的波形進行偏置、幅度的調整和濾波后，進行采樣；最后，根據采樣得到的數據計算DAC的指標。DAC測試與ADC測試既有相同又有不同的地方。DAC測試也分為動態和靜態測試，其動態測試與ADC的動態測試基本一致，也要滿足相干采樣，做FFT后計算各個動態指標。而DAC靜態測試和ADC的靜態測試不同，特別是兩者的數據處理是截然不同的。DAC動態測試時，也需要滿足相干采樣定理，因此其信號頻率《'g、采樣頻率F，、 FFT點數N、 UTP內信號周期數M，應滿足如下關系其中M、 N要求互質，N為2的冪指數次。要滿足相干采樣的原因，在前面ADC測試中已經討論過，就不重復。另外，由于DAC測試電路和ADC測試電路不同，因此部分參數受到硬件的約束也不相同。例如信號采樣頻率由下式確定p 2.5xl06F = A (2) 其中2.5xl06Hz為最高采樣頻率，"1，2，3，…。上式表明采樣頻率都是2. 5MHz的分頻。硬件上實現是這樣的，WD 的AD芯片固定以2.5MHz進行采樣，但對采樣數據可以間隔的保存，這樣就實現了以上的采樣頻率調整。而DUT (DAC)轉換后生成的信號，是由送給DUT的工作時鐘和數字代碼共同決定的。因此，最終生成的信號頻率，將由下兩式決定F叫= ^xM^瞎 (3) ctt /25 + 5 x w (4)其中《's為信號頻率、W，為波表點數，而^^為向量給DUT的時鐘，它受到硬件的約束，具體值為(4)式所示，"^，2，…。實際硬件也不允許上面的等式精確成立，而又需要盡可能的滿足相干采樣定理。因此，采用如下策略進行相關參數的調整第一步根據用戶設定的采樣頻率，代入2式并取整，確定好k后，也就確定了信號的采樣頻率；第二步由l、 2、 3、 4式聯合，可得等式(5 + ")^，=8()>^"，代如k、 N、 ^ 即可確定n;第三步把4式代人3式，根據已確定的參數，來確定M，并保證M 為奇數；(注意此時信號頻率由用戶設置的信號頻率代替，下一步再來確定信號頻率，此步主要是確定M。)第四步根據4式確定信號頻率。與ADC測試一樣，動態性能指標有賴于相干采樣，因此防止頻譜泄漏仍是至關重要的。倘若在本實用新型上進行動態測試時，有時發現某個頻率點測試效果不太好，我們可以調整到其他頻率點(更改信號頻率)上測
試，或多試試另外幾個頻率。DAC靜態測試原理是這樣的FPE板運行向量，給DUT加數字代碼和時鐘，由DAC芯片輸出模擬信號(斜波)；然后經WD板上的電路對模擬信號做處理后，再采樣；最后數據交由DSP進行計算指標。DAC靜態測試時，采樣頻率固定2. 5腿z，采樣點數為S"""'，而這S"""個點只包含一個周期的斜波信號，因此信號頻率《'g -另外，這個斜波信號由向量生成，那么信號頻率也取決于DUT的工作時鐘和波表，因此也滿足(3)、 (4)式。需要注意的是，靜態測試時波表中只有一個周期的信號，而動態測試的波表中存儲M個周期的波表(當然各個點是不重復的，即相位錯開的)，因此靜態測試時，(3)式中的M為1。DAC靜態測試參數調整策略第一步根據采樣點數和DAC位數，確定點平均次數，采樣頻率固定 2. 5腿z;第二步(3)、 (4)、 (9)式聯立，可得80"顯^(5 + ")x『顏，確定n值，其中『腳=^'"，決定于DAC的位數；第三步由于采樣頻率固定，信號頻率決定于采樣點數。DAC靜態測試不同于ADC靜態測試DA轉換是輸入數字代碼，輸出模擬電壓，各個指標都有賴于這個輸出的模擬電壓值好壞。模擬電壓值的大小是通過WD電路的AD芯片來衡量的。而在ADC靜態測試中，只要直接對 DUT (ADC)轉換后的數據進行直方圖統計即可。理論上，對于一個輸入代碼，輸出總只有一個電壓，實際上它的輸出不唯一，是按概率分布出現的一個電壓值。因此，為確定各個代碼輸出的模擬電壓值，可以考慮采用多次平均的方法來減少誤差。
其次，靜態測試計算指標時，對應的模擬電壓值應該為由全'0'代碼開始，依次加到全'r為止。由于激勵信號和采樣之間沒有同步信號，采樣不一定由全<0'代碼轉換的模擬電壓處開始采，因此只能在軟件中對采樣得到的數據進行整理來彌補。由于DAC靜態測試和ADC靜態測試數據處理的方法不同，因此靜態測試項的指標計算也不相同。下面是DAC靜態指標的計算。差分非線性度(DNL)-卿]=鄰〗—鄰—工，"產uLSS z = 1,2,3,…，2她 (10)其中^W為第i點數據，Bits為DUT位數，上式中DNL有^-1個點，但數據處理時，會除去首尾的一些點，因此實際計算的DNL點數會小于INL整體非線性度(INL): 鳳[0 = ￡魔[;]w / = 1,2,3,…,2鵬 (11)計算DAC芯片的偏移誤差(offset error)和增益誤差(gain error), 要以送給DUT全'0，和全'1，代碼時的模擬電壓值做參考。而這個模擬電壓，不僅取決于DUT，還與我們WD電路的供電電壓、直流偏置、幅度衰減等因素有關。因此，理論上全'o'和全'r代碼的模擬電壓輸出值和實際由波形數字化儀的采樣量化后的值總會有一定的區別。偏移誤差(offset error)是指輸入代碼為0時的理想輸出模擬量與實際輸出模擬量的偏差。在計算指標前，已經確定了理想最小值，這是由系統調試時測量獲得。而本實用新型系統中，實際輸出的模擬電壓是這樣計算的由于取舍了一些點，在這些實際測量值上，需要加上一定的預估值后，才可以認為這個值是實際輸出電壓值。公式尸 —/環 (12)
其中^n為實際的'0'代碼輸出模擬電壓值，7自為理想的'0，代碼輸出模擬電壓值。增益誤差(gain error)是指實際滿量程輸出電壓與理想滿量程輸出之差。實際的滿量程輸出電壓，是測量獲得的最大值最小值，再加上預估值確定。Gain Error定義為Z幼 (13) 使用本實用新型對DAC進行測試的大致流程，步驟如下1) 、打開上位機軟件中的DAC測試設置界面，并由用戶根據需要設置好各種參數。保存后，上位機軟件自動生成^das文件。其中，由于動態測試要滿足相干采樣，靜態測試要滿足采樣點數等要求，程序會綜合各個參數，對部分參數進行適當調整。2) 、系統下載時，調用波表生成文件，生成并下載波表數據到本實用新型硬件中。3) 、運行測試項。FPE板運行向量輸出數字波形。然后DUT對數字波形轉換成模擬波形，波形數字化儀對DUT轉換好的模擬波形再進行采樣。4) 、 DSP將采樣的數據進行傅立葉變換，在頻域里分析運算，得出測試參數。本實用新型和已有技術相對比，其效果是積極和明顯的。本實用新型將測試集成電路所需的全部資源整合起來，集成在一臺設備內。通過功能強大的后臺軟件來管理這些資源。提供方便靈活的人機交互界面，將用戶的測試需求通過軟件轉換成測試程序。在上位計算機的控制下，自動完成資源的分配和使用，實現集成電路參數的測試。本實用新型采用通用的數據總線，各個功能測試電路板選件采用一致的電氣和機械接口，不同的選件可以在總線槽任意位置插放。利用系統軟件自動識別硬件類型，進行后臺管理。除了接口電路板以外，其他任何可選功能測試電路板都可以實現靈活自由配置，并且由軟性自動實現管理。本實用新型采用單一的待測集成電路接口裝置，整個系統與待測集成電路接口裝置集成，無需龐大的主機柜和連接線纜。整個系統只有電源和工控機傳輸線跟外圍相連接。降低了系統的運行成本，提高了信號的穩定性，提高了機臺的平均無故障時間。同時減少了設備的維護費用，獲得更低的測試成本。本實用新型采用PCI接口電路連接接口電路板和上位控制機連接，因此適合高速(50MHz矢量發生)數字測試、ADC/DAC等混合信號測試技術。

圖1是本實用新型一種集成電路測試系統的原理示意圖。
具體實施方式
如圖1所示，本實用新型的集成電路測試系統，由一個上位控制機、一個背板接口電路、一個雙獨立總線電路和待測集成電路接口裝置構成，其中，所述的背板接口電路上連接有電源，所述的雙獨立總線電路與待測集成電路接口裝置連接，背板接口電路與雙獨立總線電路之間連接有接口電路板，所述的接口電路板與所述的上位控制機連接，背板接口電路與雙獨立總線電路之間還至少連接有一個功能測試電路板。進一步的，所述的上位控制機中設置有PCI總線，所述的接口電路板通過PCI總線與上位控制機連接。進一步的，所述的功能測試電路板是數字輸入輸出電路板。進一步的，所述的功能測試電路板是16通道數字信號采集電路板。進一步的，所述的上位控制機與所述的接口電路板之間設置有一個 PCI接口模塊，所述的PCI接口模塊由控制器、計時器和目標PCI接口構成，所述的控制器、計時器和目標PCI接口相互連接，目標PCI接口與上位控制機的PCI總線連接。在本實用新型的一個優選實施例中，采用PCI接口電路連接接口電路板和上位控制機連接，因此適合高速(50MHz矢量發生)數字測試、ADC/DAC
等混合信號測試技術。具體測試過程如下直流測試-測試器件的各種電壓電流參數，確保其達到設計要求。包括管腳驅動能力，電源功耗，電壓幅度，電流大小等等。數字測試確保器件的預期邏輯功能能夠正確的執行。根據不同的數字器件，測試其數字功能是否滿足設計指標或者滿足客戶需求。 1)、測試方法選擇根據不同的電路對象、故障對象以及可測試性設計方法的不同組合，選擇不同的測試方法。電路對象可劃分為組合電路，時序電路，存儲器電路，射頻電路等。故障對象有Stuck-at故障模型、躍遷故障模型、路徑延時故障模型、IDDQ模型等。可測性方法有局部掃描設計、全掃描設計、內建自測試等等。功能測試是20世紀70年代實用新型的一種測試方案，代表了第一代 IC測試，應用非常廣泛。功能測試的原理很簡單，它采用仿真系統激勵和響應的方案，通過模擬被測器件的實際工作情況來判定器件功能。它的優點是不增加芯片的成本。 .掃描鏈測試利用EDA工具自動產生可以在ATE上運行的測試向量，利用EDA工具自動診斷導致元器件失效的故障產生的原因。ATPG的優點是一方面ATPG工具針對故障模型生成高質量的測試向量，另一方面ATPG工具利用生成的測試向量進行故障仿真和測試覆蓋率計算。內建自測試廣義的BIST技術包括LBIST、 MBIST和邊界掃描技術。利用EDA工具自動生成被測電路的測試用IP，完成測試序列生成和輸出響應分析兩個任務，通過分析被測電路的響應輸出，判斷被測電路是否有故障。BIST的優點是可以在芯片的工作頻率下進行實速測試，所以它可以縮
短測試時間，降低測試成本。還降低了芯片測試對ATE測試機memory容量的要求。2) 、測試信號生成本實用新型采用向量生成法。通過向量文件傳遞測試信號的邏輯，通過功能管腳設置規定測試信號的周期、實際電平、初值、波形模式、脈寬等其它要素。測試向量和管腳功能設置相結合，生成測試信號。功能測試流程首先要知道待測器件的功能，然后將器件功能告訴測試機，最后測試機生成測試信號加載到器件上，模擬器件實際工作，得出測試結果。數字器件的功能一般采用真值表或狀態圖表示。以真值表為參考，將待測器件的管腳邏輯按時序排列起來就是一張向量圖，某一時刻的邏輯就是一條測試向量。掃描鏈測試流程在芯片測試模式下，ATE串行掃描輸入和輸出這些存儲元件的數據。掃描測試包括掃入圖形數據(對每一個掃描鏈加載)，加上一個或多個功能時鐘周期，然后掃出捕獲的響應數據。內建自測試流程在芯片內部集成BIST控制器、測試向量發生器和電路特征壓縮器。ATE設置好BIST模式，加上一個或多個功能時鐘周期，等待測量時間段過后判斷結果標志。3) 、向量文件向量文件是測試工程師編寫測試向量的文件。為了方便測試工程師描述器件功能，向量文件格式仿照器件真值表制定，本實用新型的硬件不能直接識別向量文件。向量文件編寫好后，必須經過編譯，生成硬件能識別的下載文件。該文件和向量文件同名，后綴為".hex"。混合信號測試混合信號測試，是指對含有A/D、 D/A、鎖相環等兼有數字和模擬2種信號的混合電路芯片的測試。主要是指對ADC/DAC的性能測試，而它們各自又可以分為動態參數測試和靜態參數測試。
動態參數有時也稱作傳輸參數，動態參數描述的是器件對一個特定頻率或多頻率時序變化信號的采樣(從模擬信號中建立數字波形)和重現(利用數字輸入建立模擬信號)能力。動態參數反映器件模擬信號采樣和輸入數字波形的再現能力，總諧波失真(THD)、信噪比(SNR)及有效位數等指標可使制造商對器件輸出的"純度"和數字信息精度進行量化。靜態參數也叫線性參數，和動態參數相反，靜態關注的則是器件內部電路的誤差。對ADC/DAC來說，這些內部誤差包括器件的增益、偏移、積分非線性(INL)和微分非線性(DNL)誤差。這些參數說明了靜止的模擬信號轉換成數字信號的情況，主要關注具體電平與相應數字代碼之間的關系。本實用新型涉及的技術還有新型動態測試技術產生于上世紀80年代，主要圍繞數字信號處理和傅立葉變換，將時域波形和信號分別轉換為頻譜成分。這種技術可以同時對多個測試頻率進行采樣，效率和重復性非常高。把模擬信號在時域內轉換成數字代碼，然后用傅立葉變換轉換成頻譜。對ADC/DAC輸出進行傅立葉分析，可提供寶貴的性能信息，但如果測試時條件設置不當得到的信息也會毫無意義。為了從器件輸出信號的傅立葉分析中提取有意義的性能參數，在分析FFT結果之前首先需要考慮測試條件，其中包括輸入信號完整性、采樣頻率、一致性及系統測量誤差(假頻、量化及采樣抖動誤差等)。對于模數轉換器來說，輸入信號的"純度"會影響數字輸出的性能。輸入信號中的耦合噪聲將轉換為輸出信號數字噪聲，如果輸入信號中有太多噪聲和失真，ADC性能實際上會被測試條件所掩蓋。輸入信號的精度和純度最終取決于器件的轉換分辨率，一般來說測試設備的精度要比被測器件高IO倍以上。另外可以考慮在輸入端使用濾波器，除去輸入信號之外的噪聲和失真。
采樣頻率是采樣時間的倒數，如果采樣數據點選擇正確，一個無限時序變化信號可用有限幾個數據點來表示。通過奈奎斯特采樣間隔定理，即采樣頻率必須是被測信號頻率的兩倍以上，可以獲得正確的采樣頻率范圍，利用采樣點再現輸入信號。ADC必須以輸入頻率兩倍以上的時鐘"運行"或采樣，以便正確地數字化再現出輸入信號，得到有效的動態測試結果。一致性是動態測試第二個關鍵的部分，當能對測試信號的生成與采樣進行控制時，它可以提供很多東西。一致性采樣也叫相干采樣，主要是為了保證在采樣數據中，包含完整的輸入周期信號，使得在有限的樣本中收集到盡可能多的輸入信息。相干采樣確定了測試頻率(Ft)、樣本大小(M)、采樣頻率(Fs)以及測試周期(N)之間的關系，有如下公式M/Ft=N/Fs 其中，這里的M和N為互質數。此外，相干采樣還可以保證傅立葉變換將采樣數據的頻率信息對應在離散的頻率點上。量化誤差指的是從時序變化信號中可分離出的最小量值信息，以ADC 測試為例，量化誤差就是最小步距代表的電壓，或建立輸入測試信號的模擬信號源最小分辨率。假頻是由采樣產生的，它將高頻信號認作低頻信號。實際上當采樣頻率小于信號頻率兩倍時，采樣周期即已違反了奈奎斯特采樣定理，對高頻信號采用低采樣率的結果就好像它是一個低頻信號。抖動誤差是指系統輸入或采樣能力與期望值之間的差異或偏離，換句話說，本來一個有一定幅度的信號預計在時間X產生，但由于抖動誤差會使信號比預期的時間提前或推遲出現；同樣抖動誤差也可能在采樣時產生，原來規定在時間X采集數據但實際卻比預期時間提前或推遲。量化誤差、抖動誤差和假頻都會使輸入信號失真，在頻譜上出現錯誤信息。如果測試條件都設置正確，同時也遵守采樣規則，那么時基采樣信號
經傅立葉變換后的頻率部分將提供重要的器件性能參數。從頻譜可以算出五個重要動態傳輸特性分別是信噪比(SNR)、總諧波失真(THD)、無雜散動態范圍(SFDR)、信號與噪聲失真比(SINAD)以及有效位數(ENOB)。信噪比是輸入信號和噪聲(不包括任何諧波)的功率比，是定義器件內部噪聲大小的基本參數。理論上ADC的信噪比范圍取決于系統的位數，可由下式得出SNR=6. 02N+1. 76db其中，這里N代表位數。系統內部噪聲會使偏離或SNR大于理論值范圍，可能造成誤差的原因包括器件量化誤差、器件內部噪聲和驅動、采樣源產生的非線性噪聲。總諧波失真是輸入信號與系統所有諧波的總功率比，它可提供系統對稱和非對稱非線性產生的總失真大小。無雜散動態范圍能對系統失真進行量化，它是基本頻率與雜波信號最大值的數量差。雜波通常產生于各諧波中(雖然并不總是這樣)，它表示器件輸入和輸出之間的非線性。偶次諧波中的雜波表示傳遞函數非對稱失真，一個"給定"的輸入信號應該產生一個"給定"的輸出，但由于系統非線性，實際輸出并不等于預期值，當系統接收到大小相等極性相反的信號時，得到的兩個輸出不相等，這里的非線性就是非對稱的。奇次諧波中的雜波表示系統傳遞函數的對稱非線性，即給定的輸入產生的輸出失真對正負輸入信號在數量上都是相等的。信號與噪聲失真比是輸入信號和所有輸出信號失真功率比，它測量的是輸出信號所有傳遞函數非線性加上系統所有噪聲(量化、抖動和假頻)的累積效果。有效位數是在ADC器件信噪比基礎上計算出來的，它將傳輸信號質量轉換為等效比特分辨率。實際上系統噪聲使輸出信號失真，失真大小就反映在信噪比上。ADC的比特分辨率可以用來計算給定器件的理論信噪比，反過來也成立，所以器件的信噪比測量值也可用來計算有效器件比特分辨率。所有噪聲源和器件的不精確性合在一起，可以轉化為量化誤差與有效器件分辨率。下式表示了有效位數與信噪比的關系ENOB=[SNR(dB)-1.76dB]/6細B測試ADC靜態性能時，要考慮兩個重要因素第一、對于給定的模擬電壓，一個具體數字代碼并不能告訴多少有關器件的信息，它僅僅說明這個器件功能正常，要知道器件功能到底如何還必須考慮模擬電壓的范圍(它會產生一個輸出代碼)以及代碼間的轉換點。第二、動態測試一般關注器件在特定輸入信號情況下的輸出特性，而靜態測試是一個交互性過程，要在不同輸入信號下測試實際輸出。器件理想輸出與實際輸出之差定義為偏移誤差，所有數字代碼都存在這種誤差。在實際中，偏移誤差會使傳遞函數或模擬輸入電壓與對應數值輸出代碼間存在一個固定的偏移。通常計算偏移誤差方法是測量第一個數字代碼轉換或"零"轉換的電壓，并將它與理論零點電壓相比較。增益誤差是預估傳遞函數和實際斜率的差別，增益誤差通常在模數轉換器最末或最后一個傳輸代碼轉換點計算。為了找到零點與最后一個轉換代碼點以計算偏移和增益誤差，可以采用多種測量方式，最常用的兩種是代碼平均法和電壓抖動法。代碼平均測量就是不斷增大器件的輸入電壓，然后檢測轉換輸出結果。每次增大輸入電壓都會得到一些轉換代碼，用這些代碼的和算出一個平均值，測量產生這些平均轉換代碼的輸入電壓，計算出器件偏移和增益。電壓抖動法和代碼平均法類似，不同的是它采用了一個動態反饋回路控制器件輸入電壓，根據轉換代碼和預期代碼的差對輸入電壓進行增減調整，直到兩代碼之間的差值為零。當預期轉換代碼接近輸入電壓或在轉換點附近變化時，測量所施加的"抖動"電壓平均值，計算偏移和增益。
和前面討論的偏移和增益沒有多大關系，非線性微分和積分指代碼轉換與理想狀態之間的差異。非線性微分(DNL)主要是代碼步距與理論步距之差，而非線性積分(INL)則關注所有代碼非線性誤差的累計效應。對一個ADC來說，一段范圍的輸入電壓產生一個給定的輸出代碼，非線性微分誤差為正時輸入電壓范圍比理想的大，非線性微分誤差為負時輸入電壓范圍比理想的要小。從整個輸出代碼來看，每個輸入電壓代碼步距差異累積起來以后和理想值相比會產生一個總差異，這個差異就是非線性積分誤差。與增益和偏移一樣，計算非線性微分與積分誤差也有很多種方法，代碼平均和電壓抖動兩種方法都可以使用，但是由于存在重復搜索，當器件位數較多時這兩種方法執行起來很費時。一個更加有效計算INL和DNL的方法是直方圖法，采用線性或正弦直方圖。用數學方法計算，如果某個代碼點擊數為9，而"理想"情況下是8，則該器件的非線性微分誤差就是(9-8)/8或0. 125。非線性積分是所有代碼非線性微分的累計值，對于斜升直方圖，它就是每個非線性微分誤差的和。從數學觀點來看，非線性積分誤差等于在代碼X-l的非線性微分誤差加上代碼X和代碼X-l的非線性微分誤差平均值。ADC的動態測試主要原理如下給DUT輸入一個正弦波信號，讓其正常工作并把采樣得到的數據保存下來，然后對一段時間內采到的數據做 FFT，最后根據基波、諧波、噪聲的能量，就可以計算出幾個動態性能的指標了。動態性能的各個指標計算是與基波信號能量息息相關的，因此相干采樣定理更值得我們關注。可以這么說，動態指標的好壞直接依賴于相干采樣定理的滿足情況。若相干采樣滿足的不是十分理想，不僅會消弱基波的能量，而且由于頻譜泄漏，導致基波附近的頻點能量增強，相當于噪聲和諧波能量增強，進一步惡化動態指標。
因此在進行動態測試時，有時發現某個頻率點測試效果不太好，可以調整到其他頻率點(更改信號頻率)進行測試。因為由于硬件條件的約束，各個頻率點上相干采樣都會進行調整，但可能某些點上調整的比較理想，而某些頻點上調整的誤差較大，因此可以多試幾個頻率點。ADC的靜態參數測試主要原理由AWG模塊生成斜波信號，送給DUT，再有PFE板上的電子管腳Capture數據，最后送給DSP進行指標計算。相對于動態測試的條件，靜態測試稍微簡單一些。但對測試電路的本底噪聲、電壓幅度、精度等的要求會比較高。為了減少這些因素對測試指標的影響，需要在數據處理時采取一定的方法(統計平均)來彌補。在具體測試過程中，還應該考慮如下問題在給DUT加斜波時，一般要求輸入的信號幅度(峰峰值)微大于DUT的量程，這樣可以確保ADC量化后各個代碼都有出現。靜態指標實際上是通過每個代碼所占據的模擬電壓范圍來衡量，而由于輸入的是斜波信號，故模擬電壓的范圍可以通過時間來衡量。因此統計每個代碼的模擬電壓范圍，實際上是通過衡量這個代碼的采樣點數來確定的。所以靜態參數的精度與采樣頻率也有很大的關系，一般推薦采樣個數為代碼個數的兩個數量級。例如平均每個代碼采10個點和采100個點，那么二者的精度顯然是不一樣的，一個誤差為十分之一，而另外一個卻為百分之一。靜態測試項指標，通過直方圖統計方法來獲得。DAC測試主要原理給DUT供電、加數字信號、時鐘，使其正常工作，完成DA轉換；對其轉換生成的波形進行偏置、幅度的調整和濾波后，進行采樣；最后，根據采樣得到的數據計算DAC的指標。DAC測試與ADC測試既有相同又有不同的地方。DAC測試也分為動態和靜態測試，其動態測試與ADC的動態測試基本一致，也要滿足相干采樣，做FFT后計算各個動態指標。而DAC靜態測試和ADC的靜態測試不同，特別是兩者的數據處理是截然不同的。 DAC動態測試時，也需要滿足相干采樣定理，因此其信號頻率&"采樣頻率&、 FFT點數N、 UTP內信號周期數M，應滿足如下關系 <formula>formula see original document page 26</formula> (1)其中M、 N要求互質，N為2的冪指數次。要滿足相干采樣的原因，在前面ADC測試中已經討論過，就不重復。另外，由于DAC測試電路和ADC測試電路不同，因此部分參數受到硬件的約束也不相同。例如信號采樣頻率由下式確定_2.5xl06，=& (2) 其中2.5xl06Hz為最高采樣頻率，"U3，…。上式表明采樣頻率都是2.5MHz的分頻。硬件上實現是這樣的，WD 的AD芯片固定以2.5MHz進行采樣，但對采樣數據可以間隔的保存，這樣就實現了以上的采樣頻率調整。而DUT (DAC)轉換后生成的信號，是由送給DUT的工作時鐘和數字代碼共同決定的。因此，最終生成的信號頻率，將由下兩式決定 <formula>formula see original document page 26</formula> (3)c 一 /25 + 5x" (4)其中&g為信號頻率、W，為波表點數，而^"為向量給DUT的時鐘，它受到硬件的約束，具體值為(4)式所示，"=1，2，一。實際硬件也不允許上面的等式精確成立，而又需要盡可能的滿足相干采樣定理。因此，采用如下策略進行相關參數的調整第一步根據用戶設定的采樣頻率，代入2式并取整，確定好k后，也就確定了信號的采樣頻率；第二步由l、 2、 3、 4式聯合，可得等式<formula>formula see original document page 26</formula>代如 k、 N、 Nwav，即可確定n;
第三步把4式代人3式，根據已確定的參數，來確定M，并保證M 為奇數；(注意此時信號頻率由用戶設置的信號頻率代替，下一步再來確定信號頻率，此步主要是確定M。)
第四步根據4式確定信號頻率。
與ADC測試一樣，動態性能指標有賴于相干采樣，因此防止頻譜泄漏仍是至關重要的。倘若在本實用新型上進行動態測試時，有時發現某個頻率點測試效果不太好，我們可以調整到其他頻率點(更改信號頻率)上測試，或多試試另外幾個頻率。
DAC靜態測試原理是這樣的FPE板運行向量，給DUT加數字代碼和時鐘，由DAC芯片輸出模擬信號(斜波)；然后經WD板上的電路對模擬信號做處理后，再采樣；最后數據交由DSP進行計算指標。
DAC靜態測試時，采樣頻率固定2. 5MHz，采樣點數為&" ，而這5,個點只包含一個周期的斜波信號，因此信號頻率&g:
另外，這個斜波信號由向量生成，那么信號頻率也取決于DUT的工作時鐘和波表，因此也滿足(3)、 (4)式。需要注意的是，靜態測試時波表中只有一個周期的信號，而動態測試的波表中存儲M個周期的波表(當然各個點是不重復的，即相位錯開的)，因此靜態測試時，(3)式中的M為1。
DAC靜態測試參數調整策略第一步根據采樣點數和DAC位數，確定點平均次數，采樣頻率固定 2. 5MHz;
第二步(3)、 (4)、 (9)式聯立，可得<formula>formula see original document page 27</formula>，確定n值，其中<formula>formula see original document page 27</formula>，決定于DAC的位數；
第三步由于采樣頻率固定，信號頻率決定于采樣點數。DAC靜態測試不同于ADC靜態測試DA轉換是輸入數字代碼，輸出模擬電壓，各個指標都有賴于這個輸出的模擬電壓值好壞。模擬電壓值的大小是通過WD電路的AD芯片來衡量的。而在ADC靜態測試中，只要直接對 DUT (ADC)轉換后的數據進行直方圖統計即可。理論上，對于一個輸入代碼，輸出總只有一個電壓，實際上它的輸出不唯一，是按概率分布出現的一個電壓值。因此，為確定各個代碼輸出的模擬電壓值，可以考慮采用多次平均的方法來減少誤差。其次，靜態測試計算指標時，對應的模擬電壓值應該為由全'0'代碼開始，依次加到全'1'為止。由于激勵信號和采樣之間沒有同步信號，采樣不一定由全'0'代碼轉換的模擬電壓處開始采，因此只能在軟件中對采樣得到的數據進行整理來彌補。由于DAC靜態測試和ADC靜態測試數據處理的方法不同，因此靜態測試項的指標計算也不相同。下面是DAC靜態指標的計算。差分非線性度(DNL):謹l鄰]—邵—"i丄幼1 !' = 1,2,3,…,2她 (10)其中0"']為第i點數據，Bits為DUT位數，上式中DNL有W-1個點，但數據處理時，會除去首尾的一些點，因此實際計算的DNL點數會小于 2她-1 。INL整體非線性度(INL):戶i z = l，2，3,.",2 Gl)計算DAC芯片的偏移誤差(offset error)和增益誤差(gain error), 要以送給DUT全'0'和全代碼時的模擬電壓值做參考。而這個模擬電壓，不僅取決于DUT，還與我們WD電路的供電電壓、直流偏置、幅度衰減等因素有關。因此，理論上全'0'和全代碼的模擬電壓輸出值和
實際由波形數字化儀的采樣量化后的值總會有一定的區別。偏移誤差(offset error)是指輸入代碼為0時的理想輸出模擬量與實際輸出模擬量的偏差。在計算指標前，已經確定了理想最小值，這是由系統調試時測量獲得。而本實用新型系統中，實際輸出的模擬電壓是這樣計算的由于取舍了一些點，在這些實際測量值上，需要加上一定的預估值后，才可以認為這個值是實際輸出電壓值。公式群or = ^訓—Jm'n潔 (12)其中4n為實際的'0'代碼輸出模擬電壓值，^'n為理想的'0'代碼輸出模擬電壓值。增益誤差(gain error)是指實際滿量程輸出電壓與理想滿量程輸出之差。實際的滿量程輸出電壓，是測量獲得的最大值最小值，再加上預估值確定。Gain Error定義為-爐 (13) 使用本實用新型對DAC進行測試的大致流程，步驟如下1) 、打開上位機軟件中的DAC測試設置界面，并由用戶根據需要設置好各種參數。保存后，上位機軟件自動生成^das文件。其中，由于動態測試要滿足相干采樣，靜態測試要滿足采樣點數等要求，程序會綜合各個參數，對部分參數進行適當調整。2) 、系統下載時，調用波表生成文件，生成并下載波表數據到本實用新型硬件中。3) 、運行測試項。FPE板運行向量輸出數字波形。然后DUT對數字波形轉換成模擬波形，波形數字化儀對DUT轉換好的模擬波形再進行采樣。4) 、 DSP將采樣的數據進行傅立葉變換，在頻域里分析運算，得出測
權利要求1. 一種集成電路測試系統，由一個上位控制機、一個背板接口電路、一個雙獨立總線電路和待測集成電路接口裝置構成，其特征在于所述的背板接口電路上連接有電源，所述的雙獨立總線電路與待測集成電路接口裝置連接，背板接口電路與雙獨立總線電路之間連接有接口電路板，所述的接口電路板與所述的上位控制機連接，背板接口電路與雙獨立總線電路之間還至少連接有一個功能測試電路板。
2. 如權利要求l所述的集成電路測試系統，其特征在于所述的上位控制機中設置有PCI總線，所述的接口電路板通過PCI總線與上位控制機連接。
3. 如權利要求l所述的集成電路測試系統，其特征在于所述的功能測試電路板是數字輸入輸出電路板。
4. 如權利要求l所述的集成電路測試系統，其特征在于所述的功能測試電路板是16通道數字信號采集電路板。
5. 如權利要求l所述的集成電路測試系統，其特征在于所述的上位控制機與所述的接口電路板之間設置有一個PCI接口模塊，所述的PCI接口模塊由控制器、計時器和目標PCI接口構成，所述的控制器、計時器和目標PCI接口相互連接，目標PCI接口與上位控制機的PCI總線連接。
專利摘要一種集成電路測試系統，由上位控制機、背板接口電路、雙獨立總線電路和待測集成電路接口裝置構成，背板接口電路上連接有電源，雙獨立總線電路與待測集成電路接口裝置連接，背板接口電路與雙獨立總線電路之間連接有接口電路板，接口電路板與所述的上位控制機連接，背板接口電路與雙獨立總線電路之間還至少連接有一個功能測試電路板。接口電路板通過PCI總線與上位控制機連接。本實用新型將測試集成電路所需的全部資源集成在一臺設備內，通過后臺軟件來管理這些資源，將用戶的測試需求通過軟件轉換成測試程序。自動完成資源的分配和使用，實現集成電路參數的測試。解決了現有技術中集成電路測試裝置測試頻率低、系統資源有限和并行測試能力弱的技術問題。
文檔編號G01R31/28GK201215580SQ20082015081
公開日2009年4月1日申請日期2008年7月15日優先權日2008年7月15日
發明者包智杰, 張書恒, 毛國梁申請人:上海宏測半導體科技有限公司

完整全部詳細技術資料下載