電容值量測電路及其方法

專利名稱：電容值量測電路及其方法
技術領域：
本發明涉及一種電容值量測電^各(電容值求^直電^各，evaluation circuit for capacitance ),且特別涉及一種通過7見察對4寺測電容進4亍 充電與放電操作時充電與放電的反應時間，來得到待測電容的電容 值的電容值量測電路。
背景技術：
傳統上，多半以機械式開關來為使用者實現控制接口裝置。由 于傳統機械開關需直接與使用者進行接觸，才可響應于使用者的控
制指令進行操作，傳統機械式裝置容易在使用者#:作過程中發生結 構壞損。
在科技發展日新月異的現今時代中，存在觸控式開關。傳統上， 觸控式開關例如是電容式開關，其通過感應待測電容的電容值隨^吏 用者的接近與否的變化來進行控制。然而，如何i殳計出可有效地量 測待測電容的電容值變化的電容值量測電路，以提升電容式開關為 業界不斷致力的方向之一。

發明內容
本發明涉及一種電容值量測電路，相比于傳統的電容值量測電
^各，本實施例的電容〗直量測電^各可更準確地對;降測電容進4于電容^f直量測。根據本發明提出了一種電容值量測電路，包括積分器電路、第 一、第二控制電3各及處理器電路。積分器電路具有輸入端及輸出端， 輸出端上具有積分電壓，積分器電^各用以響應于控制信號在電壓i殳 定期間中將積分電壓設定為起始位準。第一控制電路包括第一輸出 端及待測電容，第一輸出端電性連接于輸入端，第一控制電路用以 響應于第 一組時脈信號切換待測電容的至少 一端上的電壓，并選擇 性地使待測電容的 一端與第 一輸入端電性連接，以在第 一積分期間 中控制積分器電路進行電壓積分，將積分電壓自起始位準調整為終 止位準，待測電容的電容值與終止位準與起始位準的差值相關。第 二控制電路包括第二輸出端與被動元件，被動元件具有已知特性 值，第二輸出端電性連接于輸入端。第二控制電路用以響應于第二 組時脈信號切換被動元件的至少一端上的電壓，并選擇性地使被動 元件的 一端與第二輸入端電性連接，以在第二積分期間中控制積分 器電^各進行電壓積分，將積分電壓的位準自終止位準調整為起始位 準。處理器電-各用以^是供第一組及第二組時脈信號來驅動第一及該 第二控制電路，并用以根據第 一及第二積分期間的時間長度及已知 特性值來計算得到待測電容的電容值。
根據本發明的電容值量測電路，其中該第 一控制電路還包括 第一開關電路，包括第一端、第二端及第三端，分別耦4妻至該待測 電容的第一端、耦接至該輸入端及接收第一電壓，該第一開關電3各 用以響應于該第 一 組時脈信號的第 一 狀態及第二狀態分別使該待 測電容的第 一 端耦接至該輸入端及使該待測電容的第 一 端接收該 第一電壓。
根據本發明的電容值量測電路，其中該^皮動元件為已知電容， 該第二纟空制電if各還包4舌第二開關電^各，包4舌第一端、第二端及第 三端，分別耦4妻至該已知電容的第一端、耦接至該輸入端及接收第 二電壓，該第二開關電^^用以響應于該第二組時力永信號的第一狀態及第二狀態分別使該已知電容的第一端耦接至該輸入端及使該已 知電容的第一端接收該第二電壓。
根據本發明的電容值量測電路，其中該第二控制電路還包括 第三開關電路，包4舌第一端、第二端及第三端，分別耦接至該已知 電容的第二端、接收該第二電壓及接收第三電壓，該第三開關電路 用以響應該第二組時脈信號的第 一狀態及第二狀態分別提供該第 二電壓及該第三電壓至該已知電容的第二端；其中該第二電壓的位 準基本上等于該起始位準。
根據本發明的電容值量測電路，其中該第 一控制電路還包括 第四開關電^各，包4舌第一端、第二端及第三端，分別井禹4姿至該《寺測 電容的第二端、，接收該第一電壓及接收第四電壓，該第四開關電^各 用以響應于該第 一組時脈信號的第 一狀態及第二狀態分別提供該 第一電壓及該第四電壓至該待測電容的第二端；其中該第一電壓的 位準基本上等于該起始位準。
根據本發明的電容值量測電路，其中該被動元件為已知電阻， 該第二控制電^各還包括第二開關電^各，包括第一端及第二端，分 別并禺4妄至該已^p電阻的第 一端及耦4妾至該*俞入端，該第二開關電3各 用以響應于該第二組時脈信號的第 一狀態及第二狀態分別使該已 知電阻的第 一端耦4妻至該輸入端及〗吏該已知電阻的第 一端為基本 上浮接。
才艮據本發明的電容值量測電路，其中該第 一組及該第二組時脈 信號具有基本上相同的時脈周期，該第 一及該第二積分期間的長度
基本上分別包i舌N個該時"永周期及M個該時力永周期，該處理器電 路根據數值N與M的比值來計算該待測電容的電容值，數值N與 M為大于1的自然凄t。根據本發明的電容值量測電路，其中該處理器電路包括振蕩 器電路，用以振蕩產生第三時脈信號及第四時脈信號，該第三及該
第四時"永信號為基本上反相；第一邏輯電3各，用以在該電壓i殳定期
間產生該控制信號；第二邏輯電i 各，用以在該第一積分期間中產生 該第 一組時樂;M言號，并用以在該第 一積分期間后的第 一時點產生該 第二組時脈信號；比較器電路，用以比較該積分電壓的位準及該起 始位準的高 氐，并在該積分電壓的位準滿足臨界條件的第二時點 時，觸發操作事件；計數器電路，用以自該第一時點起執行計數操 作，使計數次數自零開始每隔該第二組時脈信號的時脈周期遞增1, 該計數器電路還用以響應于該操作事件在該第二時,長停止計數才喿 作，以計數得到一數值M, M為大于l的自然數；及拴鎖電路，用 以響應于該才喿作事^H己錄該IW直M;其中該第 一及該第二時點定義 出該第二積分期間，該處理器電路根據該數值M及該第二組時脈信 號的時脈周期來得到該第二積分期間。
才艮據本發明的電容值量測電路，其中該積分器電^各包括運算 ;改大器，正豐lr入端4妾^:該起始^f立準，負lt入端為專禺沖妻至該第一及該 第二控制電路的該輸入端，輸出端為耦接至該處理器電路的該輸出 端；積分電容，該積分電容的兩端分別耦接至該運算放大器的負輸 入端及該輸出端；及第五開關電路，第一端及第二端分別耦接至該 運算》丈大器的負輸入端及該輸出端，該第五開關電路用以響應于該 4空制4言號導通，以4豆3各連4姿該運算;^大器的負車敘入端與該1#出端， 以i殳定該運算力文大器的負1餘入端與該1#出端的電壓為該起始4立準。
根據本發明的電容值量測電路，其中該積分器電路包括第五 開關電路，第一端及第二端分別接收參考電壓及耦接至該輸出端， 該參考電壓的位準基本上等于該起始位準；及積分電容，第一端及 第二端分別井禺4妻至該東lr出端及4妄收第 一 電壓。根據本發明的電容值量測電路，其中該第二控制電路還用以響 應于第五組時"永信號及第六組時力永信號，分別在第三積分期間及第 四積分期間中控制該積分器電路進行電壓積分，以分別將該積分電 壓的位準自該起始位準調整為該終止位準，及將該積分電壓的位準
自該纟冬止4立準調整為該起始4立準；其中該處理器電3各用以才艮據該第 三及該第四積分期間的時間差值來對該電容值量測電路進行偏差 電壓校正。
才艮據本發明的電容值量測電路，其中該被動元件為已知電容， 該第二控制電3各還包i舌第六開關電路，包4舌第一端、第二端、第
三端及第四端，分別井馬4妄至該已知電容的第一端、壽禹4妄至該^r入端、 接收第一電壓及接收第二電壓，該第六開關電路用以響應于該第五 組時脈信號的第 一 狀態及第二狀態分別4吏該已知電容的第 一 端耦 ^接至該輸入端及Y吏該已知電容的第 一端4妾收該第 一電壓，該第六開 關電^各還用以響應于該第六組時脈信號的第 一 狀態及第二狀態分 別使該已知電容的第 一端耦接至該輸入端及使該已知電容的第一 端接收該第二電壓。
根據本發明的電容值量測電路，其中該被動元件為已知電容， 該第二控制電^各還包括第七開關電^各，包括第一端、第二端及第 三端，分別耦接至該已知電容的第一端、耦接至該輸入端及接收第 三電壓，該第七開關電路用以響應于該第五組及該第六組時脈信號 的第 一狀態〗吏該已知電容的第 一端#禹4妻至該1敘入端，并用以響應于 該第五組及該第六組時&M言號的第二狀態4吏該已知電容的第 一端 接收該第三電壓；及第W開關電3各，包括第一端、第二端、第三端 及第四端，分別耦接至該已知電容的第二端、接收該第三電壓、接 收第一電壓及4妾收第二電壓，該第八開關電i 各用以響應于該第五組 時脈信號的第 一狀態及第二狀態分別4吏該已知電容的第二端接收 該第三電壓及4妄收該第 一電壓，并用以響應于該第六組時力永信號的第 一狀態及第二狀態分別使該已知電容的第二端^妻收該第三電壓 及4妻收該第二電壓。
根據本發明的電容值量測電路，其中該第五組及該第六組時脈 信號具有基本上相同的時脈周期，該第三及該第四積分期間的長度
基本上分別為J個該時^永周期及K個該時力永周期，該處理器電3各才艮 據數值J與K的差值與該時脈周期來得到該時間差值，數值J與K 為大于1的自然數。
根據本發明還提出了一種電容值量測電路包括積分器電路、第 一、第二控制電路及處理器電路。積分器電路具有輸入端及輸出端， 豐敘出端上具有積分電壓，積分器電路用以響應于控制信號在電壓設 定期間中將積分電壓設定為起始位準。第 一控制電路包括第 一輸出 端與^皮動元件，；故動元件具有已知特性值，第一^T出端電性連接于 輸入端。第 一控制電路用以響應于第一組時脈信號切換被動元件的 至少 一端上的電壓，并選擇性地使被動元件的 一端與第 一輸入端電 性連接，以在第一積分期間中控制積分器電路進4亍電壓積分，以將 積分電壓的位準自起始位準調整為終止位準。第二控制電^各包4舌第 二輸出端及待測電容，第二輸出端電性連接于輸入端，第二控制電 3各用以響應于第二《且時務M言號切換 降測電容的至少一端上的電壓， 并選擇性地使待測電容的 一端與第二輸入端電性連接，以在第二積 分期間中控制積分器電路進行電壓積分，將積分電壓自終止位準調 整為起始位準，待測電容的電容值與終止與該起始位準的差值相 關。處理器電^各用以l是供第一組及第二組時脈信號來驅動第一及該 第二控制電路，并用以根據第 一及第二積分期間的時間長度及已知 特性值來計算得到待測電容的電容值。
根據本發明還提出了一種電容值量測方法，應用于電容值量測 電路，電容值量測電路包括積分器電路，積分器電路的輸出端具有 積分電壓，待測電容電性連接至積分器的輸入端。電容值量測方法包括下列步驟(a)首先響應于第一組時脈信號切換待測電容的 至少 一端上的電壓，以在第 一積分期間中將積分電壓的位準自起始 位準調整為終止位準，；降測電容的電容值與終止〗立準與起始位準的 差值相關；(b) -接著響應于第二組時l永信號在第二積分期間中將 積分電壓的位準自終止位準調整為起始位準；以及(c)之后4艮據 第 一 、第二積分期間及已知特性值運算得到待測電容的電容值。
才艮據本發明的電容值量測方法，在步驟(a)之前還包括(d ) 在電壓i殳定期間中將該積分電壓的位準i殳定至該起始位準。
根據本發明的電容值量測方法，在步驟(a)之前還包括(e) 響應于第三組時脈信號切換已知電容的至少一端上的電壓，以在第 三積分期間中將該積分電壓的位準自該起始位準調整為該終止4立 準；(f) 響應于第四組時脈信號切4奐該已知電容的該至少 一端上 的電壓，以在第四積分期間中將該積分電壓的<立準自該纟冬止位準調 整為該起始位準；及(g)才艮據該第三與該第四積分期間的差值運 算得到偏差校正值；其中步驟(c)根據該第一、該第二積分期間 及該偏差4交正值運算得到該待測電容的電容值。
才艮據本發明的電容值量測方法，其中該第 一及該第二積分期間 分別對應至N個時脈周期及M個時脈周期，步驟(c)包括根據 該已知電容的電容值、數值N及M來計算得到該待測電容的電容值。
根據本發明的電容值量測方法，其中步驟(c)包括根據該 偏差校正值來+務正數值M;及根據該已知電容的電容值、數值N及 修正后的數值M運算得到該待測電容的電容值。
根據本發明又提出了一種電容值量測方法，應用于電容值量測 電路，電容值量測電路包括積分器電路，積分器電路的輸出端具有積分電壓，待測電容電性連接至積分器的輸入端。電容值量測方法
包括下列步驟(a)首先響應于第一組時脈信號在第一積分期間 中將積分電壓自起始位準調整為終止位準；(b)接著響應于第二 組時脈信號切換待測電容的至少一端上的電壓，以在第二積分期間 中將積分電壓的位準自終止位準調整為起始位準，待測電容的電容 值與終止位準與起始位準的差值相關；以及(c)之后才艮據第一、 第二積分期間及已知特性值運算得到;f寺測電容的電容值。
根據本發明的電容值量測方法，在步驟(a)之前還包括(d) 在電壓i殳定期間中將該積分電壓的位準i殳定至該起始位準。
根據本發明的電容值量測方法，在步驟(a )之前還包括(e ) 響應于第三組時脈信號切換已知電容的至少一端上的電壓，以在第 三積分期間中將該積分電壓的^f立準自該起始4立準調整為該終止4立 準；(f) 響應于第四《且時樂:M言號切^換該已知電容的該至少一端上 的電壓，以在第四積分期間中將該積分電壓的位準自該終止位準調 整為該起始位準；及(g) 根據該第三與該第四積分期間的差值運 算得到偏差校正值。
才艮據本發明的電容值量測方法，其中該第一及該第二積分期間 分別對應至N個時脈周期及M個時脈周期，步驟(c)包括根據 該已知電容的電容值、數值N及M來計算得到該待測電容的電容值。
才艮據本發明的電容值量測方法，其中步驟(c)包括根據該 偏差校正值來修正數值M;及根據該已知電容的電容值、數值N及 修正后的數值M運算得到該待測電容的電容值。
為了讓本發明的上述內容能更明顯易懂，下文特舉優選的實施 例，并結合所附附圖，作詳細i兌明如下。


圖1示出了本發明第一實施例的電容值量測電路的方塊圖。
圖2示出了圖1的電容值量測電路10的相關信號時序圖。
圖3示出了圖1的處理器電路18的詳細方塊圖。
圖4示出了圖3的邏輯單元18a2的詳細方塊圖。
圖5示出了圖1的電容值量測電路10的另一相關信號時序圖。
圖6示出了依照本發明第二實施例的電容值量測電路的方塊圖。
圖7示出了依照本發明第三實施例的電容值量測電路的方塊圖。
圖8示出了圖7的電容值量測電^各30的相關信號時序圖。
圖9示出了依照本發明第四實施例的電容值量測電路的方塊圖。
圖IO示出了圖9的電容值量測電路的相關信號時序圖。
圖11示出了依照本發明第五實施例的電容值量測電路的方塊圖。
圖12示出了圖11的電容值量測電路的相關信號時序圖。
圖13示出了依照本發明第五實施例的電容值量測電路的另一 方塊圖。
具體實施例方式
本實施例的電容值量測電3各分別以待測電容及已知電容來對 一節點上的電壓進行充電及放電操作，并以充電操作及放電操作對 應到的操作時間的比值來計算得到待測電容的電容值。
第一實施例
請參照圖1，其示出了本發明第一實施例的電容值量測電^各的
方塊圖。電容值量測電路10包括控制電路12、 14、積分器電3各16
及處理器電路18。控制電路12及14分別用以控制積分器電路16
將積分器電路16的輸出端ndo上的積分電壓Vx自起始位準設定為
終止位準及將其自終止位準設定為起始位準。在本實施例中，以終
止位準的位準高于起始位準的情形為例作說明。處理器電路18用
以產生對應的信號驅動控制電路12、 14及積分器電路16執行前述
才喿作，并用以響應于積分電壓Vx的位準變化來進^f亍4寺測電容Cx
的電容值的運算。接下來，對電容值量測電路10中各個元件的操 作作進一步i兌明。
積分器電^各16包括「Mr入端ndi、 l貧出端ndo、開關Sc、積分電 容Ci及運算方文大器(Operational Amplifier) OPl。開關Sc的兩端 及積分電容Ci的兩端跨接于運算i丈大器OPl的負輸入端及輸出端 ndo，開關Sc被致能(使能)的控制信號CSl導通。運算放大器 OPl的正輸入端接收參考電壓Vr。其中，參考電壓Vr為本實施例 的電容值量測電路10的最高電壓VDD與接地電壓間的任何特定參 考電壓，舉例來"i兌，參考電壓Vr基本上等于電壓VDD/2。
控制電路12包括輸出端OEl、開關電路SW1及待測電容Cx, 其耦接至節點ndl。開關電路SW1包括開關Sal及Sa2,其一端耦 接至節點ndl ，另 一端分別接收電壓Vfl及耦接至運算力i大器OPl的負輸入端。開關Sal及Sa2分別^皮致能的時脈信號CK一al及 CK—a2導通。4寺測電容Cx的兩端分別井禹4妻至節點ndl及4妻收電壓 Vf 1 。電壓Vf 1例如為4妄i也電壓。
控制電路14包括輸出端OE2、開關電路SW2及已知電容Cc, 其耦接至節點nd2。開關電路SW2包括開關Sbl及Sb2,其一端耦 接至節點nd2,另一端分別接收電壓Vf2及耦接至運算放大器OP1 的負輸入端。開關Sbl及Sb2分別被致能的時脈信號CK—bl及 CK—b2導通。已知電容Cc的兩端分別l禺4妄至節點nd2及4妻收電壓 Vfl。電壓Vf2例如為最高電壓VDD。
請參照圖2，其示出了圖1的電容值量測電路10的相關信號時 序圖。本實施例的電容值量測電^各10例如包4舌電壓i殳定期間 TP—PS、積分期間TP—IT1及TP—IT2等三個操作期間，處理器電路 18用以在對應的才喿作期間中產生對應的控制信號，以對電容值量測 電^各10進4于時序4空制。
更詳細地i兌，在電壓i殳定期間TP—PS中，處理器電^各18致能 控制信號CS1,以導通開關Sc。如此，運算方文大器OP1的負l餘入 端及輸出端ndo彼此電性連接，使運算放大器OP1基本上被偏壓為 一個單位增益S爰沖器(Unit Gain Buffer ),而運算》文大器OP1的正 輸入端及輸出端ndo具有基本上相等的電壓(參考電壓Vr)。此 外，運算放大器OP1的正負輸入端彼此為虛短路的特性，如此，在 電壓設定期間TP_PS中，運算放大器OP1的正、負輸入端及輸出 端ndo上的位準均^皮-沒定為參考電壓Vr。在電壓設定期間TP—PS 中，時脈信號CK—al、 CK—a2、 CK_bl及CK—b2持續地為非致負g， 使得開關Sal、 Sa2、 Sbl及Sb2為關閉。舉例來說，控制信號CS1 的致能位準例如為高位準；時脈信號CK_al、 CK_a2、 CK_bl及 CK一b2的非致能位準例如為4氐位準。在積分期間TP—IT1中，處理器電路18提供時脈信號CK—al 及CK_a2，時脈信號CK_al及CK_a2的位準周期性地在高位準與 低位準之間切換，以對應地導通開關Sal及Sa2。
舉例來說，在第一子操:作期間TP1中，開關Sal及Sa2分別為 導通及為關閉。如此，節點ndl的電壓被設定為接地電壓，使待測 電容Cx兩端的5爭壓基本上為0，積分電路Ci兩端的5爭壓也為0。 在第二子操作期間TP2中，開關Sal及Sa2分別為關閉及導通，節 點ndl被耦接至運算放大器OPl的負輸入端。由于待測電容Cx與 積分電容Ci相互耦接的節點ndl (即是運算放大器OPl的負輸入 端)為浮接(Floating)，所以;降測電容Cx與積分電容Ci在第一 子操作期間TP1中儲存的總電荷基本上等于其在第二子操作期間 TP2中儲存的總電荷，即是滿足方程式
Cx x (Vfl - Vfl) + Ci x [Vr - Vx(tO)] = Cx x Vr + Ci x [Vr - Vx(tl)]
其中上述方程式的左式為在第一子操作期間TP1中待測電容 Cx及積分電容Ci儲存的總電荷，右式為在第二子操作期間TP2中 待測電容Cx及積分電容Ci儲存的總電荷。電壓Vx (t0 )為積分電 壓Vx的起始〗立準，電壓Vx (tl )為積分電壓Vx經過一次積分4喿 作后的電壓。由于在第一子操作期間TP1的積分電壓Vx (t0)基 本上等于參考電壓Vr,即是基本上等于電壓VDD/2，才艮據上述方 程式可推得
<formula>formula see original document page 18</formula>
2xCi 2xCi 根據上述推導可知，在經過一次積分操作后，積分電壓Vx基本上上升一個差^直電壓△ VI 。本實施例的積分期間TP—IT1例如包 括N個時脈信號CK—al的周期(即是N個第一子4喿作期間及N個 第二子才乘作期間)，在各個時脈信號CK一al的周期中，控制電路 12與積分器電路16執行相似的積分操作，N為自然數。如此，通 過反復執行N次上述的積分操作，將積分電壓Vx自其的起始位準 (等于參考電壓Vr的位準)上升為終止^i準Vx—Tr:
<formula>formula see original document page 19</formula>
在積分期間TP_IT2中，處理器電3各18 ^是供時月永^言號CK—bl 及CK—b2，來驅動控制電^各14執行與控制電路12相近的4喿作，以 對積分電壓Vx進行積分。其中，控制電路12與14的操作不同之 處在于開關Sbl接收電壓Vf2 (即是最高電壓VDD )，使得控制電 路14執行積分操作時的積分差值電壓△ V2為負值，以4吏積分電壓 Vx自終止位準Vx—Tr下降至積分電壓Vx的起始電壓(即是參考電 壓Vr的位準)。其中，差值電壓AV2滿足<formula>formula see original document page 19</formula>沖艮據上述4,導可知，在一次積分4喿作中，積分電壓Vx下降一 個差值電壓△ V2。本實施例的積分期間TP一IT2例如包括M個時脈 信號CK—bl的周期，在各個時脈信號CK一al的周期中，控制電路 14與積分器電路16執行相似的積分操作，M為自然數。如此，通 過反復執行M次上述的積分操作，將積分電壓Vx自其的終止位準 VxTr下降為起始位準，即是滿足方程式<formula>formula see original document page 19</formula>整理后可得到待測電容Cx與數值M、 N及已知電容Cc的關 系式
<formula>formula see original document page 20</formula>
如此，處理器電^各18還才艮據上述方程式來才艮據凄t值M、 N及 已知電容Cc的電容值求得待測電容Cx的電容值。
請參照圖3，其示出了圖1的處理器電^各18的詳細方塊圖。更 詳細地說，處理器電路18包括邏輯電^各18a、比專交器電路18b、振 蕩器電路18c、計數器電路18d、拴鎖器電路18e及運算電路18f。 邏輯電路18a包括邏輯單元18al及18a2。邏輯單元18a2用以響應 于致能的控制信號CS2來產生時脈信號CK—al及CK一a2,并用以 響應于致能的控制信號CS3來產生時力永信號CK一bl及CK—b2。
舉例來說，邏輯單元18a2的詳細方塊圖如圖4所示。邏輯單 元18a2包括與門(And Gate ) —1 、與門—2、與門—3及與門—4，其 分別接收控制信號CS2與時脈信號CK一1、控制信號CS2與時脈信 號CK一2、控制信號CS3與時脈信號CK—1及控制信號CS3與時脈 信號CK—2，并對應地輸出時脈信號CK—al、 CK—a2、 CK—bl及 CK一b2。其中，時脈信號CK—1及CK—2由振蕩器電路18c振蕩產 生。
邏輯單元18al用以在電壓設定期間TP_PS產生控制信號CS1 ， 以控制積分器電路16將充電電壓Vx的電壓設定為參考電壓Vr。 邏輯單元18al用以在積分期間TP—IT1及TP—IT2中，分別產生致 能的控制信號CS2及CS3,以控制邏輯單元18a2產生時脈信號 CK—al與CK—a2及CK—bl及CK—b2。邏輯單元18al還用以記錄 積分期間TP IT2對應至多少個時"永信號CK_1的周期時間。在本實施例中，邏輯單元18al用以決定并自積分期間TP一IT2 的起始時點Txl起產生致能的控制信號CS3。邏輯單元18al還用 以量測操作事件是否觸發，并響應于該操作事件來決定積分期間 TP—IT2的鄉冬止時點Tx2。
舉例來說，該操作事件為比較器電路18b產生的控制信號CS4 為致能的事件。比較器電路18b用以接收并比較積分電壓Vx及參 考電壓Vr的位準，并對應地產生控制信號CS4。當積分電壓Vx大 于參考電壓Vr時，控制信號CS4為非致能。當積分電壓Vx的位 準基本上小于參考電壓Vr時，比4交器電3各18b致能控制信號CS4。 如此，經由響應比較器電路18b觸發的操作事件，邏輯單元18al 可有效地決定積分期間TP—IT2的^f止時點Tx2。
在本實施例中，邏輯單元18al例如用以在時點Txl與Tx2間 致能驅動信號En，來驅動計數器電路18d進行每隔一個時脈信號 CK一1的周期時間(等于時脈信號CK—bl的周期)遞增1的計^U乘 作。如此，本實施例的處理器電路18可通過計數器電路18d的計 凄i才乘作得到IM直M。
舉例來說，計數器電路18d為i位計數器電路，其計數產生并 輸出數值M的i筆位數據Bit—1 Bit一i至拴鎖器電路18e。 4全鎖器電 路18e用以接收并記錄位數據Bit_l Bit_i。運算單元18f才艮據拴鎖 器電路18e儲存的位數據Bit_l~Biti來得到數值M，并根據前述待 測電容Cx與數值M、 N及已知電容Cc的關系式得到待測電容Cx 的電容值。
在本實施例中，邏輯單元18al還用以在積分期間TP—IT2之后， 依序地產生拴鎖信號Srdy及重置信號Srst。如此，拴鎖器電^各18e 響應于拴鎖信號Srdy拴鎖住計數器電路18d的輸出值。在拴鎖器 電路18e完成拴鎖住該輸出值的才喿作后，計數器電路18d響應于重置信號Srst來重置其的計數值。在拴鎖器電路18e及計數器電路18d 完成拴鎖才喿作及重置操作后，處理器電3各18可進行下一次待測電 容的量測操作。
本實施例的邏輯單元18al還用以記錄凄W直N,并才艮寺居凌W直N 來決定積分期間TP_IT1包括多少個時脈信號CK—1的周期。在本 實施例中，數值N(即是積分期間TP—ITl中包括的時脈信號CK_al 的周期的數目)為可調，通過調整數值N，使用者可使本實施例的 電容值量測電路10適用于量測不同電容值范圍的待測電容Cx。
進一步而言，才艮據方程式
<formula>formula see original document page 22</formula>
可知，數值M與N的比值與待測電容Cx與已知電容Cc間的 電容值的比值相關。由于數值M的數值范圍為固定(介于數值0 到凄t值2的i + 1次方減1 )，使用者經由調整教:值N的大小，來調 整電容值量測電路10,以使其適用于不同待測電容Cx的量測操作。 舉例來說，當數值N被設定為數值M的最大值Mmax的x分之一 倍時，才艮據方程式
<formula>formula see original document page 22</formula>
電容值量測電路10可對電容值小于或等于已知電容Cc的電容 值的x倍的待測電容Cx進行電容值量測，x為實H最大值Mmax 等于2的i+1次方減1。如此，使用者可視欲量測的待測電容Cx的 電容值與已知電容Cc大約的倍數關系，來決定數值N。在本實施例中，雖 <義以積分電壓Vx的纟冬止^f立準Vx_Tr高于積 分電壓Vx的起始位準(等于參考電壓Vr的位準)的情形為例作說 明，然而，本實施例止位準Vx—Tr并不局限于高于起始位準。 在另一個例子中，終止位準VxJTr低于起始位準。如此在第一及第 二積分期間積分TP_IT1及TP_IT2中，積分電壓Vx分別地由起始 ^立準下P爭為纟冬止^立準Vx—Tr，及由纟冬止^f立準Vx_Tr上升為起始位準。
在本實施例中，雖僅以在電壓設定期間TP—PS之后依序地由控 制電路12及14來控制積分器電路16進行積分操作的情形為例作 說明，然而，本實施例的電容值量測電^各10并不局限于依序地由 控制電路12及14來控制積分器電路16進行操作。在另一個例子 中，本實施例的電容值量測電路10也可先由控制電路14控制積分 器電路16進行積分搡作，之后再由控制電路12控制積分器電路16 進行積分操作，如圖5所示。
本實施例的電容值量測電路分別使用待測電容及已知電容來 將充電電壓自起始位準設定為終止位準，及將充電電壓自終止位準 設定為起始位準，并根據與前述充電與放電操作對應的時脈周期數 量與已知電容的電容值求得4寺測電容的電容值。如此，使用者可經 由調整充電操作對應的時脈周期數量來調整本實施例的電容值量 測電路可量測的待測電容的數值范圍。這樣一來，相比于傳統的電 容值量測電路，本實施例的電容值量測電路具有可彈性地量測不同 數值范圍的待測電容的優點，并可有效地提供另 一種電容值量測電 路的設計選擇。
另外，本實施例的電容值量測電3各在積分期間內的多個時月永周 期內執行多次積分操作。如此，本實施例的電容值量測電路可通過 累計數量較高的積分操作次數，來抵銷電路噪聲對各次積分操作中 的差值電壓的影響，并降低噪聲對最終累計積分電壓的影響，使本 實施例的電容值量測電路可準確地對待測電容進行電容值量測。第二實施例
本實施例的電容值量測電路以包括四個開關的開關電路來實 現本實施例的兩個控制電路中對應的開關電i 各。請參照圖6，其示 出了依照本發明第二實施例的電容值量測電路的方塊圖。本實施例 的電容值量測電路與第一實施例的電容值量測電i 各10不同之處在
于本實施例的控制電路22與24具有另 一種電路設計。
控制電路22包括開關電路SW1'及待測電容Cx,其中開關電路 SWl'包括開關Sa3、 Sa4、 Sa5及Sa6。開關Sa3及Sa5的一端耦4妄 至待測電容Cx的第一端，開關Sa3及Sa5的另一端分別接收電壓 Vf2及參考電壓Vr。開關Sa4及Sa6的一端耦接至待測電容的第二 端，開關Sa4及Sa6的另一端分別接收參考電壓Vr及耦接至運算 放大器OP2的負輸入端。電壓Vf2例如等于最高電壓VDD,參考 電壓Vr例如等于二分之一的最高電壓VDD。
開關Sa3及Sa4響應于時脈信號CK—al在第一子操作期間導 通，佳J寺測電容Cx的第一及第二端分別4妾收電壓Vf2及參考電壓 Vr。開關Sa5及Sa6響應于時脈信號CK_a2在第二子才喿作期間導通， 使待測電容Cx的第一及第二端分別接收參考電壓Vr及耦接至運算 放大器OP2的負輸入端。由于在第二子操作期間中，待測電容Cx 的第二端與積分電容Ci相互耦接的節點(即是運算放大器OP2的 負輸入端)為浮接，所以待測電容Cx與積分電容Ci在第一子操作 期間中儲存的總電荷基本上等于其在第二子操作期間中儲存的總 電荷，即是滿足方程式
<formula>formula see original document page 24</formula>
根據上式推導可得到與第 一實施例相同的結果<formula>formula see original document page 25</formula>
控制電路24包括開關電路SW2'及已知電容Cc,其中開關電路 SW2'包4舌開關Sb3、 Sb4、 Sb5及Sb6。 4空制電3各24的才喿4乍可才艮凈居 控制電路22及第 一實施例的控制電路14的操作類推得到。根據以 上敘述可知，本實施例的電容值量測電路具有可彈性地量測不同數 值范圍的待測電容、可有效地提供另一種電容值量測電路的設計選 擇及可準確地對待測電容進行電容值量測的優點。
第三實施例
本實施例的電容值量測電路以積分電容與開關的串聯電路來 實現積分器電^各。請參照圖7,其示出了依照本發明第三實施例的 電容值量測電^ 各的方塊圖。本實施例的電容值量測電^各30與第一 及第二實施例的電容值量測電路10及20不同之處在于在電容值量 測電路30中的積分器電路36省略運算放大器的使用，而直接以積 分電容Ci'與開關Sc'的串聯電路來實現。積分電容Ci'與開關Sc'的 一端相互耦接，其耦接節點的電壓為積分電壓Vx,積分電容Ci'與 開關Sc'的另 一端分別接收電壓Vfl及Vr。舉例來說，電壓Vfl及 Vr分別為接地電壓及最高電壓VDD的二分之一。本實施例的控制 電路32與34與第一實施例的電容值量測電路10中對應的控制電 S各12與14不同之處在于開關電路SW1"與SW2"妻收的電壓分別改 為電壓Vf2及Vfl。請參照圖8,其示出了圖7的電容值量測電路30的相關信號時序圖。由于在積分器電路36中省略了運算放大器的使用，本實施例的積分電壓Vx在各次積分才喿作中的增減的差^直電壓AV1及AV2非為固定，而基本上為等比級數相關。
更詳細地說，在積分期間TPJT1中，起始積分電壓Vx(tO)(等于參考電壓Vr)與第一次積分操作后的積分電壓Vx (tl)滿足
Cx x (Vf2 - Vf 1) + Ci x [Vx(tO) - Vf 1J = Cx x (Vx(t 1) - Vf 1) + Ci x
其中電壓Vfl及Vf2分別為接地電壓及最高電壓VDD。如此:#4居上述方程式整理得到
、，，，、VDD CxxVDDVx(tl)二-+
2 2x(Cx + Ci)才艮據相似的方法推導得到
u… VDDCxxVDD CxxVDDxCi
Vx(t2)^-+-+-^
2 2x(Cx + Ci)2x(Cx + Ci)2
根據上述條件類推，假設本實施例的控制電路32與積分器電3各36在積分期間TP一IT1中沖丸行N次積分才乘作，在積分期間TP—IT1終止時得到的N次積分纟喿作后的積分電壓Vx (tN)等于
、，"T、 VDD ^VDDxCxxCixVx(tN) =-+》
2 3 2x(Cx + Ci)x
相似地，，支設本實施例的控制電^各34與積分器電路36在積分期間TP IT2中執行M次積分操作，在積分期間TP IT2終止時得
26到的M次積分才喿作后的積分電壓Vx (tM )等于
<formula>formula see original document page 27</formula>
沖艮據上式推導得到待測電容Cx、已知電容Cc、積分電容Ci,凄史值N與M的關系式
<formula>formula see original document page 27</formula>
本實施例的處理器電路38才艮據查表(Look-叩Table)來儲存上述方程式的待測電容Cx與已知電容Cc、積分電容Ci'、數值N及M的^:值關系。如此，本實施例的電容值量測電^各30也可有效地求得待測電容Cx的電容值。
在另外一個例子中，當條件
<formula>formula see original document page 27</formula>
均滿足的情形下，上述關系式可簡化為
<formula>formula see original document page 27</formula>
如此，在該例子中，本實施例的電容值量測電^各30也可經由與第 一及第二實施例基本上相同的關系式來推導得到待測電容Cx的電容值。根據以上敘述可知，本實施例的電容值量測電路具有可彈性地量測不同數值范圍的待測電容、可有效地提供另 一種電容值量測電3各的設計選擇及可準確地對待測電容進行電容值量測的優點。
第四實施例
本實施例的電容值量測電路以積分電阻與開關來實現用以控
制積分器電路進行放電積分操作的控制電路。請參照圖9及圖10,圖9示出了依照本發明第四實施例的電容值量測電路的方塊圖，圖10示出了圖9的電容值量測電路的相關信號時序圖。本實施例的電容值量測電路與第三實施例的電容值量測電路30不同之處在于本實施例的控制電路44以已知電阻Rc與開關Sb7取代第三實施例中已知電容Cc與開關電路SW2"的電路結構。已知電阻Rc與開關Sb7的一端相互耦接，另一端分別接收電壓Vfl及耦接至積分電容Ci'與開關Sc'的耦接點。其中電壓Vfl例如為4妄地電壓。開關Sb7受控于控制信號CS3來進行操作。
在積分期間TP一IT2中，控制信號CS3為致能，以導通開關Sb7。如此，控制電^各44基本上形成》丈電路徑，以只于積分電壓Vx進4亍》文電，而積分電壓Vx的曲線為連續的電容電阻放電曲線。假設本實施例的控制電路42與積分器電路46在積分期間TPjrn中執行N次積分4喿作，在積分期間TP—IT1終止時得到的N次積分，喿作后的積分電壓Vx (tN)等于
<formula>formula see original document page 28</formula>
相似地，假設本實施例的控制電路44與積分器電路46在積分期間TP IT2中執行M次積分操作，在積分期間TP IT2終止時得到的M次積分才喿作后的積分電壓Vx (tM )等于
<formula>formula see original document page 29</formula>
其中Tc"為時脈信號CK—1的周期。才艮據上式可推導得到待測電容Cx與數值M、 N及已知電容Cc的關系式
<formula>formula see original document page 29</formula>與第三實施例相似地，本實施例的處理器電路48根據查表來儲存上述方程式的待測電容Cx與已知電阻Rc、積分電容Ci'、數值N及M的凄t值關系。如此，本實施例的電容值量測電^各40也可有效地求得4寺測電容Cx的電容值。
在另外一個例子中，當條件<formula>formula see original document page 29</formula>
滿足時，上述待測電容Cx與已知電阻Rc、積分電容Ci'、數<直N及M的關系式可簡4匕為<formula>formula see original document page 29</formula>如此，在該例子中，本實施例的電容值量測電^各40也可經由與第一及第二實施例基本上相同的關系式來推導得到待測電容Cx的電容值。根據以上敘述可知，本實施例的電容值量測電路具有可彈性地量測不同數值范圍的待測電容、可有效地提供另 一種電容值點。
第五實施例
本實施例的電容值量測電路具有誤差校正電路，用以對電容值
量測電路中的運算放大器與比較器進行偏移電壓(Offset Voltage )校正。請參照圖11及12，圖11示出了依照本發明第五實施例的電容值量測電路的方塊圖，圖12示出了圖11的電容值量測電路的相關信號時序圖。
本實施例的電容值量測電路50與第一實施例的電容值量測電路10不同之處在于本實施例的控制電路54中還包括開關Sb8及Sb9,而電容值量測電路50中的處理器電3吝58還用以在才交正期間TP—AJ中產生控制信號CS5、 CS6、時脈信號CK—cl及CK—c2來分另'J控制開關Sb8、 Sb9、 Sbl及Sb2。
在才交正期間TP—AJ之前，處理器電路58也產生控制信號CS1，以i殳定積分電壓Vx4姿近參考電壓Vr。在4交正期間TP—AJ中，時月永信號CK一cl及CK—c2周期性地在高位準與低位準之間切換，以周期性地導通開關Sbl及Sb2。時脈信號CK—cl及CK—c2 4皮此互為反相信號，其的頻率等于時脈信號CK一1的頻率。
才交正期間TP—AJ包4舌4交正子期間TP—AJ1、TP—AJ2及TP—AJ3。在才交正子期間TP一AJ1中，控制信號CS5為致能，以導通開關Sb8。如此，在4交正子期間TP一AJ1中，控制電路54與第一實施例中的控制電路12具有相近的操作，以將積分電壓Vx自其的起始位準(等于參考電壓Vr的位準)上升至終止位準Vx—Tr。控制電路54與12不同之處在于控制電路54經由已知電容Cc來對積分電壓Vx進行積分才喿作，如此，積分電壓Vx在各次積分才喿作中的差值電壓△ V3與終止位準Vx一Tr分別滿足方程式<formula>formula see original document page 31</formula>
其中，Vx (tO)為積分電壓Vx在未扭^亍4交正子期間TP—AJ1及TP—AJ2的4交正才喿作時，積分電壓Vx的初始值。
在校正子期間TP—AJ2中，控制信號CS6為致能，以導通開關Sb9。如此，在校正子期間TP—AJ2中，控制電路54與第一實施例中的控制電^各14具有相近的才喿作，以將積分電壓Vx自終止^f立準Vx_Tr下降。如此，積分電壓Vx在各次積分操作中的差值電壓AV4與經過M'次積分才喿作后的最纟冬積分電壓Vx (tM)分別滿足方程式
<formula>formula see original document page 31</formula>
在運算力文大器OP3及比較器電路58b為理想的情況下，積分電壓Vx (t0)與最終的積分電壓Vx (tM)均等于參考電壓Vr,而數值M'與N'為基本上相等。然而，當運算放大器OP3的正負輸入端或比較器電路58b的兩端間有偏差電壓存在時，^:值M'與N'不相等。舉例來說，當運算放大器OP3的正及負輸入端具有偏差電壓Vofl,比較器電路58b的兩端具有偏壓電壓Vof2時，積分電壓Vx(t0)及最終的積分電壓Vx (tM)分別等于<formula>formula see original document page 32</formula>
此時上述積分電壓Vx (t0)與最終的積分電壓Vx (tM)的關系式改寫為<formula>formula see original document page 32</formula>如此，通過上述操作可得到與偏差電壓Vofl與Vof2之和對應的差值D。在往后正常才喿作時，通過將記錄4尋到的凄t值M與差值D相加，即可對運算放大器OP3進行偏差電壓4交正。
在本實施例中，雖4義以電容^直量測電^各50的4空制電^各54中額外設置開關Sb8及Sb9,以進行偏差電壓校正操作的情形為例作說明，然而，本實施例的控制電路54并不局限于具有如圖11所示出的結構。在另一個實i見例子中，4空制電^各54'由已^口電容Cc、開關Sb3'、 Sb4'、 Sb5'、 Sb6'、 Sb8'及Sb9'實J見，i口圖13所示。其中，開關Sb3'及Sb4'受控于時脈信號CK_cl,開關Sb5'及Sb6'受控于時脈信號CK一c2。如此，電容值量測電路50'也可對其內部的運算放大器OP3'與比較器電路58b'進行偏差電壓校正的操作。
在本實施例中，雖^叉以積分電壓Vx的終止^f立準Vx一Tr高于積分電壓Vx的起始位準(等于參考電壓Vr的位準)的情形為例作說明，然而，本實施例的終止位準Vx—Tr并不局限于高于起始位準。在另一個例子中，終止位準Vx一Tr低于起始位準。如此，差值電壓△ V3及A V4分別為負實數及正實數，而在沖交正子期間TP—AJ1及TP AJ2中，積分電壓Vx分別地由起始〗立準下降為終止位準Vx_tr，并由纟冬止^f立準Vx一Tr上升為起始4立準。
才艮據以上敘述可知，本實施例的電容值量測電^各具有可彈性地量測不同數值范圍的待測電容、可有效地提供另 一種電容值量測電路的設計選擇及可準確地對待測電容進行電容值量測的優點。
另外，本實施例的電容值量測電路還具有可對內部的運算》丈大器與比較器電路進行偏壓電壓校正的優點。
綜上所述，雖然本發明已以一優選實施例披露如上，然而其并非用以限定本發明。本發明所屬才支術領域中的普通4支術人員，在不脫離本發明的精神和范圍的情況下，應當可以作出各種更改與〈奮飾。因此，本發明的4呆護范圍應當以隨后所附的;+又利要求所限定的為準。
主要組件符號說明
10、 20、 30、 40、 50、 50':電容值量測電路
12、 14、 22、 24、 32、 34、 42、 44、 54、 54': 4空制電^各
SW1、 SW2、 SW1'、 SW2'、 SW1"、 SW2":開關電3各
16、 36、 46:積分器電^各
18、 28、 38、 48、 58、 58':處理器電^各
18a:邏輯電路
18al、 18a2:邏輯單元
18b、 58b、 58b':比4交器電^各18c:振蕩器電^各18d:計數器電^各18e:拴鎖器電路18f:運算電^各
OPl、 OP2、 OP3、 OP3':運算》欠大器
Sal、 Sa2、 Sbl、 Sb2、 Sa3、 Sa4、 Sa5、 Sa6、 Sb3、 Sb4、 Sb5、Sb6、 Sb7、 Sb8、 Sb9、 Sb3'、 Sb4'、Sb5'、 Sb6'、 Sb8'、 Sb9'、 Sc、Sc':開關
Cx:待測電容 Cc: 已知電容
Ci、 Ci':,只分電容 ndo:車餘出端
與門_1 與門_4:與門 Rc:已知電阻
ndl、 nd2:節點。
權利要求
1.一種電容值量測電路，包括積分器電路，具有輸入端以及輸出端，所述輸出端上具有積分電壓，所述積分器電路用以響應于控制信號在電壓設定期間中將所述積分電壓設定為起始位準；第一控制電路，包括第一輸出端以及待測電容，所述第一輸出端電性連接于所述輸入端，所述第一控制電路用以響應于第一組時脈信號切換所述待測電容的至少一端上的電壓，并選擇性地使所述待測電容的一端與所述第一輸入端電性連接，以在第一積分期間中控制所述積分器電路進行電壓積分，將所述積分電壓自所述起始位準調整為終止位準；第二控制電路，包括第二輸出端與被動元件，所述被動元件具有已知特性值，所述第二輸出端電性連接于所述輸入端，所述第二控制電路用以響應于第二組時脈信號切換所述被動元件的至少一端上的電壓，并選擇性地使所述被動元件的一端與所述第二輸入端電性連接，以在第二積分期間中控制所述積分器電路進行電壓積分，將所述積分電壓的位準自所述終止位準調整為所述起始位準；以及處理器電路，用以提供所述第一組及所述第二組時脈信號來驅動所述第一及所述第二控制電路，并用以根據所述第一及所述第二積分期間的時間長度及所述已知特性值來計算得到所述待測電容的電容值。
2. 根據權利要求1所述的電容值量測電路，其中，所述第一控制 電^各還包4舌第一開關電3各，包纟舌第一端、第二端及第三端，分別井禺 接至所述待測電容的第 一端、耦4妄至所述輸入端及接收第 一 電 壓，所述第一開關電路用以響應于所述第 一組時3永信號的第一 狀態及第二狀態分別4吏所述待測電容的第一端耦接至所述輸 入端及4吏所述待測電容的第 一端4妄收所述第 一 電壓。
3. 根據權利要求1所迷的電容值量測電路，其中，所述被動元件 為已知電容，所述第二控制電路還包括第二開關電3各，包4舌第一端、第二端及第三端，分別耦 接至所述已知電容的第 一端、耦接至所述輸入端及接收第二電 壓，所述第二開關電路用以響應于所述第二組時"永信號的第一 狀態及第二狀態分別使所述已知電容的第一端耦接至所述輸 入端及使所述已知電容的第 一端接收所述第二電壓。
4. 根據權利要求3所述的電容值量測電路，其中，所述第二控制 電^各還包4舌第三開關電3各，包^^舌第一端、第二端及第三端，分別耦 接至所述已知電容的第二端、接收所述第二電壓及接收第三電 壓，所述第三開關電路用以響應所述第二組時"永信號的第一狀 態及第二狀態分別提供所述第二電壓及所述第三電壓至所述 已知電容的第二端；其中，所述第二電壓的位準基本上等于所迷起始位準。
5. 根據權利要求2所述的電容值量測電路，其中，所述第一控制 電3各還包4舌第四開關電^各，包4舌第一端、第二端及第三端，分別專禺4妄至所述待測電容的第二端、接收所述第 一 電壓及接收第四電 壓，所述第四開關電路用以響應于所述第 一組時樂M言號的第一 狀態及第二狀態分別l是供所述第一電壓及所述第四電壓至所述待測電容的第二端；其中，所述第一電壓的位準基本上等于所迷起始位準。
6. 根據權利要求1所述的電容值量測電路，其中，所述被動元件 為已知電阻，所述第二控制電^各還包括第二開關電^各，包括第一端及第二端，分別耦4妄至所述 已知電阻的第 一端及耦接至所述輸入端，所述第二開關電3各用 以響應于所述第二組時^c信號的第 一狀態及第二狀態分別1吏 所述已知電阻的第 一端耦接至所述輸入端及使所述已知電阻 的第一端為基本上浮接。
7. 根據權利要求1所述的電容值量測電路，其中，所述第一組及 所述第二組時脈信號具有基本上相同的時脈周期，所述第 一及 所述第二積分期間的長度基本上分別包括N個所述時脈周期 及M個所述時脈周期，所述處理器電路根據數值N與M的比 值來計算所述待測電容的電容值，數值N與M為大于1的自 然數。
8. —種電容^直量測電^各，包才舌積分器電^各，具有^r入端以及llr出端，所述車餘出端上具有積分電壓，所述積分器電路用以響應于控制信號在電壓設定期間中將所述積分電壓i殳定為起始位準；第一控制電路，包括第一輸出端與被動元件，所述被動 元件具有已知特性值，所述第 一輸出端電性連接于所述輸入 端，所述第一控制電路用以響應于第一組時脈信號切換所述被 動元件的至少 一 端上的電壓，并選^^性地7使所述,皮動元件的一端與所述第一4ir入端電性連^妾，以在第 一積分期間中^空制所述 積分器電^各進^f于電壓積分，以將所述積分電壓的位準自起始位準調整為纟冬止^立準；第二控制電路，包括第二輸出端以及待測電容，所述第 二輸出端電性連接于所述輸入端，所述第二控制電路用以響應 于第二組時脈j言號切換所述4爭測電容的至少 一端上的電壓，并 選4奪性地使所述4寺測電容的 一端與所述第二輸入端電性連4妄， 以在第二積分期間中控制所述積分器電3各進行電壓積分，將所述積分電壓自所述終止位準調整為所述起始位準，所述;f寺測電 容的電容值與所述終止與所述起始位準的差值相關；以及處理器電3各，用以^是供所述第一組及所述第二組時J3永信 號來驅動所述第 一及所述第二控制電3各，并用以^f艮據所述第一 及所述第二積分期間的時間長度及所述已知特性值來計算得 到所述待測電容的電容值。
9. 一種電容^f直量測方法，應用于電容值量測電^各，所述電容值量 測電^各包4舌積分器電^各，所述積分器電^各的$敘出端上具有積分 電壓，待測電容電性連接于所述積分器的輸入端，所述電容值 量測方法包4舌(a)響應于第一組時脈信號切換所述待測電容的至少一 端上的電壓，以在笫一積分期間中將所述積分電壓的位準自起 始位準調整為纟冬止^立準；(b ) 響應于第二組時脈信號在第二積分期間中將所述 積分電壓的位準自所述終止位準調整為所述起始位準；以及(c)纟艮據所述第一、所述第二積分期間及已知特性值運 算得到所述待測電容的電容值。
10.—種電容值量測方法，應用于電容值量測電^各，所述電容值量觀寸電路包括積分器電路，所述積分器電路的輸出端上具有積分 電壓，待測電容電性連接于所述積分器電路的輸入端，所述電容^f直量測方法包4舌(a)響應于第一組時脈信號在第一積分期間中將積分電 壓自起始位準調整為終止位準；(b ) 響應于第二組時脈信號切換待測電容的至少 一 端 上的電壓，以在第二積分期間中將所述積分電壓的位準自所述 終止位準調整為所述起始位準；以及(c)々艮據所述第一、所述第二積分期間及已知特性值運 算得到所述待測電容的電容值。
全文摘要
本發明提供了一種電容值量測電路及其電容值量測方法。電容值量測方法包括下列步驟首先響應于第一組時脈信號切換待測電容的至少一端上的電壓，以在第一積分期間中將積分電壓的位準自起始位準調整為終止位準，待測電容的電容值與終止位準與起始位準的差值相關；接著響應于第二組時脈信號在第二積分期間中將積分電壓的位準自終止位準調整為起始位準；以及之后根據第一、第二積分期間及已知特性值運算得到待測電容的電容值。本發明的電容值量測電路具有可彈性地量測不同數值范圍的待測電容、可有效地提供另一種電容值量測電路的設計選擇及可準確地對待測電容進行電容值量測的優點。
文檔編號G01R27/26GK101556297SQ20081008989
公開日2009年10月14日 申請日期2008年4月8日 優先權日2008年4月8日
發明者宇 光 申請人:瑞鼎科技股份有限公司