專利名稱：：集成電路測試方法及其相關電路的制作方法
技術領域：
：本發明涉及測試一集成電路，尤其涉及一種在不同測試階段使用不同掃描鏈的集成電路測試方法及相關電路。
背景技術：
：為了測試一集成電路在制造過程中所產生的缺陷(fauU)，掃描鏈通常被使用來測試該集成電路。每一條掃描鏈連接該芯片中兩個接點(pad)以及至少一觸發器，且該掃描鏈的測試時間正比于該掃描鏈的長度，其中該掃描鏈的長度表示該掃描鏈上觸發器的數量。因此，該掃描鏈上觸發器的數量需要減少以節省測試時間。在相同的芯片設計下，芯片中觸發器的數量是固定的，因此，為了節省測試時間，芯片中的掃描鏈數量應盡可能的多一些，掃描鏈數量越多，平均每一條掃描鏈上的觸發器數量就越少。然而，在利用掃描鏈來測試集成電路的一已知方法中，因為該芯片封裝后接腳(pin)數量的限制，該芯片中可用來測試該芯片的接點數量等于可用來測試該芯片的接腳數量。圖1為已知芯片接點以及其封裝接腳的(功能)示意圖。如圖所示，一封裝(體)IOO包含有一芯片130以及多個接腳，這些接腳包含有用來接收控制信號的三個接腳112;用來接收測試掃描輸入信號的六個接腳114;用來作為測試掃描輸出端點的六個接腳116;以及一未使用4^腳118。芯片130包含有用來接收該控制信號的三個接點132;用來接收測試掃描輸入信號的六個接點134;用來作為測試掃描輸出端點的六個接點136;以及多個未使用接點138。封裝100中每一個接腳連接芯片130中相對應的接點，且每個掃描輸入接點134經由芯片130中多個觸發器連接至相對應的掃描輸出接點136以產生一掃描鏈。舉例而言，一掃描輸入端點134_1經由觸發器連接至一掃描輸出端點136-1以產生一第一掃描鏈；一掃描輸入端點134—2經由觸發器連接至一掃描輸出端點136—2以產生一第二掃描鏈…等，另外掃描輸出端點136與輸入端點134各自連接至封裝10G中相對應的接腳，因此，在封裝100中可產生六條掃描鏈。一般而言，一芯片可以有多種不同的封裝，且掃描鏈的數量是由具有最少接腳的封裝來決定，因此，以圖1所示的封裝100作為具有最少接腳封裝為例，九個未使用的接點138被浪費了且無法使用來產生掃描鏈。平均而言，圖1所示的每條掃描鏈必需具有更多的觸發器，因此，在該芯片被封裝之前的測試或是當該芯片使用接腳多于封裝100的封裝時，許多接點以及接腳被浪費而導致更長的測試時間。
發明內容因此本發明的目的之一在于提供一種在不同測試階段使用不同掃描鏈的集成電路測試方法及相關電路，以解決上述的問題。依據本發明的一實施例，一種集成電路測試方法包含有分別連接一芯片中多個接點(pad)以產生多條掃描鏈，其中每一條掃描鏈連接該芯片中兩個接點以及至少一觸發器；提供至少一選擇單元，其中該選擇單元依據該芯片封裝后的多條可使用掃描鏈來決定一使用模式；以及依據該選擇單元所決定的該使用模式來決定與該選擇單元相對應的一目標觸發器所連接的一目標掃描鏈。依據本發明的一實施例，其披露一種具有集成電路測試功能的芯片，該芯片包含有多條掃描鏈，分別連接一芯片中多個接點，其中每一條掃描鏈連接該芯片中兩個接點以及至少一觸發器；至少一選擇單元，其中該選擇單元依據該芯片封裝后的多條可使用掃描鏈來決定一使用模式；以及依據該選擇單元所決定的該使用模式來決定與該選擇單元相對應的一目標觸發器所連接的一目標掃描鏈。圖1為芯片中接點以及封裝中接腳的已知功能示意圖。圖2為依據本發明一實施例中的芯片接點以及其封裝接腳的功能示意圖。圖3為本發明一實施例圖2中所示選擇單元的示意圖。圖4為本發明一實施例圖2中所示芯片中掃描鏈、觸發器以及選擇單元的電路示意圖。附圖符號^兌明<table>tableseeoriginaldocumentpage6</column></row><table>具體實施例方式請參考圖2,其為芯片接點以及其封裝接腳的(功能)示意圖。如圖所示，一封裝(體)200包含有一芯片230以及多個接腳，這些封裝200的接腳包含有用來接收控制信號的三個接腳212;.用來接收掃描輸入信號的六個接腳214;用來作為掃描輸出端點的六個接腳216;以及用來接收一模式選擇信號MODE-SEL的一特定接腳218。芯片230包含有多個接點與多個多個選擇單元300;其中，多個接點包含用來接收控制信號的三個接點232;用來接收掃描輸入信號的十個接點234;用來作為掃描輸出端點的十個接點236;以及用來接收一模式選擇信號M0DE_SEL的一特定接點238。封裝200中每一個接腳連接芯片230中相對應的接點，且芯片230中每個掃描輸入接點234經由多個觸發器連接至相對應的掃描輸出接點236以產生一掃描鏈。舉例而言，一掃描輸入端點234_1經由觸發器連接至一掃描輸出端點236-1以產生一第一掃描鏈；一掃描輸入端點234_2經由觸發器連接至一掃描輸出端點236—2以產生一第二掃描鏈...等，掃描輸出端點236與輸入端點234各自連接至封裝200中相對應的接腳，因此，在封裝200中可產生十條掃描鏈。在芯片230被封裝前的測試中，有十條掃描鏈可以被使用且芯片230中掃描鏈的數量大于芯片130中掃描鏈的數量，因此，平均而言，芯片230中每條掃描鏈具有比芯片130中更少的觸發器，而導致較短的測試時間。然而，因為封裝200中接腳數量的限制，在芯片230被封裝后只有六條掃描鏈可以被使用來測試芯片230,為了能夠測試芯片230中所有的觸發器，多個選擇單元300在芯片230中被用來決定一使用模式，以切換一目標觸發器至一目標掃描鏈。進一步的說明如下所示。請參考圖3,其為圖2中所示選擇單元的示意圖。如圖所示，選擇單元300包含有多個與門(ANDgate)310,其中每一個與門310的一輸入端連接至一解碼器320且另一輸入端分別連接至相對應的掃描鏈；以及一或門(ORgate)330,其輸入端連接至多個與門310的輸出端，以產生選擇單元300的一輸出信號至一目標觸發器340。選擇單元300的功能在于決定目標觸發器340由哪一條可使用掃描鏈來測試。舉例而言，如果目標觸發器340被決定由第二條掃描鏈來測試，解碼器320所產生的一第二模式信號Mode—2被設定為1,而其它模式信號(Mode一l，Mode-3，...，Mode—N)則全部被設定為0。因此，除了與門310—2之外，其它與門310的輸出均為0，而或門330的輸出信號(亦即選擇單元300的輸出信號)則會和第二掃描鏈上的信號相同。依據以上所披露的內容，目標觸發器340接收一掃描鏈上的信號，且該信號相對應于依據一特定邏輯值(例如'T，)來設定的一模式信號，亦即如果模式信號Mode-l被設定為1，目標觸發器340接收來自該第一掃描鏈的信號；如果模式信號Mode-3被設定為1,目標觸發器340接收來自該第三掃描鏈的信號。簡單來說，選擇單元300提供一信號傳輸路徑，其信號路徑連接目標觸發器340以及被一模式信號選擇的一可使用的掃描鏈。請注意，圖3所示的數字N表示芯片230中掃描鏈的數量，因此依據圖2所示的實施例，數字N等于十，亦即表示有十個與門以及十個模式信號。在本例中，解碼器320被用來依據輸入的模式選擇信號MODE-SEL來決定哪一個模式信號被設定為邏輯信號"1"。然而，圖3所示的解碼器的硬件架構只是本發明的一實施選擇，本發明并不以此為限；依據本發明的各種不同的實施選擇，任何可以橋接目標觸發器340以及一可使用掃描鏈的邏輯電路均可用來作為選擇單元300。請注意，在接下來的敘述中，第一使用模式表示選擇單元傳輸第一掃描鏈上的第一掃描輸入信號至相對應的目標觸發器；第二使用模式表示選擇單元傳輸第二掃描鏈上的第二掃描輸入信號至相對應的目標觸發器；第三使用模式表示選擇單元傳輸第三掃描鏈上的第三掃描輸入信號至相對應的目標觸發器。請參考圖4，其為圖2所示芯片中掃描鏈、觸發器以及選擇單元的電路示意圖。為了簡明起見，圖4僅包含三條掃描鏈且每條掃描鏈包含兩個觸發器，在此電路中，一第一掃描鏈410包含有兩個觸發器412以及414;一第二掃描鏈420包含有兩個觸發器422以及424;—第三掃描鏈430包含有兩個觸發器432以及434。此外，四個選擇單元300—1、300-2、300-3、300_4分別被連接至觸發器422、414、424、434的輸入端。在該芯片被封裝前的測試中，選擇單元300—1被設定在第二使用模式(相對應的觸發器422接收來自第二掃描鏈420的第二掃描輸入信號)且選擇單元300_2被設定在第一使用模式(相對應的觸發器414接收來自第一掃描鏈410的第一掃描輸入信號)；此外，選擇單元300-3被設定在第二使用模式(相對應的觸發器424接收來自第二掃描鏈420的第二掃描輸入信號)且選擇單元300-4被設定在第三使用模式(相對應的觸發器434接收來自第三掃描鏈430的第三掃描輸入信號)。依據上述選擇單元的使用模式設定，該第一掃描輸入信號依序傳輸至觸發器412以及414;該第二掃描輸入信號依序傳輸至觸發器422以及424;該第三掃描輸入信號依序傳輸至觸發器432以及434。然而，如果第二掃描鏈420在該芯片封裝之后為一不可使用掃描鏈，選擇單元300_1、300—2、300—3、300—4的使用模式設定需要被修正以使得觸發器422以及424可以被測試。在該芯片被封裝后的測試中，選擇單元300-1被設定在第一使用模式(觸發器422接收來自第一掃描鏈410的第一掃描輸入信號)且選擇單元300-2被設定在第二使用模式(觸發器414接收來自第二掃描鏈420的第二掃描輸入信號)。此外，選擇單元300_3被設定在第三使用模式(觸發器424接收來自第三掃描鏈430的第三掃描輸入信號)且選擇單元300—4被設定在第二使用模式(觸發器434接收來自第二掃描鏈420的第二掃描輸入信號)。依據上述選擇單元的使用模式設定，該第一掃描輸入信號依序傳輸至觸發器412、422、414,且該第三掃描輸入信號依序傳輸至觸發器432、424、434。因此，通過改變每個選擇單元的使用模式，目標觸發器可以接收到來自不同掃描鏈上的信號。在已知集成電路測試方法中，不i侖該測試在該芯片封裝之前或是之后進行，只有兩條掃描鏈410以及430被使用來進行測試且每條掃描鏈具有三個觸發器。然而，依據本發明的實施例，當該芯片被封裝前進行測試或是在該芯片使用一較多接腳的封裝后進行測試時，額外的掃描鏈420加入使得每條掃描鏈只具有兩個觸發器，因此掃描鏈的長度確實減少且測試的花費也降低。請注意，圖4所示掃描鏈以及觸發器的數量，以及該選擇單元的位置只是一實施例，在不違背本發明精神的前提下，掃描鏈以及觸發器的數量以及選擇單元的位置可以依據設計者的考慮來決定，這些設計上的變化均屬于本發明的范圍之內。請注意，在本發明實施例中，所有可以用來測試的接點都被使用來產生掃描鏈，然而，本發明并不以此為限，當芯片封裝前可使用掃描鏈的數量大于芯片封裝后可使用掃描鏈的數量時，使用選擇單元來切換不同掃描鏈上的不同掃描輸入信號的任何方法均在本發明的范圍之內。以上所述僅為本發明的較佳實施例，凡依本發明權利要求所做的均等變化與修飾，皆應屬本發明的涵蓋范圍。權利要求1.一種集成電路測試方法，其包含有將一芯片中多個接點兩兩相連接，用以產生多條掃描鏈，每一條掃描鏈中還連接至少一觸發器；提供至少一選擇單元于該芯片中，其中該選擇單元依據該芯片封裝后的多條可使用掃描鏈來決定一使用模式；以及依據該選擇單元所決定的該使用模式來決定與該選擇單元相對應的至少一目標觸發器與所連系的一目標掃描鏈。2.如權利要求1所述的集成電路測試方法，其中該多條掃描鏈所連接的接點，對應于該芯片可用于測試的所有接點。3.如權利要求1所述的集成電路測試方法，其中該目標掃描鏈為該芯片封裝后的一可使用掃描鏈，且該選擇單元耦接于該目標掃描鏈以及該芯片封裝后的一不可使用掃描鏈，利用該選擇單元以傳輸該目標掃描鏈上的一信號通過該芯片封裝后該不可使用掃描鏈上的該目標觸發器。4.如權利要求1所述的集成電路測試方法，其中該目標掃描鏈為該芯片封裝后的一不可使用掃描鏈，且該選擇單元耦接于該目標掃描鏈以及該芯片封裝后的一可使用掃描鏈，用來傳輸該目標掃描鏈上的一信號至該芯片封裝后的該可使用掃描鏈上的該目標觸發器。5.如權利要求1所述的集成電路測試方法，其還包含有輸入一模式選擇信號至該芯片中的一特定接點，用來控制該選擇單元以決定該使用模式，其中，該特定接點不做為測試該芯片的任一該接點。6.—種具有集成電路測試功能的芯片，其包含有多條掃描鏈，其中每一條掃描鏈連接該芯片中兩個接點與至少一觸發器；以及至少一選擇單元，其中該選擇單元依據該芯片封裝后的多條可使用掃描鏈來決定一使用模式，其中，依據該選擇單元所決定的該使用模式來決定與該選擇單元相對應的至少一目標觸發器與所連接的一目標掃描鏈。7.如權利要求6所述的芯片，其中該多條掃描鏈所連接的接點，對應于該芯片可用于測試的所有接點。8.如權利要求6所述的芯片，其中該目標掃描鏈為該芯片封裝后的一可使用掃描鏈，且該選擇單元耦接于該目標掃描鏈以及該芯片封裝后的一不可使用掃描鏈，利用該選擇單元以傳輸該目標掃描鏈上的一信號通過該芯片封裝后的該不可使用掃描鏈上的該目標觸發器。9.如權利要求6所述的芯片，其中該目標掃描鏈為該芯片封裝后的一不可使用掃描鏈，且該選擇單元耦接于該目標掃描鏈以及該芯片封裝后的一可使用掃描鏈，用來傳輸該目標掃描鏈上的一信號至該芯片封裝后的該可使用掃描鏈上的該目標觸發器。10.如權利要求6所述的芯片，其還包括一特定接點，用來接收控制該選擇單元的一模式選擇信號以決定該使用模式，該特定接點不做為測試該芯片的任一該接點。全文摘要一種集成電路測試方法包含有分別連接一芯片中多個接點(pad)以產生多條掃描鏈，其中每一條掃描鏈連接該芯片中兩個接點以及至少一觸發器；提供至少一選擇單元，其中該選擇單元依據該芯片封裝后的多條可使用掃描鏈來決定一使用模式；以及依據該選擇單元所決定的該使用模式來決定與該選擇單元相對應的一目標觸發器所連接的一目標掃描鏈。文檔編號G01R31/28GK101387685SQ200710166688公開日2009年3月18日申請日期2007年11月5日優先權日2007年9月11日發明者江忠信申請人:揚智科技股份有限公司