微機械的電容式傳感元件的制作方法

專利名稱：微機械的電容式傳感元件的制作方法
技術領域：
本發明涉及制造微機械地以單片結構形式產生的電容式傳感元件或者具有這種傳感元件的微機械裝置，該傳感元件具有至少一個第一和一個第二電極、一個膜片片以及一個空腔。
表面微機械(OMM)電容式壓力傳感器被以不同的實施形式公開。與壓阻的傳感器不同，電容式傳感器具有的優點是，它們可以實際上無功率地分析所包含的測量電容。這主要在于，避免了壓電電阻形式的壓力傳感器，否則大電流將流過壓電電阻。此外，電容式壓力傳感器還具有的優點是，它們很大程度上是與溫度無關的。
對于許多應用情形，希望可以在IC制造工藝中、例如在CMOS工藝的范圍中單片集成地構造電容式壓力傳感器(或者其它的電容式傳感元件)。
通常，電容式壓力傳感器具有通過兩個電極形成邊界的空腔，其中一個電極通過彈性的、導電的膜片片并且另一個電極通過與該導電膜片對置的電容器極板來構成。在空腔中占主導地位的壓力和外部壓力之間的壓力差導致了膜片的彎曲并且由此導致在導電膜片和與該膜片對置的電容器極板之間的距離的變化。從由導電膜片和電容器極板構成的電容器的由此引起的電容變化確定了作用到電容式壓力傳感器上的外部壓力。這種類型的典型的電容式壓力傳感器例如由EP0714 017 B1公開，其中在兩個電極之間的空腔借助犧牲層蝕刻(Opferschichtaetzung)來制造。
在DE 101 21 394 A1中描述了一種電容式壓力傳感器，其具有一個第二電極，該第二電極在很大程度上包圍第一電極并且被置于相同的電勢上。通過這種方式實現了，在電容式壓力傳感器的(第三)膜片電極和第一電極之間存在的電場或者測量場可以相對于可能環繞微機械壓力傳感器的電干擾場很大程度上被屏蔽。通過這種方式，對作為針對被檢測的壓力的尺度的待檢測的電容的影響被盡可能抑制。
由DE 40 04 179 A1公開了一種可集成的電容式壓力傳感器，其中第一電極在半導體襯底中產生，并且第二電極通過沉積和多晶硅半導體層的摻雜來產生。在此，施加了間隔保持層，其將隨后的壓力傳感器空腔確定。該間隔保持層在隨后的時刻借助蝕刻過程來去除。
發明優點本發明描述了一種用于產生微機械傳感元件的制造方法，該傳感元件可以以可單片集成的結構形式產生，并且具有物理量的電容性檢測能力。除了制造方法，同樣描述了微機械裝置，其包含這樣的傳感元件，例如壓力傳感器或者加速度傳感器。在此規定該制造方法由不同的方法步驟組成，其中在半導體襯底中或者在其上產生至少一個第一電極。此外還規定，在第一電極上施加一個第一層，其中特別地規定該第一層也覆蓋半導體襯底的一些部分或者一個位于第一電極之下的并且側向伸出超過第一電極的隔離層。接著施加第一犧牲層，該犧牲層由第一犧牲材料構成，并且至少部分地在第一電極之上在半導體襯底上產生。在第一犧牲層上隨后施加第二層，其中產生第一通孔，使得形成至第一犧牲層的通道。一個第二電極被施加到第二層上。用第二犧牲材料封閉第一通孔，使得第二犧牲層被優選地形成在第二層上。隨后，膜片層被施加到第二電極上以及與第二電極鄰接的第二層的至少一部分上。在此，也可以覆蓋第二犧牲層。接著在膜片層上產生第二通孔，借助該第三通孔能夠實現至第二犧牲層的通道。通過該第二通孔和緊接著通過第一通孔可以去除掉(herausgeloest)第二和第一犧牲材料。這優選地通過無等離子體的蝕刻過程來進行。接著，第三層被施加到膜片層上，該第三層至少將第二通孔封閉并且由此在第一和第二電極之間的第一犧牲層的區域中產生空腔。
與已公開的現有技術相比，決定性的優點是，拆開了膜片的機械功能和上部的電容電極的電功能。此外，上部的電容器電極通過薄的、導電的薄膜形成，該薄膜可以在適度的溫度下被沉積并且與膜片片層無關地被結構化。通過使用兩個犧牲層，蝕刻過程可以被受控地結束。此外，通過干的、無等離子體的犧牲層蝕刻防止了蝕刻殘留物留下。
同樣有利的是，在產生第一電極之前，將一個隔離層施加到半導體襯底上。由此可以在第一電極上防止在測量工作中出現歪曲測量信號的泄漏電流。當在p襯底中產生n電極時，這種泄漏電流可以例如在pn結上出現。此外，在與襯底隔離的第一電極的情況下，該第一電極可以被置于任意的電位上，而不必注意與襯底的相互作用。
在本發明的一種改進方案中，可以規定，第一電極具有n或者p導電的摻雜的半導體材料或者多晶硅。此外可以設置，至少第一或者第二層具有氧化物、氮化物或者TEOS。對于第一犧牲材料可以設置Si或者SiGe，而對于第二犧牲材料設置SiGe或者多晶硅。此外還可以設置，第二電極同樣具有Si、SiGe或者多晶硅，而膜片片層優選具有氮化物、氧化物或者介電材料。最后可以設置第三層具有氮化物。
有利的是，第一層具有40-250nm的層厚，第一犧牲層具有0.3-1μm的層厚，第二層具有50-250nm的層厚，并且膜片片層具有100-1000nm的層厚。總之，可以通過使用薄的層實現具有非常小的形貌的層堆疊。這樣，薄于1.7μm并且具有＜0.5μm的形貌的層堆疊是可以想到的。
為了引起第二通孔的封閉，第三層的層厚應該被選得大于第二犧牲層的層厚。由此，可以提供足夠的材料以將第二通孔封閉。
為了獲得盡可能均勻和平坦的膜片片層，可以設置根據第二電極的層厚來選擇第二犧牲層的層厚。在此特別地設置了，將兩個層都以相同的厚度來施加。
有利的是，微機械傳感元件的制造在標準IC工藝(例如CMOS工藝)的框架中進行。在此，可以在傳感元件上制造電路部分，這些電路部分被用于傳感元件的接觸，但是也被用于檢測或者分析傳感元件的傳感器信號。在此，犧牲層蝕刻可以作為傳統的微機械工藝可能被移至工藝末尾(在鈍化之前)。由此，在CMOS線中不必加工空腔，因為，犧牲層蝕刻、鈍化和必要時用于傳感元件的觸點接通(Kontaktierung)的鈍化的開口這些工藝可以借助微機械工藝來進行。此外，在CMOS處理線上不存在可移動的部分，由此實現了微粒風險的降低。
借助所提出的制造方法，可以產生電容式傳感元件，該傳感元件與已公開的傳感元件相比具有減小至少一個數量級的寄生電容。由此，較高的信噪比是可能的，使得能夠實現傳感元件的更小的面積需求。此外，減小的寄生電容使得對于分析電路功率消耗減小。進一步降低寄生電容的一種可能性在于，增大在兩個電極之間的隔離距離。這除了選擇較厚的第一犧牲層之外還可以通過這樣的方式來進行，即在第一和第二層之間施加一個第四隔離層，其中可以特別地設置，該第四層僅僅部分地設置在第一和第二電極之間。然而特別有利的是，第四層在第一犧牲層旁被施加并且具有與該第一犧牲層相似的層厚。通過這種方式第三層可以至少在第一和/或第二電極的區域中沒有突出的臺階地被產生。
在本發明的一種特別的改進方案中，執行無等離子體的蝕刻過程，用于借助含氟的蝕刻材料例如ClF3和/或XeF2來執行第一和第二犧牲層的去除。通過使用無等離子體的蝕刻過程，兩個犧牲層的去除可以在產生電路元件之后通過CMOS工藝來進行。在這種電路元件內的薄的印制導線的熱毀壞可以由此被避免。典型地，這種蝕刻過程可以在-20℃和60℃之間的溫度下被應用。
一般而言，傳感元件的所描述的層可以借助標準裝置來產生。膜片的層應力在此必要時可以借助RTA工藝(快速熱退火工藝)來調整。
除了傳感元件，在半導體襯底上還可以產生參考測量元件，它有利地同樣可以借助主權利要求的所描述的方法來制造。在此設置了，在該參考元件的第一犧牲層中為了形成膜片的支撐位置而產生至少一個第三通孔，該通孔能夠實現至第一層的通道。在本發明的一個改進方案中，于是可以設置，該至少一個第三通孔用第二電極的材料和/或用膜片層的材料來填充。由此，在去除掉第一和第二犧牲層之后，在膜片的下方形成了空腔，而膜片與傳感元件相比位于柱上。即使不能完全防止，也由此可以減少膜片的移動。自然，膜片的其它移動取決于產生了多少通孔或者支撐位置/柱，以及它們在空間上如何在兩個電極之間的中間空間中分布。
通過在整個傳感元件上的附加的、導電的、形成第三電極的層，可以實現該(這些)測量電極對于外部的干擾場的屏蔽(法拉第籠)。這種第三電極可以例如由一個另外的多晶硅層構成，但是也可以由一個金屬層構成。結合CMOS工藝，該層可以由CMOS金屬面之一構成。為了避免可能的溫度效應，屏蔽電極例如可以格網式地被結構化。然而也可以這樣實現屏蔽作用，其方式是將第二(上部的)電極保持在地電位上。
在本發明的另一種擴展方案中設置了，在第一和第二電極之上將一種帶有特別是確定的震動的質量的質量元件(Masseelement)置于膜片上或者置于與該膜片鄰接的鈍化層上。在此，質量元件可以借助局部的沉積方法、點涂方法、絲網印刷方法或者已公開的微機械的結構化方法來產生。
借助在膜片上的這種質量元件，可以以簡單的結構形式通過使用電容式傳感元件來產生加速度傳感器。在此，敏感性可以簡單地一方面通過選擇該物質并且另一方面通過兩個電極的控制和分析來調節，例如通過在傳感元件的初始化時的偏移均衡。通過使用多個具有不同重量的質量元件的膜片單元，此外還可以覆蓋可能的加速度值的更大的波動范圍。有利的是，每個膜片單元都由兩個電極、一個位于這些電極之間的空腔和一個膜片構成，其中在空腔中設置了支架裝置，其防止在過度彎曲的情況下膜片的斷裂。
借助這種加速度傳感器，可以省略通常常見的加速度傳感器的昂貴的、用于保護免受鋸割、分離或者安裝的損害的包封。有利的是，通過該物質的確定的選擇也可簡單地調節敏感性，其中如所述的也可簡單地制造多通道的元件。
總之，結合CMOS工藝和用于產生根據本發明的傳感元件的微機械方法步驟可以將層和面彼此協調并且由此共同使用。由此得到更有效并且從而成本更低的制造工藝。
有利的是，根據本發明的電容式傳感元件可以通過使用多晶硅電極而在高溫下被使用，這些多晶硅電極通過氧化物層與襯底以及與另外的層分離。這在例如作為胎壓傳感器應用時具有優點，因為隨之而來還需要小的功率消耗，以及作為燃燒室壓力傳感器時也具有優點。
另外的優點由以下對實施例的描述以及由從屬權利要求中得出。


圖1a至k示出了用于產生根據本發明的電容式傳感元件的工藝步驟圖2示出了電容式傳感元件的俯視3a和b示出了插入附加的隔離層圖4a和b示出了具有支撐柱的參考元件圖5a至c示出了加速度傳感器圖6a至b示出了膜片邊緣的變化圖7a至h示出了用于產生根據本發明的電容式傳感元件的替代的工藝流程具體實施方式
在圖1a至k中示出了借助微機械方法步驟的、根據本發明的單片集成的電容式傳感元件的一種可能的制造工藝。在此，根據圖1a，首先在半導體襯底100中或者在其上例如通過n摻雜產生第一電極110。此外，可以在半導體襯底100中或者在其上實現端子區域104或者隔離區域105。在半導體襯底的另外的區域中可以借助柵氧化物、多晶物(Poly)等構造柵極。
在圖1b中在整個的電路上施加厚度為40-250nm的第一層115。在此，第一層的沉積在溫度＜900℃的情況下進行，并且用于保護第一電極110或者區域104或105免受ClF3、XeF2等等的侵蝕。有利的是，第一層115由氧化物或者氮化物構成，而優選的是由TEOS層構成，該層在400℃的情況下借助臭氧支持以優選為100nm厚度被施加到該表面上。在對于第一層115使用熱氧化物(例如厚的柵氧化物)的情況下，40nm(或者更少)就已經足夠。除了隔離第一電極110之外，第一層115的主要應用是針對隨后的無等離子體蝕刻、例如通過ClF3的蝕刻的保護。因此，對于第一層115的要求是其緊密并且對于在此所使用的蝕刻材料的抵抗性。
如在圖1c中所示的那樣，由Si或者SiGe構成的具有0.3-1μm的厚度的第一犧牲層125被沉積到第一層115上。為此，選擇了一種沉積方法，其可以在低于900℃下的溫度情況下使用。第一犧牲層125在此例如可以借助PECVD作為無定形的或者局部結晶的Si層被沉積，但是優選借助LPCVD在溫度＜680℃的情況下以450-550nm的層厚被沉積。在此要注意的是，第一犧牲層125的表面粗糙度(Ra)小于100nm。第一犧牲層125在以下被這樣地結構化，使得第一犧牲層125的至少一部分位于第一電極110上面。而在其它的表面上，第一犧牲層125可以被去除。結構化步驟或者光刻技術被優選地這樣實施，使得不形成尖銳的邊緣，而只形成相對軟的結構側面。由此，可以進一步提高在極端的壓力過負荷情況下的壓力膜片的穩定性。
圖1d示出了第二層130的產生，該第二層整面地被沉積在第一犧牲層125和襯底的剩余的表面上。第二層130的層厚優選地在50和250nm之間，并且在低于900℃的溫度下被沉積。借助該由氮化物或者氧化物構成的第二層130，應該產生抵抗隨后的無等離子體的蝕刻過程的層。一種另外的可能性在于，第二層130由100nm厚的、以臭氧支持的TEOS層來形成。這種TEOS:O3層一般地具有致密的表面和對于ClF3蝕刻的抵抗性。此外，這種層具有非常好的邊緣覆蓋和非常有效地平滑表面粗糙度的特性，使得第一犧牲層125的粗糙度部分地被補償。此外有利的是，第二層130的層應力小或者說第二層130具有的拉應力輕，這也不是一定必須的。如果在第二層130和還要被施加的膜片層140之間的熱膨脹系數上的差導致了在敏感性或者在傳感器偏移中的不希望的溫度漂移時，第二層可以以與膜片層140相同的原料構建(例如都以LPCVD氮化物構建)。
為了對于隨后的蝕刻過程獲得至第一犧牲層125的通道，例如借助合適的干蝕刻方法在一另外的方法步驟中在第二層130中產生第一通孔155(見圖1e)。第一通孔155可以被設置于第二層130的一個或者多個位置上。在第二層130的結構化時，蝕刻過程止于第一犧牲層125上，然而當通過該蝕刻過程還作用于并且去除掉第一犧牲層125的在第一通孔155的區域中的一部分時，這并不損害另外的工藝流程。在不利的蝕刻比的情況中，蝕刻過程也可以是受時間控制的。一般地要注意的是，在結構化時，即在產生第一通孔155時，第一犧牲層區域125的邊緣保持足夠地被光刻膠覆蓋，以避免第二層130失控地作用到結構側面上。
在下一個方法步驟中(見圖1f)，一個電極層被沉積到第二層130上，以形成第二電極135。在此，電極層優選地由多晶硅構成，其借助合適的方法在低于900℃的適度的溫度下產生并且被使得具有導電能力。第二電極135的導電性在此必須不是很高，以滿足在電容式傳感元件中的所希望的功能。一種使得電極層導電的可能性是，借助通過離子注入的摻雜來產生該層。在此所需的治愈步驟于是可以與用于下部的來自CMOS處理中的多晶層(ploy-Schicht)的退火相組合(例如poly-Gate)。但是該電極層135也可以由金屬構成，其中在這種情況中，必須使用與下面所描述的不同的另外的封閉技術。
在使用多晶硅或者多晶SiGe作為用于第二電極135的材料的情況中，可以與電極層一同在第一通孔155的區域中同時產生多晶軌道(poly-Bahn)，該軌道可以在以后用作用于隨后的無等離子體蝕刻過程的蝕刻通道。一般的，產生一個由第二犧牲材料構成的第二犧牲層170，該犧牲層不但填充第一通孔155，而且也覆蓋了第二層130的位于第一通孔155旁的一部分。通過這種方式，可以借助第二通孔160產生帶有至第一犧牲層125的通道的位錯的蝕刻通道175(對此參見圖1g和1h)。優選的是，第二犧牲層的層厚與第一犧牲層的層厚相匹配，以避免在膜片層的表面上的臺階。
在用于形成第二電極135的電極層上，如在圖1g中所示的那樣，施加了一個膜片層140，其與第二層130和隨后要施加的第三層145一起調節膜片的支承功能。為了該目的，膜片層140在＜900℃的沉積溫度下針對拉應力來設計。通過優選地選擇LPCVD氮化物作為膜片層140的材料，該膜片層可以被構造得抵抗無等離子體蝕刻方法。然而此外還可能使用其它的氮化物或者氧化物層，這些層可以在張應力或者層厚方面可重復地被沉積。一般地規定，產生具有100nm至1μm層厚的膜片層140，其中在選擇LPCVD氮化物的情況下，200至500nm的層厚是足夠的。為了改善膜片層140對無等離子體的蝕刻方法的抵抗性，可以在膜片層140上沉積一個非常薄的氧化物層(未被示出)。為了準備去除掉第一和第二犧牲材料或者第一和第二犧牲層，將第二通孔160產生到膜片層140中，該第二通孔一直通到第二犧牲層并且具有與第一通孔155錯位的孔。該孔160產生了經過第二犧牲層170和第一通孔155至第一犧牲層125的蝕刻通道175。在實驗中已經證實，借助ClF3的無等離子體的蝕刻過程具有受反應限制的蝕刻速率并且幾乎不取決于多晶犧牲層的層厚度。在使用XeF2的情況中，與此相反，觀察到具有強的層厚相關性的受轉移限制(transportlimitierte)的蝕刻速率。這樣，在非常薄的層的情況下，相對于具有厚度＞20μm的層，蝕刻速率提高了直至800％。兩個犧牲層的厚度相應地在在本方法中所使用的層厚情況中不具有對犧牲層蝕刻的負面影響。
在借助ClF3或者XeF2的犧牲層蝕刻中，所有暴露的多晶硅層都被非常快速地蝕刻(參見圖1h)。襯底背面可以、但是不必用氧化物或者氮化物保護。ClF3通過“蝕刻閥”175到達犧牲層170和125并且借助直至10μm/min的速率去除在兩個層中的多晶硅或者犧牲材料。通過借助ClF3的無等離子體的蝕刻過程，在蝕刻步驟期間可以使用-20℃至60℃的溫度，由此已經被處理的電路部分不會在先前的CMOS工藝中被損害。此外，還可以使用由光刻膠構成的保護層，以保護確定的區域。
因為Al不被ClF3蝕刻，所以在CMOS工藝中犧牲層蝕刻過程也可以在最后的金屬面的沉積和結構化之后進行。在該實施例中，首先不產生空腔，否則該空腔在CMOS布線期間必須被保護。由此，避免了由于工藝處理或者由于在超聲波中的清潔而導致的機械損害的危險。空腔的產生和封閉在該實施例中在CMOS工藝的最后通過最后的鈍化層來實現，該鈍化層封閉蝕刻通道175。
一般而言，可以根據圖1j借助第三層145在溫度＜900℃的情況下封閉蝕刻通道175。在此，第二通孔160借助第三層145的材料被這樣填充，使得形成了塞棒(Stopfen)180，它將在封閉中占主導地位的可限定的參考壓力關閉。在此，兩個通孔的橫向的錯位防止了第三層145的材料侵入空腔120中并且填充空腔。如果第三層145的層厚被這樣選擇，使得它略微為大于第二犧牲層的層厚，則由于足夠的材料供應而導致蝕刻通道175的密封的封閉，因為第三層145的淀積和沉積的邊緣覆蓋或者說圍繞而導致具有足夠的封閉深度的大面積的封閉。對于第三層145，可以使用LPCVD但是也可以使用PECVD工藝。優選的是，第三層145由具有較小的缺陷密度的氮化物構成，因為對此關于氣密性的良好的長時間穩定性是已知的。附加地，在CMOS工藝的金屬面之一中可以達到在區域180中的密封的進一步強化。
在封閉空腔120之后，在CMOS工藝中進行布線面的進一步的構建。為此首先在圖1k中示出了金屬焊盤150，其經由接觸孔穿過膜片層140和第三層145連接到第二電極135上。而第一電極110通過較早的CMOS工藝步驟被接觸了(未被示出)。當犧牲層蝕刻在最后的金屬處理平面之后進行時，所述接觸必須在事先結束。隨后，通過第三(封閉)層145形成的鈍化結構位于金屬焊盤150上并且必須被打開。
在圖2中示出了借助所描述的方法制造的電容式傳感器的示意性俯視圖，該傳感器具有第一電極110、位于其上的ploy-犧牲層125(或者空腔120)、第二電極135和位于其上的膜片層140，該膜片層在第一犧牲層125的區域中通過犧牲層蝕刻懸伸地被構造。第二電極135通過印制導線185被引導到懸伸的膜片旁，在那里它可以被連接到金屬軌或者金屬焊盤150上。在圖2的右邊區域中示出了蝕刻閥(Aetzventil)175。
借助本發明的該實施例，與已公開的解決方案相比，在制造電容式傳感元件時可以減小寄生電容。其原因主要在于，只有非常窄的印制導線185被從膜片引導開，并且不是像在已知的電容式傳感器中那樣將上部的電極完全地借助在外部的端子區域上的非常寬的覆蓋層在襯底中引導，因為在已公開的傳感器中電極同時是支承用的膜片結構。此外，在本電容式傳感元件中由層115和130構成的隔離距離可以被選擇的大得多。附加地，可以在第一層115上使用另外的、由氧化物或者氮化物構成的隔離層300(參見與圖3a相比的圖3b)，以進一步提高隔離距離。在此有利的是，僅僅在接觸結構310的區域中引入該隔離層300和/或將其層厚與第一犧牲層125的層厚相匹配。
在另外的實施例中可以設置，除了已經描述的電容式傳感元件還產生參考元件。為了構造借助其例如可以確定傳感元件的偏差的參考元件，在第一犧牲層125內產生直到第一層115的通孔。借助這些通孔，可以在壓力膜片下方構造傳遞力的但是電絕緣的支撐物400或者410，這些支撐物機械地將膜片連接到襯底上。通過犧牲層蝕刻，這樣出現了用支撐物或者柱支撐的空腔420。如在圖4a和4b中所示的那樣，在此可以設置，將第二電極135的電極材料組合到支撐物400的凹部中或者設置一個相應的凹處，使得支撐物410產生比支撐物400小的干擾電容。
一個另外的實施例示例性地借助圖6a和6b示出。在此，示出了多個微機械的傳感元件，這些元件借助與CMOS工藝的工藝組合來產生。在兩個附圖中示出了一個CMOS晶體管665，一個CMOS電容器670和一個相應于圖1a至k所描述的傳感元件675。但是，在圖1k的傳感元件和根據圖6a的傳感元件675之間的主要區別在于，在(半導體)襯底600上施加了一個隔離的(氧化物)層610，該層將下方的或者第一電極620最大程度地與襯底600熱和/或電隔離。例如通過至襯底中的泄漏電流對測量結果的影響由此可以被防止。此外，還可以通過使用這種隔離層610任意選擇在該第一電極620上的電位。此外，傳感元件675同樣具有在第一電極620和位于其上方的第二電極640之間的空腔630，這兩個電極例如都可以由多晶硅構成。第二電極640的支承架650優選地由氮化物構成，使得與根據圖1k的傳感元件相同，進行膜片的機械功能和上方的第二電容電極的電功能的拆分。
在圖6a的構造中示出了多個層，這些層在下面不被更詳細地闡述。在此，主要涉及隔離的氧化物層615和金屬層685，它們針對單個的微機械部件665、670和675來使用或者用作純粹的接觸結構。最后，在這種層序列中通常設置了，將所產生的層或者金屬面借助例如由氮化物構成的鈍化層660來保護免受環境影響。在此，除了將介質引至膜片上之外，層堆疊的確定的表面區域也作為用于外部電路的接觸位置而保持敞開。
通過所描述的電容式傳感元件進行的測量值檢測的進一步的改善或者穩定可以通過使用屏(蔽)來實現。通過這種屏(蔽)，可以減小由于在制造工藝中的外部的干擾場、外部的物體、污物或者另外的層對測量信號的影響。為了該目的，傳感元件的外部的或者說第二電極640可以例如通過與襯底晶片的連接或者說通過低歐姆的箝位裝置(Klemmung)被置于地電位上。通過這種方式，下部的或者第一電極620被與外部的干擾場屏蔽(法拉第籠)。由兩個電極形成的測量電容器675的分析例如可以通過這種方式進行，即將電荷施加于下部的電極620上，該電荷通過電荷放大器被轉變為電壓信號(開關電容器電路)。該輸出電壓與測量電容器675的電容成比例。通過屏蔽作用，傳感器芯片與外部的干擾場無關，也與外部的具有不同的介電性或者導電的物體無關。這些物體例如可以是污物、在工藝中的另外的層或者傳感器殼體。被屏蔽的電容器也對于外部的接近物或者被置于傳感器上的介質不也敏感，因為它們不會影響測量電容器的場。
一種另外的實現屏蔽的可能性在于，將一個附加的傳導層施加在整個壓力測量電容器上。這種層例如可以由另外的多晶硅層構成或者由金屬構成。結合CMOS工藝，該層可以由CMOS金屬面構成。為了避免可能的溫度效應，屏蔽電極例如可以被格網式地結構化。
電容式傳感元件的功能強烈地取決于膜片的不同層的不同的熱膨脹系數和膜片張緊(Membraneinspannung)。層應力產生了膜片的拱起，其疊加在實際的測量信號上。如果對于膜片使用具有大致相同厚度的材料，則層應力特別強地起作用(雙金屬效應)。膜片張緊對于傳感器功能具有同樣大的影響。如剛才針對膜片所描述的同樣的效應也出現在膜片張緊的區域中。如果張緊的幾何結構關于溫度而變化，則沿著張緊方向的力和力矩也變化。這導致了膜片的取決于溫度的干擾偏移。這雖然可以大部分地在分析電路中被補償，然而這在高級別的效應時開銷大并且與附加的費用關聯。
在其中膜片張緊的負面效應被減小了的實施例在圖6b中被示出。膜片通過較大的厚度主要通過多晶硅來確定。多晶硅層640之上或者之下的層近似對稱地被構造，使得應力被補償。在圖6b中的膜片僅僅通過在邊緣的膜片材料被張緊，在此在其下的空腔確定了膜片邊緣。由此，膜片通過第一犧牲層或者空腔的橫向的界限被確定，使得由于不同熱膨脹系數導致的熱長度變化不再具有影響。此外，膜片張緊680不會通過另外的材料被干擾。多晶硅膜片只通過氧化物層與塊狀硅相連，該塊狀硅具有相同的熱膨脹系數。
一種將在膜片上的不同的氧化物和氮化物層去除的、替代的可能性在于，在上部的第二電極640上不沉積氮化物而是沉積BPSG(未被示出)。BPSG在CMOS工藝中是被沉積的下一個隔離層。當在膜片上第一金屬(例如685)沒有被蝕刻掉時，在氧化物和氮化物層的蝕刻結束時該第一金屬可以用作蝕刻阻擋物(Aetzstopp)。隨后，該金屬被去除并且鈍化物被沉積。作為另外的實施形式，多晶硅膜片可以根據圖6b在蝕刻氧化物-氮化物堆疊時用作蝕刻阻擋層。
在另一實施例中，根據本發明的微機械電容式傳感元件如在圖5a中所示的那樣作為用于制造加速度傳感器的初始元件而使用。除了已經公開的第一電極510、第二電極535、在這些電極之間的空腔520和膜片540，在(半導體)襯底500上還施加了已經提及的隔離層505。為了實現加速度傳感器，將一個質量元件570施加到膜片540上，如在圖5b中所示的那樣。通過提高膜片的質量，傳感元件變得對加速度敏感，也就是說它可以尤其是垂直于芯片平面地被使用。在這種彈性質量系統中(Feder-Masse-System)，剛度通過膜片的伸展和機械特性來確定。此外如果三個這種加速度傳感器分別成直角地工作，則可以覆蓋所有空間方向。
在完成集成的電容式傳感元件之后質量元件570可以以一定的質量被施加。為此，可以使用局部的沉積方法，如其例如由DE10315963A1中的噴墨打印方法中所公開的那樣。此外可以想到的是使用點涂方法(Dispensverfahren)，其中微小量的膠料(Lack)可以以受控的方式來施加。此外也可以使用已公開的絲網印刷方法。沉積之后可以是退火步驟，其中所施加的物質被硬化。作為用于質量元件570的物質可以使用簡單的染料、膠料、聚合物、懸浮液或者類似材料，它們可以以受控的方式被處理。
替代地，也可以整面地施加一個層，其在隨后的步驟中借助已公開的(微機械)掩膜片方法被結構化，使得在介電膜片540上保留確定的質量元件570。
在圖5c中示出了具有不同的質量的質量元件570和580在多個膜片單元上的分布。通過電容式傳感器膜片的橫向伸展和塊占據，可以確定慣性傳感器的敏感性。通過這種方式，低g至高g應用可以用足夠的精度覆蓋。通過彈性(Feder)的膜片形式，實現了高的過載強度。在x和y方向上的橫向加速度(與芯片的同一平面)具有對于傳感器信號的小的影響。高的過載可靠性可以附加地通過這種方式實現，即在過載情況下膜片可以平放，由此膜片中心被支撐。
在圖7a至h中示出了另一種實施例。借助該實施例描述了另一種工藝，其中壓力傳感元件和CMOS分析電路的集成在一個襯底上單片地實現。通過使用在壓力傳感元件和CMOS分析電路中的層序列的協作，與CMOS工藝相比，對于制造傳感元件僅僅需要較少的附加的層和光刻步驟。
對于在圖7a至h中要描述的工藝流程的基礎是一種CMOS工藝，其中通過在CMOS工藝的金屬層的設置之前插入含硅的犧牲層來構造具有介電膜片和被嵌入的多晶硅電極的壓力傳感元件675。這主要通過借助ClF3的硅-犧牲層蝕刻步驟以及將膜片層的機械和電功能分離來實現。因此，工藝流程在這樣的觀察角度下被優化，即在CMOS工藝上被改變的步驟沒有或者僅僅較少地改變CMOS電路元件(晶體管665，電容器670)的功能性。
該工藝的起點是(半導體)襯底700，將一個結構化的大約700nm厚的LOCOS層710沉積到其上用于熱和電隔離，如在圖7a中所示的那樣。在該LOCOS層710上，對于電容器的下方的電極形成了大約300nm厚的層720，并且對于壓力傳感元件的下方的電極形成了同樣厚的由多晶硅構成的層725。為了形成以后的晶體管，在襯底700上產生了大約40nm厚的犧牲氧化物層730(以后柵氧化物735從該層中形成)。由柵氧化物構成的層740被施加到該層725上，如在圖7b中所示，該層740將壓力傳感元件的下方的電極與在隨后的步驟中被沉積的含硅的犧牲層750分離(參見圖7c)。通過柵氧化物，下方的電極725被針對以后的ClF3蝕刻作用鈍化。作為犧牲層，在本實施例中使用大約1000nm厚的PolyO-層750。該層750的厚度在此取決于所力求達到的敏感性區域，但是典型地在1μm的數量級，用于避免過度的附加的形貌。在CMOS工藝中通過熱氧化、沉積SiN以及重新氧化而產生的ONO層系統755包圍犧牲層750并且形成了犧牲層750與壓力傳感元件的上方的電極的邊界。在相同的工藝步驟中，同樣可以將ONO層系統754施加到CMOS電容器670的下方的電極上，該層系統用作電介質。在ONO層755的結構化時，至犧牲層750的蝕刻通道764被露出。隨后進行柵氧化物的形成，該柵氧化物隨后立刻通過薄的多晶層(thinPoly)進行被保護。在thinPoly層的沉積之后，執行附加的上膠料和蝕刻步驟，該步驟使至含硅的犧牲層750的蝕刻通道764露出。如在圖7d中所示的，緊接著形成大約300nm厚的第二多晶硅層，該層在CMOS工藝中不但形成晶體管665的柵電極737而且形成電容器670的上方的電極760。此外，借助該第二多晶硅層也產生了壓力傳感元件675的上方的電極785，該上方的電極與下方的電極相結合確定了壓力傳感器的電功能。同時，蝕刻通道764也被多晶硅層745封閉，通過該多晶硅層，以后的蝕刻通道被引導向犧牲層750。在圖7f中以橫截面示出了在大約200nm厚的SiN層775沉積和結構化之后的三個元件(晶體管665，電容器670和壓力傳感元件675)。明顯可以看出的是還有兩個至第二多晶硅層745上的第二蝕刻通道765，該第二多晶硅層形成了至犧牲層750的蝕刻溝道。在CMOS工藝流程中，SiN被用于制造圍繞柵電極的間隔物(spacern)。該間隔物對于隨后的漏區和源區的自對準的注入是必需的。對于壓力傳感器使用SiN作為膜片層，該層在最終的傳感元件中承擔機械功能。在圖7e中示出了壓力傳感器的一種可能的注入的俯視圖。中央的圓形的區域是可以通過壓力偏轉的區域。上方的電極785的端子780和下方的電極725的端子770以及蝕刻通道765同樣被示出。如借助圖7g所示的那樣，在下面的工藝步驟中交替地借助TEOS工藝沉積并且結構化SiO2隔離層800、810、820和830以及金屬層790、835、840和845，其中這些金屬層用于CMOS元件的布線。典型地，金屬面具有600nm的層厚(例如在金屬層790的情況下)至1000nm的層厚(例如對于金屬層840)。一種優選的工藝變形方案是，讓SiO2層位于壓力傳感器區域中，而去除金屬層。在此也可能的是，已經打開單個或者一些SiO2層，以減少在壓力傳感器上的形貌并且簡化后面進行的通過通道860來露出蝕刻通道765和/或通過通道870來露出SiN膜片的步驟。在沉積布線及隔離面之后，首先必須打開至蝕刻通道765的通道860，以后還必須打開至膜片的通道870。不論蝕刻通道還是膜片區域都借助組合的濕/干蝕刻被去除位于其上的SiO2層。對此的前提條件是蝕刻步驟對于SiN的足夠的選擇性。緊接著，第二多晶硅層745通過蝕刻通道765并且含硅的犧牲層750通過在此形成的蝕刻溝道借助干化學(無等離子體的)蝕刻方法(例如ClF3蝕刻工藝)被去除掉。由此，在膜片之下形成了適合于壓力感測的空腔900。來自CMOS工藝的最后的鈍化物(例如借助由SiO2構成的大約600nm厚的層880結合以由SiN構成的大約750nm厚的層890，如在圖7h中所示的那樣)被用于用于封閉蝕刻通道765的測壓計工藝(Druckdosenprozess)。如果鈍化層880和890至膜片上的沉積在壓力感測時起干擾作用，那么這些層可以在最后的步驟中被回刻掉。
替代地，也可以首先打開蝕刻通道765，借助ClF3進行犧牲層蝕刻并且又將蝕刻通道封閉。隨后才可以使至膜片的通道870露出。
打開或者說露出蝕刻通道和膜片的一種另外的可能性是，在測壓計區域中在前面的CMOS工藝中，不去除由其中形成布線元件790、835、840和845的金屬層，而相反去除SiO2鈍化層(類似于過孔接觸)。位于測壓計上的金屬堆疊可以濕化學地并且對于SiN高選擇性地被蝕刻。在此，犧牲層蝕刻的過程和蝕刻通道的封閉如已經描述的那樣進行。
權利要求
1.用于制造微機械地單片集成的、用于檢測物理量的電容式傳感元件的方法，其中所述制造具有以下方法步驟-在一個半導體襯底(100，600，700)上產生一個第一電極(110，510，620，725)，-至少在所述第一電極(110，620，725)上產生一個第一層(115，740)，-在所述第一電極(110，510，620，725)的至少一部分上面施加由一種第一犧牲材料構成的一個第一犧牲層(125，750)，-在所述第一犧牲層(125，750)上產生一個第二層(130，755)，-產生一個通過所述第二層(130，755)至所述第一犧牲層(125，750)上的第一通孔(155，764)，-在所述第二層(130，755)上產生一個第二電極(135，535，640，785)，-用一種第二犧牲材料封閉所述第一通孔(155，764)，其中，所述第二犧牲材料在所述第一通孔的區域中-覆蓋所述第二層(130，755)的至少一部分并且-形成一個第二犧牲層(170，745)，-將一個膜片層(140，650，775)施加到-所述第二電極(135，535，640，785)上以及-與所述第二電極(135，535，640，785)相鄰接的第二層(130，640，785)的至少一部分上，-產生一個通過所述膜片層(140，650，775)至所述第二犧牲材料上的第二通孔(160，765)，-優選地借助無等離子體的蝕刻方法通過所述第一和第二通孔去除掉所述第一和第二犧牲材料，-將一個第三層(145，615，880)施加到所述膜片層(140，650，775)上，其中，-所述第三層(145，615，880)將所述第二通孔(160，765)封閉，并且-通過所述第二通孔(160，765)的封閉，在所述第一和第二電極之間在所述第一犧牲層(125，750)的區域中產生一個空腔(120，520，630，900)。
2.根據權利要求1的方法，其特征在于，在產生所述第一電極(510，620，725)之前，將一個隔離層(505，610，710)施加到所述半導體襯底上。
3.根據權利要求1的方法，其特征在于，-所述第一電極具有n或p導電的摻雜的半導體材料或者多晶硅，和/或-所述第一層具有氧化物、氮化物或者TEOS和/或-所述第一犧牲材料具有Si或者SiGe和/或-所述第二層具有氧化物、氮化物或者TEOS和/或-所述第二電極具有Si、SiGe或者多晶硅和/或-所述第二犧牲材料具有SiGe或者多晶硅和/或-所述膜片層具有氮化物或者氧化物或者介電材料和/或-所述第三層具有氮化物。
4.根據權利要求1的方法，其特征在于，-所述第一層具有40-250nm的層厚和/或-所述第一犧牲層具有0.3-1μm的層厚和/或-所述第二層具有50一250nm的層厚和/或-所述膜片層具有100一1000nm的層厚。
5.根據權利要求1的方法，其特征在于，所述第三層(145，615，880)的層厚被選得比所述第二犧牲層的層厚大。
6.根據權利要求1的方法，其特征在于，所述第二犧牲層的層厚根據所述第二電極的層厚來選擇，其中特別是，兩個層厚彼此很大程度地相應。
7.根據權利要求1的方法，其特征在于，在所述微機械的傳感元件上優選以CMOS工藝產生一個電路的至少一部分，該電路被設置-用于觸點接通所述傳感元件和/或-用于檢測和/或用于分析所述傳感元件的傳感器信號，其中特別是，在去除掉所述第一和第二犧牲層之前產生所述電路。
8.根據權利要求1的方法，其特征在于，在所述第一和第二層之間施加一個第四隔離層(300)，其中特別是，所述第四層具有與所述第一犧牲層類似的層厚和/或至少部分地設置在所述第一和第二電極之間。
9.根據權利要求1的方法，其特征在于，用于去除掉所述第一和第二犧牲層的蝕刻過程-借助含氟的蝕刻材料、特別是ClF3或XeF2和/或-在-20℃和60℃之間的溫度下進行。
10.根據在權利要求1中所描述的制造方法制造參考測量元件的方法，其特征在于，為了形成支撐位置，在所述第一犧牲層中產生至少一個至所述第一層(115，740)上的第三通孔，其中特別是，在去除掉所述第一和第二犧牲層時通過用-所述第二電極和/或-所述膜片層的材料將所述至少一個第三通孔填充來產生用柱支撐的空腔。
11.根據權利要求1的方法，其特征在于，在所述第二電極之上產生一個第三電極，其中，所述第三電極-與所述第二電極電隔離并且-至少覆蓋所述第一和第二電極，其中特別是，所述第三電極-具有多晶硅或者金屬和/或-被格網式地結構化。
12.根據權利要求1的方法，其特征在于，在所述第一電極(510)和第二電極(535)之上將一個具有確定的質量的質量元件施加到所述膜片上，其中，所述質量元件借助局部的沉積方法、點涂方法、絲網印刷方法或者微機械的結構化方法來產生。
13.根據權利要求12的方法，其特征在于，在所述半導體襯底(500)上產生多個由一個第一電極(510)和一個第二電極(535)、一個在這些電極之間的空腔(520)和一個膜片(540)構成的膜片單元，其中在每個膜片上施加一個不同大小的質量元件(570)。
14.根據在權利要求1至13中之一所描述的方法制造的微機械裝置，具有微機械地單片集成的電容式傳感元件，用于檢測物理量，特別是用于檢測壓力量和/或加速度量，其中所述傳感元件至少具有-一個第一電極(110，510，620，725)和一個第二電極(135，535，640，785)，以及-一個膜片(145，540)以及-一個空腔(120，520，630，900)。
15.根據權利要求14的微機械裝置，其特征在于，所述微機械裝置除了所述微機械地單片集成的傳感元件之外還具有一個參考元件，其中，所述參考元件的所述膜片具有支撐區域(400，410)，借助這些支撐區域，產生所述膜片或者所述第二電極至所述襯底的電隔離的機械連接。
16.根據權利要求14的微機械裝置，其特征在于，為了檢測所述物理量，-所述第二電極(135，535，640，785)具有地電位，并且所述物理量的檢測根據在所述第一電極(110，510，620，725)上的電荷來進行，或者-所述第三電極具有地電位，并且所述物理量的檢測根據兩個另外的電極之一的電荷進行。
17.根據權利要求14的微機械裝置，其特征在于，為了檢測加速度量，所述膜片在所述空腔之上具有一個質量元件(570)(120，520，630，900)(135，535，640，785)，其中特別是，所述質量元件剛性地與形成所述膜片的層相連接。
18.根據權利要求17的微機械裝置，其特征在于，在半導體襯底上產生多個由一第一和第二電極、一個位于其間的空腔以及一個膜片構成的膜片單元，其中給每個膜片配置一個不同大小的質量元件。
全文摘要
本發明描述了一種用于產生微機械的傳感元件的制造方法，該傳感元件可以以單片可集成的結構形式被產生，并且具有物理量的電容性檢測能力。除了所述制造方法，同樣描述了一種微機械裝置，所述裝置包含這種傳感元件，如例如壓力傳感器或者加速度傳感器。
文檔編號G01L9/00GK101087999SQ200580044292
公開日2007年12月12日 申請日期2005年11月4日 優先權日2004年12月22日
發明者H·本澤爾, S·芬克拜納, F·菲舍爾, H·博伊曼, L·梅茨格, R·朔伊雷爾, P·布勞赫勒, A·福斯特爾, M·諾伊鮑爾 申請人:羅伯特·博世有限公司