專利名稱：鑒頻器或鑒相器中使用的電路的制作方法
技術領域：
本發(fā)明涉及跟蹤數(shù)據(jù)單元以及包含這種單元的鎖相環(huán)電路。本發(fā)明還涉及包括在這種鎖相環(huán)中的跟蹤和保持電路。
背景技術：
鎖相環(huán)(PLL)在現(xiàn)代科技中被廣泛使用。它通常包括至少一個壓控振蕩器(VCO)、鑒相器以及低通濾波器的環(huán)形連接。此外，PLL可以包括具有VCO的所謂頻率環(huán)，其中VCO連接到鑒頻器和另一個低通濾波器。VCO可以產生具有不同形狀(例如正弦、矩形、三角形)的信號。
US-A-5,006,819公開了一種PLL，它包括作為VCO的斜坡產生電路，該斜坡產生電路用于產生具有交替正斜率和負斜率的雙重斜率斜坡信號，例如三角形信號?？刂菩盘柕碾娖娇刂扑鲂甭?。該PLL還包括響應于采樣命令脈沖的采樣電路，用于在采樣時提供表示所述雙重斜坡信號的電平的采樣輸出。US-A-5,006,819公開的PLL的主要缺點在于在相對較高的頻率(例如GHz范圍)處很難獲得三角形信號。因此，需要獲得一種PLL電路，該電路在相對較高的頻率范圍內工作，維持電路復雜性在相對較低的水平，例如，相對容易地以合理的價格來實現(xiàn)。
發(fā)明內容
使用跟蹤數(shù)據(jù)單元(10)實現(xiàn)該目的，該跟蹤數(shù)據(jù)單元(10)包括
一對跟蹤和保持電路，耦合到第一多路復用器；時鐘信號，被基本上反相地輸入到各個跟蹤和保持電路中，用于確定具有速率的數(shù)據(jù)信號的接收；所述跟蹤和保持電路提供具有基本上半速率的輸出信號(O)。
時鐘信號的形狀并不局限于三角形，因此所述電路基本上可以與任何類型的信號形狀一起使用。數(shù)據(jù)和時鐘恢復(DCR)電路可以被作為用于不歸零(NZR)信號的PLL，其中不歸零信號用于頻率在GHz范圍內的現(xiàn)代光學通信網絡中。在這個頻率范圍內，使用與較低頻率范圍內相同的硬件實現(xiàn)DCR(例如，觸發(fā)器)相對較難。任何觸發(fā)器具有如由時鐘信號確定的延遲的基本延遲以及判定延遲(例如，使輸出變得穩(wěn)定所需要的時間)。這些延遲都是與技術相關的，因此它們不可能非常小。因此，需要找到用于代替正如DCR的相對較高頻率的設備中的觸發(fā)器的設備。在輸入信號全速率下進行工作的高速判定電路(例如觸發(fā)器、鎖存器)中，最困難的功能是存儲。所述判定電路必須在全速率下進行判定，以及足夠快地跟蹤輸入數(shù)據(jù)信號，使得不干擾判定電路(例如鎖存器、觸發(fā)器)的設置和保持條件。因此，在這些條件下，跟蹤和保持電路是很有幫助的，因為其不用判定所述輸入數(shù)據(jù)是低電平還是高電平。
在一個實施例中，所述跟蹤數(shù)據(jù)單元被用于PLL中，該PLL包括第一跟蹤數(shù)據(jù)單元和第二跟蹤數(shù)據(jù)單元，用于接收輸入信號以及被由壓控振蕩器產生的相應正交時鐘信號控制。第一跟蹤單元被耦合到用于提供二進制數(shù)據(jù)輸出信號的硬限幅器。所述第二跟蹤數(shù)據(jù)單元耦合到延遲單元，該延遲單元用于向一對跟蹤和保持電路提供輸入信號。所述跟蹤和保持電路都由所述二進制輸出信號控制并且經由低通濾波器向壓控振蕩器提供頻率校正信號。上述實施例在光學通信網絡中的所述數(shù)據(jù)和時鐘恢復電路(用于不歸零信號的鎖相環(huán))中是很有用的。因為這里涉及的頻率例如根據(jù)IEEE802.16可以為10到66GHz，所以半速概念對發(fā)射器和接收器都是非常有用的。
在本發(fā)明的另一個實施例中，所述PLL還包括頻率誤差檢測器，其包含用于接收所述頻率校正信號并且由所述二進制輸出信號控制的第一跟蹤和保持電路和第二跟蹤和保持電路，所述第一和第二跟蹤和保持電路耦合到由所述二進制輸出信號控制的多路復用裝置，所述多路復用裝置連接到限幅器，所述限幅器提供一信號，其中在減法器中從頻率校正信號中減去該信號，所述減法器提供表示所述頻率校正信號和所述二進制信號之間的頻率誤差的信號。在第一跟蹤和保持電路以及多路復用器結合之后，存儲和減去所述鑒相器輸出，其中所述結合的任務是測量所述鑒相器輸出的梯度，以及當在所述鑒相器輸出發(fā)生周期漂移時產生正的和負的誤差。在鎖定中，鑒相器的輸出在正值和負值之間轉換，在低通濾波之后產生零平均信號。這就是考慮可能的選通機構以檢測頻率鎖定條件以及如果頻率誤差小于閾值則截止所述頻率環(huán)的原因。
在本發(fā)明的一個實施例中，利用跟蹤和保持電路實現(xiàn)所述鑒相器。所述鑒相器包括第一輸入電路和第二輸入電路。所述第一和第二輸入電路接收各自的正交時鐘信號，并且由輸入數(shù)據(jù)信號控制。所述第一和第二輸入電路提供相應的第一輸出信號和第二輸出信號。所述第一輸出信號和它的反相復制信號都輸入到輸出多路復用器，所述輸出多路復用器通過經由硬限幅器的第二輸出信號控制。所述輸出多路復用器提供表示所述輸入數(shù)據(jù)信號和時鐘信號之間的相位誤差的信號。
根據(jù)第二信號的值，鑒相器輸出將是第一信號或第一信號的反相復制信號。當所述第二信號為正值(例如，在x坐標的投影例如為+△)時，則鑒相器輸出值等于所述第一信號的值。當所述第二信號為負值(例如，-△)時，則需要在鑒相器的輸出處將所述第一信號的值反相。因此，得到與相位誤差成線性比例的輸出電壓。
優(yōu)選地，所述跟蹤和保持電路包括線性放大器，用于接收差分模擬信號，并且由具有一個相位的第一二進制時鐘信號控制，在第一二進制時鐘信號的第一相位中。所述線性放大器向偽鎖存電路提供與所述差分模擬信號基本相等的輸入信號，所述偽鎖存電路由第二二進制時鐘信號控制，用于存儲所述輸入信號以及在在第一二進制時鐘信號的第二相位期間提供與所述輸入信號基本相等的差分輸出信號，所述第二二進制時鐘信號與所述第一二進制時鐘信號基本上反相，例如，相移90度。T/H電路使用時鐘信號的兩個相位，因此與使用單個結束結構的T/H電路相比，其操作頻率基本上加倍。此外，沒有反饋控制，因此T/H電路沒有被所述反饋控制所減緩。相反，由所述線性放大器提供的信號直接前饋給所述偽鎖存電路。
在本發(fā)明的實施例中，所述線性放大器包括第一共源極晶體管對，所述第一共源極晶體管對經由第一二進制時鐘信號所控制的第一開關通過可開關的電流源在它們的共源極端施加偏壓并且在它們的柵極處接收所述差分模擬信號，所述線性放大器還包括一個共漏極晶體管，所述共漏極晶體管的柵極經由基本上相等的電阻耦合到所述晶體管對的各個柵極，用于確定流經所述晶體管對的漏電流。讓我們考慮晶體管對包括具有相同區(qū)域的晶體管，以及所述共漏極晶體管具有不同的區(qū)域。進一步請注意所述公共電阻為R并且流經該電阻的電流為i，則可以有以下關系式ViD=2iRViD=VT+2i1β1-VT-2i1β3+iRViD=iR+VT+2i3β3-VT-2i2β1i3=IB-(i1-i2)---(1)]]>
在關系(1)中，β1和β3分別是與所述晶體管對和共漏極晶體管的尺寸相關的系數(shù)。VT是晶體管的閾值電壓。i1和i2是經過該晶體管對的電流。ViD是差分輸入信號，以及IB是由可開關的電流源提供的電流，以及i3是流經共漏極晶體管的電流。i3是相對于輸入差分電壓ViD的二次方程式，正如關系式(2)所示。
i3=IB1+2(w1w3)(1-β1viD24IB)---(2)]]>所述差分輸出電流取決于所述差分輸入電壓，正如關系式(3)所示iOD=i1-i2=β12IBβ3(1+2w1w3)·vID1-β1vID24IB---(3)]]>這里要提醒的是項β1νiD2具有電流的維度。還可以看到如果選擇IB使得β1νID2＜＜IB，則關系式(3)簡化為關系式(4)。
iOD=β12IBβ3(1+2w1w3)·vID---(4)]]>因此，所述電流線性依賴于所述差分輸入電壓。
在本發(fā)明的另一個實施例中，所述偽鎖存電路包括第二共源極晶體管對，所述第二共源極晶體管對經由所述第二二進制時鐘信號控制的第二開關通過可開關的電流源在它們的共源極端施加偏壓，以及在它們的柵極接收由所述差分放大器提供的信號。所述偽鎖存電路還包括共漏極晶體管，所述共漏極晶體管的柵極經由基本上相等的電阻耦合到所述第二差分晶體管對的各個柵極，用于減少經過所述第二晶體管對的偏流，所述第二晶體管對交叉耦合。交叉耦合的晶體管對(例如，一個晶體管的漏極與另一個晶體管的柵極端耦合，以及反之)確定所述偽鎖存電路中的正反饋。與前面描述的關系1-4所示的類似，經過共漏極晶體管的電流確定了經過所述第二晶體管對的電流。選擇所述電流，使得整個放大系數(shù)為1。因此，所述偽鎖存電路不能代替標準的鎖存電路，在該標準的鎖存電路中所述晶體管對的一個漏極為高電壓，以及另一個漏極為低電壓，以及反之，并且此時經過所述晶體管對的電流基本上為較大的值。因此，所述偽鎖存電路提供與所述輸入信號基本相等的信號。
在本發(fā)明的另一個實施例中，所述線性放大器還包括一對電容器，其交叉耦合在第一晶體管對的一個晶體管的漏極和第一晶體管對的另一個晶體管的柵極之間，分別用于減小所述放大器的輸出處的串擾電流。在這種情況下，增加兩個額外的虛擬電容器，以產生與所述跟蹤晶體管的漏柵電容相等的寄生電容。所述電容在第一晶體管對的漏極處注入電荷，使得流經所述輸出處的凈串擾電流為零。
在本發(fā)明的實施例中，所述跟蹤和保持電路包括級聯(lián)耦合的兩個基本上相同的線性放大器，用于更好地隔離來自所述偽鎖存電路的輸入數(shù)據(jù)。增加的線性級的功能是在保持階段更好地將所述輸出信號與輸入信號隔離。選擇所述增加的級的增益，使其基本上等于一，因此，在所述跟蹤模式中，兩個線性級的組合的輸出跟蹤所述輸入信號。由于兩個級的級聯(lián)連接以及增加的電容器的中和作用，減小了輸入和輸出之間總的寄生電容。在實際應用中，在保持模式期間，可以在所述差分輸出處增加500fF的額外電容器，以提高精度。
通過以下參考附圖對本發(fā)明示例性實施例的描述，本發(fā)明的上述以及其它特征和優(yōu)勢將更加明顯，其中圖1描述了根據(jù)本發(fā)明的跟蹤數(shù)據(jù)單元；圖2描述了根據(jù)本發(fā)明的數(shù)據(jù)轉變跟蹤環(huán)的波形；圖3描述了根據(jù)本發(fā)明的鑒相器的輸出波形；圖4描述了根據(jù)本發(fā)明的鎖相環(huán)；圖5描述了根據(jù)本發(fā)明的鎖相環(huán)中使用的鑒相器的輸出信號；圖6描述了根據(jù)本發(fā)明的頻率誤差檢測器；圖7描述了根據(jù)本發(fā)明的相位誤差檢測器；圖8描述了根據(jù)本發(fā)明的鑒相器產生的正交矢量，圖9描述了根據(jù)本發(fā)明的跟蹤和保持電路的方框圖；圖10描述了根據(jù)本發(fā)明的線性放大器的晶體管層次結構；圖11描述了根據(jù)本發(fā)明的跟蹤和保持電路的第一實施例的晶體管層次結構；圖12描述了根據(jù)本發(fā)明的跟蹤和保持電路的第二實施例；以及圖13描述了根據(jù)本發(fā)明的跟蹤和保持電路的第三實施例。
具體實施例方式
圖1描述了根據(jù)本發(fā)明的跟蹤數(shù)據(jù)單元10。跟蹤數(shù)據(jù)單元10包括耦合到第一多路復用器5的一對跟蹤和保持電路1、1′。時鐘信號H+、H-被基本上反相地輸入到各個的跟蹤和保持電路1、1′中，用于確定具有速率的數(shù)據(jù)信號D+、D-的接收。跟蹤和保持電路1、1′提供具有基本上半速率的輸出信號0。在高速判定電路(其以輸入信號的全速進行工作，例如觸發(fā)器、鎖存器)中，最困難的功能是存儲。所述判定電路必須以全速進行判斷，并且足夠快地跟蹤所述輸入數(shù)據(jù)信號，使得沒有干擾所述判定電路(例如，鎖存器、觸發(fā)器)的設置和保持條件。因此，在這些條件中，跟蹤和保持電路是有幫助的，其保持所述輸出數(shù)據(jù)，以及不用判定所述輸入數(shù)據(jù)是低電平還是高電平。在此，多路復用器5的輸出信號0與所述輸入信號D+、D-基本上相等。這個電路的優(yōu)勢在于通過增加由時鐘信號H+、H-反相計時的兩個跟蹤和保持電路1、1′，跟蹤和保持電路1、1′的輸出可以用于產生半速率版本的輸入信號。
圖4描述根據(jù)本發(fā)明的鎖相環(huán)(PLL)100。我們假設存在正交輸入信號D+、D-。還假設系統(tǒng)在其輸入處設置有限幅器/緩沖器，其中限幅器/緩沖器沒有頻帶限制輸入信號，以及因此，輸入數(shù)據(jù)的形狀基本上為是圖2所示的正弦。根據(jù)圖2，如果所述時鐘提前，正交采樣為負的，當時鐘準時時，所述正交采樣為零，以及當時鐘推遲時所述正交采樣為正的。這個狀況與所述輸入信號的主動轉變相對應?？梢园凑障旅娴囊?guī)則產生相位誤差-如果輸入信號沒有轉變，則保持先前的相位誤差值，-如果輸入信號進行從低到高的轉變，則傳送正交采樣，-如果輸入信號進行從高到低的轉變，則將負的正交采樣傳送到鑒相器輸出。
鑒相器的輸出在一個位周期上具有單調特性，正如圖3中所示?；谏鲜鲇糜诋a生相位誤差的規(guī)則，可以得到PLL 100，正如圖4所示。所述PLL包括第一跟蹤數(shù)據(jù)單元10和第二跟蹤數(shù)據(jù)單元10′。所述跟蹤數(shù)據(jù)單元10和10′接收輸入信號D+、D-，以及分別被由壓控振蕩器(VCO)產生的正交時鐘信號Hi、Hq控制。第一跟蹤數(shù)據(jù)單元10被耦合到用于提供二進制數(shù)據(jù)輸出信號DO的硬限幅器11。第二跟蹤數(shù)據(jù)單元10′被耦合到向跟蹤和保持電路對1、1′提供輸入信號的延遲元件12。跟蹤和保持電路1、1′都由二進制輸出信號DO控制，以及經由低通濾波器LPF向壓控振蕩器(VCO)提供頻率校正信號E。跟蹤和保持電路對1、1′被耦合到多路復用器5，以實現(xiàn)象先前描述的一樣的鑒相器。在圖5中，顯示了所述PLL中使用的鑒相器的輸出信號E。上述實施例在光學通信網絡中的所述數(shù)據(jù)和時鐘恢復電路(用于不歸零信號的鎖相環(huán))中是很有用的。因為這里涉及的頻率例如根據(jù)IEEE802.16可以為10到66GHz，所以半速率概念對發(fā)射器和接收器都非常有用的。
圖6描述根據(jù)本發(fā)明的頻率誤差檢測器50。頻率誤差檢測器50包括接收頻率校正信號E的第一跟蹤和保持電路30以及第二跟蹤和保持電路30′。跟蹤和保持電路30、30′都由二進制輸出信號DO控制。第一和第二跟蹤和保持電路30、30′被耦合到多路復用器25，其中多路復用器25由二進制輸出信號DO控制。多路復用器25耦合到限幅器35，所述限幅器35提供一個信號，其中在減法器S中從頻率校正信號E中減去該信號。所述減法器S提供表示所述頻率校正信號E和所述二進制信號DO之間的頻率誤差的信號。在第一跟蹤和保持以及多路復用處理之后，存儲以及減去所述鑒相器輸出E，其任務是測量所述鑒相器輸出E的梯度，以及當在鑒相器輸出信號中發(fā)生周期漂移時產生正的或負的誤差，在鎖定中，鑒相器的輸出在正值和負值之間轉換，在低通濾波LPF之后產生零平均信號。這就是考慮可能的選通機構以檢測頻率鎖定條件以及如果頻率誤差小于閾值時截止所述頻率環(huán)的原因。
圖7描述了根據(jù)本發(fā)明的相位誤差檢測器，鑒相器包括第一輸入電500和第二輸入電路500′。第一和第二輸入電路500、500′接收相應的正交時鐘信號Hq、Hi，所述第一和第二輸入電路500、500′都由輸入數(shù)據(jù)信號D控制，以及提供相應的第一輸出信號A和第二輸出信號B。所述第一輸出信號A和它的反相復制信號(例如經由反相器60獲得的信號)都輸入到輸出多路復用器OM，所述輸出多路復用器OM通過經由硬限幅器250的所述第二輸出信號B控制。所述輸出多路復用器OM提供表示所述輸入數(shù)據(jù)信號Hq、Hi和時鐘信號D之間的相位誤差的信號。所述輸出多路復用器的選擇信號是量化版的B信號。因此，我們可以使用限幅器或數(shù)字多路復用器，以產生信號B。圖8表示三種可能狀況(推遲、同相、提前)的矢量圖。根據(jù)第二個信號B的值，所述鑒相器輸出為A或者A的反相值。當?shù)诙€信號B為正值(例如，在x軸的投影，例如B＝△)時，則鑒相器的輸出與A的值相等。當?shù)诙€信號B為負值(例如，例如B＝-△)時，則需要將所述第一信號反相。因此，我們得到與所述相位誤差成線性比例的輸出信號。產生相位誤差的邏輯表示在表1中。
表1
在圖8中，描述了B＝△和B＝-△的矢量圖。
圖9描述了根據(jù)本發(fā)明的優(yōu)選的跟蹤和保持電路1的方框圖。所述跟蹤和保持電路1包括線性放大器2，用于接收差分模擬信號D+、D-。線性放大器2由具有第一相位的第一二進制時鐘信號H+控制。在第一二進制時鐘信號H+的第一相位中，所述線性放大器2向偽鎖存電路3提供與所述差分模擬信號D+、D-基本相等的前饋輸入信號。偽鎖存電路3由第二二進制時鐘信號H-控制，用于存儲所述輸入信號。偽鎖存電路3在第一二進制時鐘信號H+的第二相位期間提供與所述輸入信號D+、D-基本相等的差分輸出信號LD+、LD-。第二二進制時鐘信號與第一二進制時鐘信號H+基本上反相，例如移位90度。T/H電路使用時鐘信號的兩個相位，因此操作頻率為US-A-6489814中的T/H電路的操作頻率的兩倍。此外，沒有反饋控制，因此T/H電路沒有被所述反饋控制所減緩。相反，由所述線性放大器提供的信號直接前饋給偽鎖存電路2。
圖10描述根據(jù)本發(fā)明的優(yōu)選的線性放大器2的晶體管層次結構。線性放大器2包括第一共源極晶體管對T1、T2，它們經由所述第一二進制時鐘信號H+控制的第一開關S1通過可開關的電流源IDC在它們的共源極端施加偏壓。第一共源極晶體管T1、T2對在晶體管的柵極處接收差分輸入信號D+、D-，線性放大器2還包括共漏極晶體管T3，其柵極經由基本上相等的電阻R耦合到差分輸入信號D+、D-，用于確定流經所述晶體管對的漏電流。正如關系式1到4所示的，輸出電流線性依賴于輸入處的差分電壓。電阻RL將所述輸出電流轉換為電壓，該電壓進一步提供給所述偽鎖存電路3。正如圖11所示，偽鎖存電路3包括第二共源極晶體管T4、T5對，它們經由第二二進制時鐘信號H-控制的第二開關S2通過可開關的電流源IDC在它們的共源極端施加偏壓。第二共源極晶體管T4、T5對在晶體管的柵極接收由所述差分放大器2提供的信號，例如，來自第一共源極晶體管對T1、T2的漏極的信號。偽鎖存電路3還包括共漏極晶體管T6，其柵極端經由基本上相等的電阻Rg耦合到第二共源極對的晶體管T4、T5的相應柵極，用于減少流經晶體管對T4、T5的偏流。第二晶體管對T4、T5被交叉耦合，例如，一個晶體管的漏極例如耦合到另一個晶體管(例如T5)的柵極，并且反之。正如先前的關系式1-4中所示的，流經共漏極晶體管T6的電流確定了流經第二晶體管對T4、T5的電流。選擇所述電流，使得整個放大系數(shù)為1。因此，所述偽鎖存電路不能代替標準的鎖存電路，在該標準的鎖存電路中所述晶體管對的一個漏極為高電壓，以及另一個漏極為低電壓，以及反之，并且此時經過所述晶體管對的電流基本上為較大的值。因此，偽鎖存電路3提供與輸入信號D+、D-基本上相等的信號OUTP、OUTN。電容CAP表示在跟蹤和保持電路之后的級的輸入電容。當涉及相對較低的頻率時，可以增加額外的電容CAP，用于改進保持狀態(tài)中的存儲處理。
圖12描述根據(jù)本發(fā)明的跟蹤和保持電路1的第二實施例。線性放大器2還包括一對電容器，分別交叉耦合到第一晶體管對T1、T2的一個晶體管的漏極和第一晶體管對T2、T1的另一個晶體管的柵極之間，用于減小所述放大器的輸出上的串擾電流。在這種情況下，增加兩個額外的偽電容器C，以產生與所述跟蹤晶體管T1、T2的漏柵電容相等的寄生電容。所述電容在第一晶體管對T1、T2的漏極注入電荷，使得流經所述輸出(T1、T2的漏極)的總串擾電流為零。
圖13描述根據(jù)本發(fā)明的跟蹤和保持電路1的第三實施例。跟蹤和保持電路1包括級聯(lián)耦合的兩個基本相同的線性放大器2、2′，用于更好地隔離來自偽鎖存電路3的輸入信號D+、D-。所述增加的級的增益被選擇為等于一，因此，在所述跟蹤模式中，兩個線性級的組合的輸出跟蹤所述輸入信號。由于兩個級2、2′的級聯(lián)連接以及增加的電容器C的中和作用，減小了輸入和輸出之間總的寄生電容。在實際應用中，在保持模式期間，可以在所述差分輸出上增加例如500fF的額外電容器CAP，以提高精度。
請注意，本發(fā)明的保護范圍并不局限于此處描述的實施例。本發(fā)明的保護范圍也不受權利要求中的參考數(shù)字的限制。詞“包括”不排除在權利要求中所提及的那些元件之外的其它元件。元件前面的詞“一個”并不排除有多個這些元件。形成本發(fā)明一部分的裝置可以以專用硬件形式或者可編程處理器形式來實現(xiàn)。本發(fā)明歸于每個新的特征或者特征的組合。顯示但沒有聲明的方面可以在共同未決申請中聲明。
權利要求
1.一種跟蹤數(shù)據(jù)單元(10)，包括一對跟蹤和保持電路(1、1′)，耦合到第一多路復用器(5)，時鐘信號(H+、H-)，被基本上反相地輸入到各個跟蹤和保持電路(1、1′)中，用于確定具有速率的數(shù)據(jù)信號(D+、D-)的接收，所述跟蹤和保持電路(1、1′)提供具有基本上半速率的輸出信號(O)。
2.根據(jù)權利要求1所述的跟蹤數(shù)據(jù)單元，其中，所述跟蹤和保持電路(1)包括線性放大器(2)，用于接收差分模擬信號(D+、D-)并且由具有第一相位的第一二進制時鐘信號(H+)控制，在所述第一二進制時鐘信號(H+)的第一相位中，所述線性放大器(2)將與所述差分模擬信號(D+、D-)基本上相等的前饋輸入信號提供給偽鎖存電路(3)，所述偽鎖存電路(3)由第二二進制時鐘信號(H-)控制，用于存儲所述輸入信號并且在所述第一二進制時鐘信號(H-)的第二相位期間提供與所述前饋輸入信號基本上相等的差分輸出信號(LD+、LD-)，所述第二二進制時鐘信號與所述第一二進制時鐘信號(H+)基本上反相。
3.根據(jù)權利要求2所述的跟蹤數(shù)據(jù)單元，其中，所述線性放大器(2)包括第一共源極晶體管對(T1、T2)，所述第一共源極晶體管對(T1、T2)經由所述第一二進制時鐘信號(H+)控制的第一開關(S1)通過可開關的電流源(IDC)在它們的共源極端施加偏壓并且在它們的柵極處接收所述差分模擬信號(D+、D-)，所述線性放大器(2)還包括共漏極晶體管(T3)，所述共漏極晶體管(T3)的柵極經由基本上相等的電阻(R)耦合到所述第一共源極的晶體管對(T1、T2)的柵極，用于確定流經所述晶體管對(T1、T2)的漏電流。
4.根據(jù)權利要求2所述的跟蹤數(shù)據(jù)單元，其中，所述偽鎖存電路(3)包括第二共源極晶體管對(T4、T5)，所述第二共源極晶體管對(T4、T5)經由所述第二二進制時鐘信號(H-)控制的第二開關(S2)通過可開關的電流源(IDC)在它們的共源極施加偏壓以及在它們的柵極處接收由所述線性放大器(2)提供的信號，所述偽鎖存電路(3)還包括共漏極晶體管(T6)，所述共漏極晶體管(T6)的柵極經由基本上相等的電阻(Rg)耦合到所述第二差分晶體管對(T4、T5)的相應柵極，用于減少流經所述第二晶體管對(T4、T5)的偏壓電流，所述第二晶體管對(T4、T5)被交叉耦合。
5.根據(jù)權利要求3所述的跟蹤數(shù)據(jù)單元，其中，所述線性放大器(2)還包括交叉耦合在所述第一晶體管對(T1、T2)的一個晶體管的漏極和所述第一晶體管對(T2、T1)的另一個晶體管的柵極之間的一對電容器，分別用于減小所述放大器的輸出處的串擾電流。
6.根據(jù)權利要求5所述的跟蹤數(shù)據(jù)單元，包括兩個基本上相同的線性放大器(2)的級聯(lián)耦合。
7.一種鎖相環(huán)，包括如權利要求1所述的第一跟蹤數(shù)據(jù)單元(10)和第二跟蹤數(shù)據(jù)單元(10′)，所述第一跟蹤數(shù)據(jù)單元(10)和第二跟蹤數(shù)據(jù)單元(10′)接收輸入信號(D+、D-)并且由壓控振蕩器(VCO)產生的相應正交時鐘信號(Hi、Hq)控制，所述第一跟蹤數(shù)據(jù)單元(10)被耦合到用于提供二進制數(shù)據(jù)輸出信號(DO)的硬限幅器(11)，所述第二跟蹤數(shù)據(jù)單元被耦合到向一對跟蹤和保持電路(1、1′)提供輸入信號的延遲元件(12)，所述跟蹤和保持電路都由所述二進制輸出信號(DO)控制并且經由低通濾波器(LPF)向所述壓控振蕩器(VCO)提供頻率校正信號(E)。
8.根據(jù)權利要求7所述的鎖相環(huán)，還包括包含輸入電路(50)的頻率誤差檢測器，所述輸入電路(50)包括如權利要求1所述的第一跟蹤和保持電路(30)以及第二跟蹤和保持電路(30′)，接收所述頻率校正信號(E)，并且由所述二進制輸出信號(DO)控制，所述第一和第二跟蹤和保持電路(30、30′)被耦合到由所述二進制輸出信號(DO)控制的多路復用裝置(25)，所述多路復用裝置(25)被耦合到限幅器(35)，所述限幅器(35)提供一信號，其中在減法器(S)中從頻率校正信號(E)減去該信號，所述減法器(S)提供表示所述頻率校正信號(E)和所述二進制輸出信號(DO)之間的頻率誤差的信號。
9.一種鑒相器，包括如權利要求8所述的第一輸入電路(500)和第二輸入電路(500′)，第一和第二輸入電路(500、500′)接收各自的正交時鐘信號(Hq、Hi)，由輸入數(shù)據(jù)信號(D)控制，并且提供相應的第一輸出信號(A)和第二輸出信號(B)，所述第一輸出信號(A)和它的反相復制信號都被輸入到輸出多路復用器(OM)，所述輸出多路復用器(OM)由所述第二輸出信號(B)經由硬限幅器(250)控制并且提供表示所述輸入數(shù)據(jù)信號和時鐘信號之間的相位誤差的信號(PD)。
全文摘要
一種跟蹤數(shù)據(jù)單元(10)，包括一對跟蹤和保持電路(1、1′)，耦合到第一多路復用器(5)；時鐘信號(H+、H－)，被基本上反相地輸入到各個跟蹤和保持電路(1、1′)中，用于確定具有速率的數(shù)據(jù)信號(D+、D－)的接收；所述跟蹤和保持電路(1、1′)提供具有基本上半速率的輸出信號(O)。
文檔編號G01R25/00GK1764986SQ200480008358
公開日2006年4月26日 申請日期2004年3月22日 優(yōu)先權日2003年3月28日
發(fā)明者米哈伊·A·T·桑杜爾伊努, 埃達德·F·斯蒂卡福特 申請人:皇家飛利浦電子股份有限公司