專利名稱：用于監控電源的集成電路裝置的制作方法
技術領域：
本發明一般地涉及低功率電池運行的裝置，尤其是涉及超低功率可編程定時器和低電壓檢測電路。
背景技術：
低功率消耗在使用電池作為能源的數字電子應用中絕對關鍵，而在這些應用的多數中在睡眠模式期間汲取的電流決定了應用的電池壽命。因此，關鍵的是在睡眠模式期間具有非常低的電流汲取，并且按照定時的方式以低功率的途徑從睡眠模式中喚醒。在傳統振蕩器基礎上的現有喚醒定時器對于多數鋰電池應用來說消耗過多的功率，并可以消耗數毫安電流。一種解決方案是采用根據“基于變化喚醒(wake-up on change)”事件喚醒數字電路(即數字處理器)的電阻電容(RC)定時器，然而，現存數字輸入結構對于緩慢變化的輸入信號消耗高的消弧電流(crowbar current)。
對于某些應用希望得到可以利用數字處理器控制的可變的喚醒周期。
在電池運行的應用中低功率可編程低電壓檢測(programmable lowvoltage detection，PLVD)電路是高度期待的，但是經常由于價格和功率的考慮而被忽略。
低功率喚醒定時器使用無源電阻電容定時電路，后者具有趨于VDD的緩慢上升的電壓電平。這些類型的定時電路的問題是，當使用在低功率模式(高電阻值)時，如果進入到裝置連接的輸入泄漏和電容的漏電流超過電阻的驅動能力的話，漏電容可能永遠喚醒不了裝置。在高溫下該問題可能加重，從而使得這類定時器的操作不可預知。
因此，需要的是消耗極小功率并在裝置的整個有用溫度范圍上精確和可靠的超低功率可編程定時器和低電壓檢測電路。
發明內容
本發明通過提供一種超低功率電路克服了現存技術的上述問題以及其它缺點和不足，該超低功率電路可以被用來利用在數字集成電路裝置上的單個連接(如，插腳、滾珠、墊板、接頭、表面安裝的葉片等等)以及在該數字集成電路裝置外部的無源部件在數字集成電路中實現基本定時器、可編程定時器和可編程低電壓檢測(PLVD)。可以使能內部的低電流源以便使耦合到該連接上的外部電容放電，從而消除了對外部電阻的需求。不過，通過增加外部放電電阻可以增強定時精度，因為內部電流源可能比外部放電電阻更依賴于過程和溫度。該連接可以被配置成三態輸出，并且可以被驅動為高來使電容充電。當數字集成電路裝置被置于睡眠模式時，可以使能模擬電壓電平檢測電路以及可選擇地使能電流源。在睡眠模式期間，外部電容通過電壓電平檢測電路和/或電流源(和/或外部電阻)緩慢放電，并且當到達低電壓閾值時在電壓電平檢測電路中的電壓電平比較電路引起邏輯電平改變，該改變將數字集成電路裝置從其睡眠模式中激活(“喚醒”)。數字集成電路裝置可以是數字處理器，例如，微處理器、微控制器、可編程邏輯陣列(PLA)、可編程門陣列(PGA)、專用集成電路(ASIC)，等等。
優選地，為了實現基本定時器、可編程定時器和PLVD功能僅僅需要一個單一的輸出連接和外部電容。因此，本發明很好地適合于對造價敏感的應用。本發明的電路相對于某個閾值或觸發電壓檢測模擬信號電平。這使得可以在沒有伴隨著數字輸入信號緩慢地從一個電源電壓干線(rail)向另一個變化的高消弧電流的條件下，實現超低功率定時器和PLVD功能。
通過增加一個單一的放電電阻來代替使用內部電流源，可以提高這些功能的定時精度。對于可編程定時，可以增加額外的充電電阻，用于在預定的時間周期上將電容更精確地充電至一定的電壓。許多鋰電池應用要求大約一毫安的定時睡眠電流，而即使基于最低供電的時鐘振蕩器的定時器電路也最低消耗數毫安。優選地，本發明具有大約350納安或更小的最大電流消耗，因此在處于睡眠模式時為數字裝置留有可得的幾百納安的待機(standby)電流。
從電壓基準和內部電流源之間的關系可以確定溫度。對于電壓基準和內部電流源參數依賴于在本發明制造期間的溫度和加工偏差。當在受控制的條件下首次接通本發明的電路時，可以對加工偏差進行測量。可以確定測量到的對應于溫度偏差的值，并將其存儲在存儲器中，例如電可擦除可編程只讀存儲器(EEPROM)、閃速存儲器等等中，以便隨后用于判斷本發明的溫度。電壓基準的溫度依賴性基本上是線性的，不過，內部電流源可以具有顯著的二次項，但是如果溫度偏移相對小，則該二次項可以被忽略。
本發明的技術優點是超低功率運行。還有一個技術優點是需要最小數量的外部器件。另一個技術優點是低造價。再一個技術優點是定時電路極低的電流放電。另一個技術優點是使用集成電路封裝的現有輸出連接。再一個優點提供使用基準電壓和內部電流源溫度依賴關系的溫度檢測。
從下面出于公開目的并結合附圖的實施方式的描述中，本發明的特點和優點將更明顯。
通過參考下列結合附圖的描述可以獲得對于本發明的公開內容及其優點的更全面理解，其中圖1說明根據本發明的示例性實施方式的、用于超低功率定時器或可編程低電壓檢測器(PLVD)的一種電路的示意圖。
盡管本發明容易受到各種修改和替換形式，在附圖中通過舉例的方式示出了其特定示例的實施方式并對其進行了詳細描述。不過，應該理解在此對專門的實施方式進行的描述不是要將本發明限制為所公開的特定形式，相反，本發明涵蓋了所有落入所附權利要求定義的發明的精神和范圍的修改、等效替換和選項。
具體實施例方式
現在參考附圖，示意地說明了對本發明的示例性實施方式的細節。同樣的元件在附圖中用相同的標號表示，而類似的元件用具有不同小寫字母后綴的標號表示。
參考圖1，示出了一種根據本發明的示例性實施方式的超低功率定時器或可編程低電壓檢測器(PLVD)。本發明包括一個超低功率電壓檢測和邏輯模塊(用標號102總地表示)，以及外部部件(例如，定時電容126、電阻123和電阻122)。數字集成電路裝置100的輸出連接120(如，插腳、滾珠、墊板、接頭、表面安裝的葉片等等)與由晶體管118和116組成的三態輸出電路耦合。超低功率電壓檢測和邏輯模塊102包括具有使能輸入端(enableinput)128的極低電流內部電流源104、具有連接到外部連接120的輸入端和連接到電壓基準112的另一輸入端的模擬比較器106(例如，高增益差動放大器)、具有數字輸出端110和連接到比較器106的輸出端的輸入端的數字邏輯108。模塊102可以是數字集成電路裝置100的一部分。電阻122和124是可選的，本發明沒有這些電阻也令人滿意地工作。優選地，電阻122和124可以增強本發明的功能。
比較器106判斷在連接120上的模擬信號是小于或等于還是大于基準電壓112。比較器106的輸出驅動邏輯108，使得當在連接120上的模擬信號小于或等于基準電壓112時邏輯108的輸出端110處于第一數字邏輯電平，而當模擬信號大于基準電壓112時處于第二數字邏輯電平。
根據本發明的一個示例性實施方式，可以通過將電容126耦合到連接120而實現基本定時器。通過耦合到使能輸入端128的禁止信號，內部電流源104保持為被禁止。通過晶體管116和118連接120被定義為數字輸出，而電容126被基本上充電至干線電壓130，例如VDD。一旦電容126被基本上充電到干線電壓130，晶體管116和118被截止(三態)或者說從連接120去耦合，模塊102通過使能輸入端132被使能。通過由被使能的模塊102從電容126上的電荷汲取電流電容126緩慢地放電，因此電容126上的電壓成比例地下降。一旦放電的電容126上的電壓小于或等于基準電壓112，輸出端110將改變邏輯電平。在該放電過程期間數字集成電路裝置100可以被置于“睡眠模式”，然后被輸出端110上的邏輯電平改變喚醒。可以在電容126上增加放電電阻124，以保證更精確和受控的放電速率。使能輸入端128和132可以作為一個輸入信號耦合在一起。
根據本發明的另一個示例性實施方式，可以通過將電容126耦合到連接120并且利用至使能輸入128的禁止信號禁止內部電流源104而實現基本定時器。通過晶體管116和118連接120可以被定義為數字輸出，而電容126被基本上充電至干線電壓130，例如VDD。一旦電容126被基本上充電到干線電壓130，晶體管116和118被截止(三態)或從連接120去耦合，內部電流源104通過使能輸入端128被啟動。通過內部電流源104電容126緩慢地放電，并且電容126上的電壓成比例地下降。一旦放電的電容126上的電壓小于或等于基準電壓112，輸出端110將改變邏輯電平。在該放電過程期間數字集成電路裝置100可以被置于“睡眠模式”，然后被輸出端110上的邏輯電平改變喚醒。因為加工和溫度偏差可以影響內部電流源104比外部電阻124更多，所以內部電流源104代替電阻124的使用會導致較低精度的定時周期。使能輸入端128和132可以作為一個輸入信號耦合在一起。
根據本發明的另一個示例性實施方式，通過利用晶體管116將連接120上的電壓基本上預置為電壓干線114(如VSS)可以實現可編程定時器。由于電容126是耦合到連接120上的，它將基本上被設置為電壓干線114。然后，晶體管118被導通以便可控地對電容126充電預定時間。在該充電時間期間，模塊102和/或電流源104可以被禁止以便減小寄生電流汲取。從電阻122和電容126的串聯RC時間常數組合可以確定充電時間常數，從電阻124和電容126的并聯RC時間常數組合可以確定放電時間常數。基準電壓112的值還確定了可編程時間常數。充電和放電的時間常數可以是對稱的或非對稱的。電阻122是可選的，本發明沒有該電阻也令人滿意地工作。優選地，電阻122可以增強本發明的功能。
利用處于主動定時模式下的數字集成電路可以進行對該可編程定時器的校準處理。校準可以從例如內部振蕩器或者外部振蕩器的主主動時鐘源(main active clock source)(沒有示出)得到確定。一般來說可以假定恒定的電源電壓，不過在電池的應用中，為了保證睡眠定時器精度可以周期性地再次校準充電和放電周期。
根據本發明的另一個示例性實施方式，通過將電容126充電到干線電壓130、然后激活模塊102可以實現可編程低電壓檢測(PLVD)電路。電容126可以通過模塊102、被激活的電流源104和/或電阻124放電。放電定時是這樣的，即如果出現低(電池)電壓，則在電容126上的電壓在確定的時間周期中放電到低于基準電壓112并且將在輸出端110的邏輯電平上存在變化。該邏輯電平的變化可以被用來指示低電池電壓狀況。在本發明的范圍內還可以考慮，電容126可以在一定足夠短的時間區間內被充電，使得將該電容上的電壓保持在基準電壓112之上。
根據本發明的另一個實施方式，從溫度變化影響電壓基準和內部電流源的方式中可以確定對溫度的測量。電壓基準的溫度依賴性基本上是線性的，并且如果溫度變化相對地小，則內部電流源也基本上是線性的。一般來說，可以在一個已知的溫度下測量電壓基準和內部電流源。然后，從下列關系中的任何一個中可近似地確定對于已知溫度的偏差
ΔT＝(VIL-VSTANDARD)/(-1.25×10-3)，或ΔT＝(ISINK-ISTANDARD)/(140×10-12)。
其中，ΔT是對于已知溫度的溫度偏差，VIL是斷路電壓即在溫度偏差的電壓基準的值，VSTANDARD是在已知溫度的電壓基準的值，ISINK是在溫度偏差的內部電流源的值，而ISTANDARD是在已知溫度的內部電流源的值。ISINK可以通過其如何影響精確定時器電路的定時來確定，或者從對與內部電流源串聯的精確電阻上測量的電壓降來確定(即，使用歐姆定律獲得電流值)。
因此，本發明很好地適合于實現本發明的目的，并且獲得提到的結果和優點以及其它固有的結果和優點。盡管已經參考本發明的示例性實施方式對其進行了說明、描述和定義，但是這種參考不是意味著對本發明的限制，并且也推斷不出這樣的限制。本發明能夠進行相當多的修改、變動以及形式和功能上的等效替換，正如有關領域的普通技術人員可以想到和利用本發明收益到的那樣。本發明說明的和描述的實施方式僅僅是示意性的，而不是本發明的完全范圍。因此，本發明意欲僅僅由所附的權利要求書的精神和范圍限定，同時認可在所有方面上的等效替換。
權利要求
1.一種具有超低功率定時器的集成電路裝置，包括具有輸入端、輸出端和第一使能端的電壓比較和邏輯模塊，其中，當所述電壓比較和邏輯模塊被使能時在輸入端上汲取預定的電流值，當在輸入端上的電壓小于或等于基準電壓時輸出端處于第一邏輯電平，以及當在輸入端上的電壓大于基準電壓時輸出端處于第二邏輯電平；集成電路裝置的外部連接，其中，該外部連接耦合到集成電路裝置的數字輸出端和所述電壓比較和邏輯模塊的輸入端上；以及與該外部連接耦合的定時電容，由此所述集成電路裝置的數字輸出端對該定時電容充電，而所述電壓比較和邏輯模塊的輸入端對該定時電容放電。
2.根據權利要求1所述的集成電路裝置，其中，所述電壓比較和邏輯模塊包括電壓比較器，其具有耦合到所述電壓比較和邏輯模塊的輸入端的第一輸入端，和耦合到基準電壓的第二輸入端；以及邏輯電路，其與所述電壓比較器、電壓比較和邏輯模塊的輸出端和第一使能端耦合。
3.根據權利要求2所述的集成電路裝置，還包括具有使能端的低電流源，該低電流源被耦合到所述電壓比較和邏輯模塊的輸入端，其中，低電流源使能端激活該低電流源以從所述外部連接中汲取電流。
4.根據權利要求1所述的集成電路裝置，其中，所述數字輸出端包括串聯連接的第一和第二晶體管，其中，第一晶體管將第一電壓耦合到該外部連接，而第二晶體管將第二電壓耦合到該外部連接。
5.根據權利要求4所述的集成電路裝置，其中，所述第一晶體管將所述定時電容充電至第一電壓。
6.根據權利要求4所述的集成電路裝置，其中，所述第二晶體管將所述定時電容放電至第二電壓。
7.根據權利要求1所述的集成電路裝置，還包括與所述定時電容并聯連接的第一外部電阻。
8.根據權利要求1所述的集成電路裝置，還包括與所述定時電容串聯連接的第二外部電阻。
9.根據權利要求1所述的集成電路裝置，其中，在處于睡眠模式中時所述第一邏輯電平導致集成電路裝置被喚醒。
10.一種具有超低功率可編程定時器的集成電路裝置，包括具有輸入端、輸出端和第一使能端的電壓比較和邏輯模塊，其中，當所述電壓比較和邏輯模塊被使能時在輸入端上汲取預定的電流，當在輸入端上的電壓小于或等于基準電壓時輸出端處于第一邏輯電平，以及當在輸入端上的電壓大于基準電壓時輸出端處于第二邏輯電平；集成電路裝置的外部連接，其中，該外部連接耦合到集成電路裝置的一個數字輸出端和所述電壓比較和邏輯模塊的輸入端上；以及與該外部連接耦合的定時電路，由此所述集成電路裝置的數字輸出端對該定時電路放電并將該定時電路充電至預定的電壓值，而所述電壓比較和邏輯模塊的輸入端對該定時電路放電。
11.根據權利要求10所述的集成電路裝置，其中，所述電壓比較和邏輯模塊包括電壓比較器，其具有耦合到所述電壓比較和邏輯模塊的輸入端的第一輸入端，和耦合到基準電壓的第二輸入端；以及邏輯電路，其與所述電壓比較器、電壓比較和邏輯模塊的輸出端和第一使能端耦合。
12.根據權利要求11所述的集成電路裝置，還包括具有使能端的低電流源，該低電流源被耦合到所述電壓比較和邏輯模塊的輸入端，其中，低電流源使能端激活該低電流源以從所述外部連接中汲取電流。
13.根據權利要求10所述的集成電路裝置，其中，所述數字輸出端包括串聯連接的第一和第二晶體管，其中，第一晶體管將第一電壓耦合到該外部連接，而第二晶體管將第二電壓耦合到該外部連接。
14.根據權利要求13所述的集成電路裝置，其中，所述第二晶體管將所述定時電路放電至第二電壓。
15.根據權利要求13所述的集成電路裝置，其中，所述第一晶體管將所述定時電路充電至預定電壓。
16.根據權利要求10所述的集成電路裝置，其中，所述定時電路包括定時電容和第一電阻，其中，所述定時電容和第一電阻并聯連接。
17.根據權利要求16所述的集成電路裝置，其中，定時電路還包括與所述定時電容串聯連接的第二電阻。
18.根據權利要求10所述的集成電路裝置，其中，在處于睡眠模式中時所述第一邏輯電平導致集成電路裝置被喚醒。
19.一種具有可編程低電壓檢測(PLVD)電路的集成電路裝置，包括具有輸入端、輸出端和第一使能端的電壓比較和邏輯模塊，其中，當所述電壓比較和邏輯模塊被使能時在輸入端上汲取預定的電流，當在輸入端上的電壓小于或等于基準電壓時輸出端處于第一邏輯電平，和當在輸入端上的電壓大于基準電壓時輸出端處于第二邏輯電平；集成電路裝置的外部連接，其中，該外部連接耦合到集成電路裝置的一個數字輸出端和所述電壓比較和邏輯模塊的輸入端上；以及與該外部連接耦合的定時電容，由此所述集成電路裝置的數字輸出端對該定時電容充電，而所述電壓比較和邏輯模塊的輸入端對該定時電容放電。
20.根據權利要求19所述的集成電路裝置，其中，所述電壓比較和邏輯模塊包括電壓比較器，其具有耦合到所述電壓比較和邏輯模塊的輸入端的第一輸入端，和耦合到基準電壓的第二輸入端；以及邏輯電路，其與所述電壓比較器、電壓比較和邏輯模塊的輸出端和第一使能端耦合。
21.根據權利要求20所述的集成電路裝置，還包括一個具有第二使能端的低電流源，該低電流源被耦合到所述電壓比較和邏輯模塊的輸入端，其中，該第二使能端激活該低電流源以從所述外部連接中汲取電流。
22.根據權利要求19所述的集成電路裝置，其中，所述數字輸出端包括串聯連接的第一和第二晶體管，其中，第一晶體管將第一電壓耦合到該外部連接，而第二晶體管將第二電壓耦合到該外部連接。
23.根據權利要求22所述的集成電路裝置，其中，所述第一晶體管將所述定時電容充電至第一電壓。
24.根據權利要求22所述的集成電路裝置，其中，所述第二晶體管將所述定時電容放電至第二電壓。
25.根據權利要求19所述的集成電路裝置，還包括與所述定時電容并聯連接的第一外部電阻。
26.根據權利要求19所述的集成電路裝置，其中，所述第一邏輯電平指示低電池電壓狀況，而所述第二邏輯電平指示希望的電池狀況。
27.根據權利要求19所述的集成電路裝置，其中，所述第一邏輯電平指示低電壓狀況。
28.根據權利要求27所述的集成電路裝置，其中，如果所述第一邏輯電平出現在特定的時間周期內，則存在低電壓狀況。
29.一種利用在集成電路裝置中的超低功率定時器進行定時的方法，所述方法包括下列步驟利用集成電路裝置的輸出端將定時電容充電至第一電壓；利用預定的電流值對該定時電容進行放電；將放電的定時電容的電壓與基準電壓進行比較；當該放電的定時電容的電壓大于基準電壓時輸出第一邏輯電平，以及當該放電的定時電容的電壓小于或等于基準電壓時輸出第二邏輯電平。
30.一種利用在集成電路裝置中的超低功率可編程定時器進行定時的方法，所述方法包括下列步驟利用集成電路裝置的輸出端將定時電容放電至第二電壓；利用該集成電路裝置的輸出端在第一時間內將定時電容充電至第一電壓；利用預定的電流值對該定時電容進行放電；將放電的定時電容的電壓與基準電壓進行比較；當該放電的定時電容的電壓大于基準電壓時輸出第一邏輯電平，以及當該放電的定時電容的電壓小于或等于基準電壓時輸出第二邏輯電平。
31.一種利用在集成電路裝置中的可編程低電壓檢測(PLVD)電路檢測低電池電壓的方法，所述方法包括下列步驟利用集成電路裝置的輸出端在確定的時間間隔內將定時電容充電至第一電壓；利用預定的電流值對該定時電容進行放電；將放電的定時電容的電壓與基準電壓進行比較；當該放電的定時電容的電壓大于基準電壓時輸出第一邏輯電平，以及當該放電的定時電容的電壓小于或等于基準電壓時輸出第二邏輯電平。
32.一種利用在集成電路裝置中的可編程低電壓檢測(PLVD)電路檢測低電池電壓的方法，所述方法包括下列步驟利用集成電路裝置的輸出端將定時電容充電至第一電壓；利用預定的電流值對該定時電容進行放電；在確定的時間周期內將放電的定時電容的電壓與基準電壓進行比較；在該確定的時間周期內，當該放電的定時電容的電壓大于基準電壓時輸出第一邏輯電平，以及當該放電的定時電容的電壓小于或等于基準電壓時輸出第二邏輯電平。
33.一種利用低電壓檢測電路確定溫度的方法，所述方法包括利用集成電路電壓比較器確定斷路電壓值；以及通過確定該斷路電壓值和已知電壓值之間的差值、然后將該差值除以一個常數來從已知溫度中計算溫度。
34.根據權利要求33所述的方法，其中，將所述已知電壓值、已知溫度和常數存儲在存儲器中。
35.一種利用低電流源確定溫度的方法，所述方法包括確定低電流源的電流值；以及通過確定該電流值和已知電流值之間的差值、然后將該差值除以一個常數來從已知溫度中計算溫度。
36.根據權利要求35所述的方法，其中，將所述已知電流值、已知溫度和常數存儲在存儲器中。
全文摘要
在數字集成電路裝置中實現了超低功率電壓檢測電路，以便利用數字集成電路裝置的單個連接以及在該數字集成電路裝置外部的無源部件提供基本定時器、可編程定時器和可編程低電壓檢測(PLVD)電路。可以使能一個內部的低電流源以便使連接到該輸出連接上的外部定時電容放電，從而消除了對外部電阻的需求。不過，通過增加外部放電和/或充電電阻可以增強定時精度。該輸出連接可以被配置成三態輸出，并且可以被驅動為高來使定時電容充電以及被驅動為低來使定時電容放電。在為了定時和低電壓檢測確定電壓斷路點中可以使用電壓基準。或者從與已知溫度下確定的已知電壓相比較的斷路電壓，或者從與已知溫度下確定的已知電流值相比較的電流源電流值與一個常數相乘而確定溫度。
文檔編號G01R31/40GK1723604SQ200480001934
公開日2006年1月18日 申請日期2004年6月3日 優先權日2003年6月6日
發明者魯安·勞倫斯, 米格爾·莫里諾 申請人:密克羅奇普技術公司