專利名稱：跳變調(diào)整的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及比特流中跳變(transition)的調(diào)整，更具體地說，涉及待測電子器件輸出信號上的比特流中的跳變的調(diào)整。
背景技術(shù)：
為了測試電子器件，尤其是提供數(shù)字電輸出信號的集成電子電路，測試或激勵信號被提供給被測器件(以下簡寫為DUT)的輸入端，而該DUT的響應(yīng)信號被一個自動測試設(shè)備(以下簡寫為ATE)所評估，例如通過與預(yù)期數(shù)據(jù)做比較。
現(xiàn)代集成電子電路的輸出信號即使是被相同的激勵信號所激勵也經(jīng)常會顯示出活動態(tài)之間的非確定性時鐘延遲。在那些器件的生產(chǎn)測試期間，現(xiàn)有技術(shù)的測試設(shè)備會與期望比特的一個固定的預(yù)計算流做比特級的比較。即使DUT正確操作，出現(xiàn)非確定性行為時這些測試也會失敗。
非確定性輸出定時的原因主要是引起未知的但是靜態(tài)的定時變動的處理變動，引起未知且隨時間變化的定時漂移的時鐘插入延遲的溫度變動，重起或啟動時延遲后的初始隨機比特，引起尤其是具有大幅(non-trivial)小比率(fractional ratios)的非確定性空置時間的跨時鐘域的片上或片間信號，以及引起未知且非確定性定時變動的抖動。
發(fā)明內(nèi)容
改善電子器件的測試是本發(fā)明的一個目的。
該目的通過本發(fā)明的第一個方面被實現(xiàn)。優(yōu)選實施例構(gòu)成本發(fā)明的其它方面。
本發(fā)明使用了和非確定性延遲可能的時間位置有關(guān)的知識，并將DUT輸出信號濾波，使得在通過與預(yù)期比特流做比較而執(zhí)行該比特流的評估之前非確定性延遲被去除。
根據(jù)本發(fā)明，與非確定性延遲的可能的時間位置有關(guān)的信息以一種稱為跳變幀(Transition Frame)的信號，尤其是硬件信號，的形式被提供。在一個優(yōu)選實施例中，當(dāng)跳變幀為低時，非確定性延遲就可被容忍。相應(yīng)地，當(dāng)跳變幀為高時，就不允許展寬，即與在傳統(tǒng)的測試設(shè)備中類似，每一個比特必須如所預(yù)期的那樣出現(xiàn)。
跳變調(diào)整模塊充當(dāng)一個濾波器，并使用跳變幀信號提供的信息從器件輸出移動比特塊，以使它們與預(yù)期比特流匹配，最好是在向量存儲器中。跳變幀包括與比特段的長度和預(yù)期對齊方式有關(guān)的信息。跳變幀最好囊括(frame)從第一跳變到最后跳變的比特段，加上相同比特段中的多個拖后比特和/或下一個比特段中的多個前導(dǎo)比特。如果布局分辨率(placement resolution)是一個限制的話，跳變幀可從仿真定時處被補償。
也就是說，根據(jù)本發(fā)明，調(diào)整是基于一種智能模式匹配算法的，該算法將DUT比特流與預(yù)期比特流比較，并使用幀形成信息來重調(diào)整DUT比特流的比特段，以使他們與預(yù)期比特流對齊。接收到的DUT比特流是與預(yù)期比特段相匹配的分段模式(segment wise pattern)，如被預(yù)期比特流和幀形成信息所說明的那樣。DUT比特流中被模式匹配所標(biāo)識出的比特段與預(yù)期比特流對齊了，且被對齊的比特流與預(yù)期比特流做比較。
本發(fā)明的一種可能的硬件實現(xiàn)可包括先進先出(FIFO)移位寄存器和/或二進制數(shù)字元件，如JK觸發(fā)器、AND元件等等。信號跳變被檢測，且對被調(diào)整的比特來說，只要跳變幀信號處于一個預(yù)設(shè)值如LOW時，先前的值就會被重復(fù)。
用于生成跳變幀信號的信息可通過加入一個新的事件類型WAIT而被嵌入到預(yù)期波形中，該事件類型通知測試設(shè)備等待下一個跳變。新事件類型WAIT允許容忍跳變之間的漂移或相位跳轉(zhuǎn)、非確定性啟動時間和跳變之間的非確定性間隔。新的事件類型WAIT將跳變幀信號設(shè)置成LOW。
利用DUT內(nèi)部協(xié)議信息的DUT的仿真可自動將WAIT事件放置到預(yù)期波形中，例如WAIT事件可被放置在事務(wù)/包的邊界處以標(biāo)明事務(wù)/包之間可容忍的非確定性延遲。
本發(fā)明的一個優(yōu)選實施例可通過初始隨機比特的啟動抑制來容忍初始隨機活動態(tài)，該活動態(tài)發(fā)生在例如一次啟動之后。這些隨機比特可用一個預(yù)設(shè)值如LOW來替代。此啟動抑制可用作啟動模式同步(Start PatternSynchronization)。來自DUT的比特流可被存儲在一個歷史移位寄存器中并將作為一個比較結(jié)果而被傳遞，該比較是在存儲于歷史移位寄存器中的比特和一個啟動模式掩碼之間進行的。啟動抑制可被實現(xiàn)成ATE的一部分，位于DUT的接口板上或DUT內(nèi)部。
本發(fā)明的一個優(yōu)選實施例可容忍有效載荷(valid payload)模式之間的非確定性空置包，以抑制所有由“空置包”引起的活動態(tài)，且因此跳變調(diào)整濾波器只接收到有效載荷比特包?？罩冒暗淖詈笠粋€比特最好在該空置包的持續(xù)時間之上被展寬，例如通過重復(fù)?？罩靡种瓶杀粚崿F(xiàn)成ATE的一部分，位于DUT的接口板上或DUT內(nèi)部。
如果只有非確定性啟動延遲必須被容忍，跳變幀可從一個簡單的計數(shù)器得出。
根據(jù)本發(fā)明的優(yōu)選實施例，跳變調(diào)整是通用的，具體地說是獨立于任何數(shù)據(jù)協(xié)議的。實現(xiàn)可非常有效地以可能的全數(shù)字形式被執(zhí)行。被調(diào)整的比特流的比較可基于所預(yù)存儲的模式。根據(jù)本發(fā)明的優(yōu)選實施例，per-pin體系結(jié)構(gòu)可產(chǎn)生高可靠性、高性能和成本效益的集成。
根據(jù)一個優(yōu)選實施例，本發(fā)明可部分或全部以硬件實現(xiàn)。作為另一種選擇或附加方式，本發(fā)明可部分或全部地被一個或多個合適的軟件所實現(xiàn)或支持，該軟件可存儲在任何類型的數(shù)據(jù)載體上，或者由數(shù)據(jù)載體所提供，且可在任何合適的數(shù)據(jù)處理單元中被執(zhí)行，或被該單元執(zhí)行。軟件程序或例程最好應(yīng)用在ATE中，該ATE可被硬件和/或軟件單獨實現(xiàn)，或者被硬件與軟件的組合實現(xiàn)。硬件可部分或整體地在DUT中實現(xiàn)，或在DUT接口板上和ATE內(nèi)部實現(xiàn)。
本發(fā)明的其他目的和附屬的優(yōu)點可參照后續(xù)詳細說明并結(jié)合附圖考慮而可容易地被認識到并更好地被理解。本質(zhì)上或功能上相等或類似的特征將會以相同的標(biāo)號指稱。
圖1以示意的形式示出了本發(fā)明的概況，圖2示出了根據(jù)本發(fā)明的信號圖，圖3示出了一個根據(jù)本發(fā)明用于跳變調(diào)整的可能的設(shè)計概念，圖4示出了用于圖3中的設(shè)計的信號圖，圖5示出了根據(jù)本發(fā)明的一個優(yōu)選實施例的啟動抑制，圖6示出了根據(jù)本發(fā)明的一個優(yōu)選實施例的空置包抑制，圖7示出了根據(jù)圖6中的設(shè)計的信號圖，圖8示出了本發(fā)明的優(yōu)選實施例的概況，和圖9示出了根據(jù)圖8中示出的配置的信號圖。
具體實施例方式
圖1以示意圖的形式示出了本發(fā)明的概況。比特流10從一個DUT，如集成電子電路，被跳變調(diào)整濾波器12接收。跳變幀信號16從測試處理器14被提供給所述跳變調(diào)整濾波器12。更具體地說，跳變幀信號16是被測試處理器14的數(shù)據(jù)源14a所驅(qū)動的。跳變幀信號16提供了用于消除所述接收到的信號的所述比特流10中的非確定性時鐘延遲的信息。根據(jù)所述跳變幀信號16比特流10在跳變調(diào)整濾波器12內(nèi)部被調(diào)整，產(chǎn)生一個與圖2中示出的預(yù)期比特流20對齊的調(diào)整比特流18。更具體地說，測試處理器14的接收通道14b將調(diào)整比特流18作為輸入信號與預(yù)計算的預(yù)期比特流20比較。數(shù)據(jù)源14a和/或接收通道14b可被實現(xiàn)成傳統(tǒng)的ATE通道，即一個驅(qū)動通道和/或一個接收通道。
預(yù)期比特流20依賴于提供給DUT的一個輸入信號。一般地，該輸入信號、預(yù)期比特流20和/或跳變幀信號16由電子器件的設(shè)計者或制造商提供，該電子器件的輸出信號必須使用用于調(diào)整跳變的發(fā)明方法而被評估?；蛘?，DUT的一個能訪問DUT內(nèi)部協(xié)議信息的仿真可生成用以創(chuàng)建該跳變幀信號的必要信息。
在一個優(yōu)選實施例中，調(diào)整比特流18的比特流10的評估在測試處理器14內(nèi)部被執(zhí)行。相應(yīng)地，預(yù)期比特流20一般存儲在測試處理器14內(nèi)部。
圖2示出了根據(jù)本發(fā)明的信號圖。在最上面的行中示出了預(yù)期比特流20。第一和第二比特段22、24被一個停頓分開。跳變幀信號16表示了每個比特段22、24中的第一和最后一個信號跳變之間的信息的有效性。如可從接收到的比特流10中看出的那樣，在接收到的比特流10中有一個非確定性和非恒定延遲。幀信號16被用來將接受到的比特流10調(diào)整成調(diào)整比特流18。在此調(diào)整之后，調(diào)整比特流18可被容易地與預(yù)期比特流20做比較。
圖3示出了一個根據(jù)本發(fā)明用于跳變調(diào)整的可能的設(shè)計概念。從DUT接收到的比特流被提供給第一延時元件26(D型觸發(fā)器)，該元件的輸出被提供給第一比特流FIFO28和異或(EXCLUSIVE-OR，EXOR)元件30，比特流10也被輸入到此EXOR元件。相應(yīng)地，如果比特流10內(nèi)部發(fā)生跳變，EXOR元件30的輸出只會是HIGH。
EXOR元件30的輸出被輸入到J/K型觸發(fā)器32，此觸發(fā)器的輸出作為用于DATA IN(數(shù)據(jù)輸入)的CLOCK ENABLE(時鐘允許)而被提供給第一FIFO28，也被作為用于DATA OUT(數(shù)據(jù)輸出)的CLOCK ENABLE而被提供給第二FIFO34。第二FIFO34從AND元件36接收一個輸入，該AND元件自身也被輸入了反相的跳變幀信號16和被第二延時元件38(D型觸發(fā)器)延時了的跳變幀信號16。相應(yīng)地，當(dāng)跳變幀信號是緊隨一個HIGH后的LOW時，連接到第二FIFO34的數(shù)據(jù)輸入端的AND元件36的輸出只會是HIGH。
另一方面，第二延時元件38的輸出被用作第二FIFO34和移位寄存器40的DATA IN的CLOCK ENBALE輸入。移位寄存器40的輸出被用作第一FIFO28的DATA OUT的CLOCK ENABLE。
相應(yīng)地，當(dāng)跳變幀信號16是HIGH時，第二FIFO34包含了給最后時鐘的比特值HIGH，且當(dāng)跳變幀信號16是HIGH時，該FIFO包含了給其他時鐘的比特值LOW。當(dāng)跳變幀信號16是LOW時，沒有記錄寫入。
第一FIFO28只包含了屬于跳變幀信號16的比特，從DUT的比特流10中的第一個跳變開始。當(dāng)跳變幀信號16是LOW時，前一個值就被重復(fù)，即到最近一個跳變的間距被展寬了。
圖4示出了圖3中的設(shè)計的信號圖。最上面的行中示出了預(yù)期比特流20，而其下則示出了跳變幀信號16。所述跳變幀信號16提供的信息通過增加新的事件類型WAIT W的比特而被嵌入到所述預(yù)期比特流20。如可被看到的那樣，接收到的比特流10沒有與預(yù)期比特流20對齊。根據(jù)本發(fā)明，接受到的比特流10被調(diào)整，產(chǎn)生了與預(yù)期比特流20對齊的調(diào)整比特流18，且因此使得可容易地與預(yù)期比特流20比較。
跳變幀信號16囊括了從事務(wù)23的第一個跳變到同一個事務(wù)23的最后跳變之間的時間，加上同一事務(wù)23中的非跳變拖后比特的數(shù)目和后續(xù)事務(wù)25的前導(dǎo)非跳變比特的數(shù)目，或者換句話說，從事務(wù)23的第一個跳變到同一事務(wù)23的最后一個比特再加上后續(xù)事務(wù)25的前導(dǎo)非跳變比特的時間。
圖5示出了根據(jù)本發(fā)明的一個優(yōu)選實施例的啟動抑制。比特流10被輸入到第一歷史移位寄存器42。第一歷史移位寄存器42的內(nèi)容被第一比較裝置44與啟動模式掩碼46做比較。第一比較裝置44的輸出被輸入到JK觸發(fā)器48，此觸發(fā)器的輸出與第一歷史移位寄存器42的輸出一起被輸入到第二AND元件50。在第二AND元件50的輸出端提供了一個輸出信號52，此信號中如在重起后的初始隨機比特被消除了。如在圖9左邊的部分所示，如后所述，輸出信號52保持在LOW，一直到啟動模式已被識別。從那一時刻起，比特流以不變的方式傳播到輸出端。
圖6示出了一種提供空置包抑制的設(shè)計。DUT的比特流10或根據(jù)圖5的啟動抑制設(shè)計的輸出信號52可用作第二歷史移位寄存器64的輸入。第二歷史移位寄存器64的內(nèi)容，以及一個空置模式掩碼68的內(nèi)容，被輸入到第二比較裝置66。第二比較裝置66的輸出被輸入到計數(shù)器70和D型觸發(fā)器72。另外，計數(shù)器70從一個長度存儲裝置74接收輸入，該長度存儲裝置提供空置包的長度。觸發(fā)器72的輸出被輸入到二進制元件76，此元件也接收計數(shù)器70和第二歷史移位寄存器64的輸出。二進制元件76的輸出作為空置包抑制輸出信號78而被提供，此信號被反饋給觸發(fā)器72。
圖7示出了根據(jù)圖6中示出的設(shè)計的信號圖?？梢钥闯觯敵鲂盘?2中的第一和第二空置段54、56期間的信號跳變被消除了，且只有有效的比特段或有效載荷58、60和62才被輸出信號52中的相應(yīng)信號跳變所表示。
圖8示出了本發(fā)明的優(yōu)選實施例的概況，其中從DUT接收到的信號10被輸入到跳變跟蹤單元80，此單元未在本申請中進一步公開且會接收過度采樣時鐘(over-sampling clock)82。跳變跟蹤單元80的輸出被輸入到圖5中示出的啟動抑制設(shè)計，提供了一個輸出信號52，此信號被輸入到圖6中示出的空置包抑制設(shè)計。結(jié)果空置包抑制輸出信號78最終被輸入到圖1中示出的跳變調(diào)整濾波器12。
圖9示出了根據(jù)圖8所示的配置的信號圖。從DUT接收到的比特流10包括初始隨機比特84和空置包86、88、90和有效的(有效載荷)比特段92、94、96。在根據(jù)圖5的啟動抑制設(shè)計的輸出信號52內(nèi)部，初始隨機比特84被消除了。在由根據(jù)圖6的空置包抑制單元輸出的空置包抑制輸出信號78中，相應(yīng)的空置包86、88、90被抑制了。輸出信號78中剩余的比特根據(jù)跳變幀信號16被調(diào)整，以產(chǎn)生與預(yù)期比特流20對齊的調(diào)整比特流18，且因此使得可容易地與預(yù)期比特流20做比較。
權(quán)利要求
1.一種用于調(diào)整信號的比特流中跳變的方法，該信號的比特流要通過與一個預(yù)置期望比特流(20)做比較來被評估，所述方法包括如下步驟用跳變調(diào)整濾波器(12)接收所述比特流(10)，向所述跳變調(diào)整濾波器(12)提供跳變幀信號(16)，所述跳變幀信號(16)提供用于消除所述接收到的信號的所述比特流(10)內(nèi)部的非確定性時鐘延遲的信息，根據(jù)所述跳變幀信號(16)調(diào)整所述接收到的信號的所述比特流(10)，得到與所述預(yù)期比特流(20)對齊的調(diào)整比特流(18)。
2.根據(jù)權(quán)利要求1的方法，其特征在于所述跳變幀信號(16)提供了有關(guān)非確定性延遲的可能時間位置的信息，和哪些比特為了信號評估的目的必須作為比特塊被保持連貫的信息。
3.根據(jù)權(quán)利要求1的方法，其特征在于由所述跳變幀信號(16)提供的所述信息可通過增加一個事件類型WAIT(W)而被嵌入到所述預(yù)期比特流(20)中，所述事件類型WAIT(W)說明了要等待下一個信號跳變，以通過與所述預(yù)期比特流(20)做比較而進行評估。
4.根據(jù)權(quán)利要求1的方法，其特征在于所述要被評估的信號的所述比特流(10)中的初始無效隨機比特(84)在所述信號被所述跳變調(diào)整濾波器(12)接收到之前被抑制。
5.根據(jù)權(quán)利要求1的方法，其特征在于所述要被評估的信號的所述比特流(10)中的空置比特包(86，88，90)在所述信號被所述跳變調(diào)整濾波器(12)接收到之前被抑制。
6.一種用于測試電子器件的方法，其中所述用于測試的方法包括根據(jù)權(quán)利要求1的所述用于調(diào)整跳變的方法，其特征在于所述要被評估的信號的所述比特流(10)是所述電子器件的輸出信號，所述輸出信號是對一個被提供給所述電子器件的預(yù)置輸入信號的響應(yīng)。
7.根據(jù)權(quán)利要求6的方法，其特征在于所述方法在所述電子器件中，和/或在所述電子器件的接口板中，和/或在所述電子器件外部的自動測試設(shè)備中被實現(xiàn)。
8.根據(jù)權(quán)利要求6的方法，其特征在于將所述調(diào)整比特流(18)與所述預(yù)置預(yù)期比特流(20)做比較，和作為所述比較的結(jié)果，自動決定所述電子器件是否滿足給定的規(guī)范。
9.一種用于調(diào)整要通過與預(yù)置預(yù)期比特流(20)做比較來被評估的信號的比特流(10)中的跳變的系統(tǒng)，包括用于提供跳變幀信號(16)的跳變幀信號(16)提供單元(14)，所述跳變幀信號(16)提供了用于消除所述接收到的信號的所述比特流(10)內(nèi)部的非確定性延遲的信息；接收所述要被評估的信號的所述比特流(10)的跳變調(diào)整濾波器(12)，所述跳變調(diào)整濾波器(12)還接收所述跳變幀信號(16)，且所述跳變調(diào)整濾波器(12)根據(jù)所述跳變幀信號(16)調(diào)整所述接收到的信號的所述比特流(10)，得到與所述預(yù)期比特流(20)對齊的調(diào)整比特流(18)。
10.根據(jù)權(quán)利要求9的系統(tǒng)，其特征在于用于通過與所述預(yù)期比特流(20)做比較來評估所述調(diào)整比特流(18)的評估單元也包括所述跳變幀提供單元(14)。
全文摘要
本發(fā)明涉及一種用于調(diào)整要通過與預(yù)置預(yù)期比特流(10)做比較來被評估的信號的比特流(10)中的跳變的方法，包括如下步驟用跳變調(diào)整濾波器(12)接收所述比特流(10)信號，向所述跳變調(diào)整濾波器(12)提供跳變幀信號(16)，所述跳變幀信號(16)提供了用于消除所述接收到的信號的所述比特流(10)內(nèi)部的非確定性時鐘延遲的信息，和根據(jù)所述跳變幀信號(16)調(diào)整所述接收到的信號的所述比特流(10)，生成與所述預(yù)期比特流(20)對齊的調(diào)整比特流(18)。
文檔編號G01R31/3193GK1485624SQ0314959
公開日2004年3月31日 申請日期2003年7月17日 優(yōu)先權(quán)日2002年9月24日
發(fā)明者里瓦爾·約亨, 里瓦爾 約亨 申請人:安捷倫科技有限公司