專利名稱：傳感器動態非線性實時校正系統的制作方法
技術領域：
本發明涉及傳感器，特別是一種以數字信號處理器(DSP)為核心的傳感器動態非線性實時校正系統。
背景技術：
隨著生產和科技的發展，人們愈來愈多地要求測量動態非電量。因此，傳感器動態特性的研究引起了人們的重視，并在傳感器動態校正(補償)方面取得了較大的進展。其中，合肥工業大學徐科軍等研制了一種以數字信號處理器(DSP)為核心，具有動態解耦-補償功能的多維力傳感器的實時動態校正系統(申報中國發明專利，申請日1999.6.4，申請號99108264.8，2003.3.14.發出授權通知書，“多維力傳感器的實時動態校正系統”)。但是，人們基本上是把傳感器作為線性系統，采用線性方法對其進行動態校正。當傳感器動態特性中存在非線性時，線性的校正方法就不起作用，或效果較差。為此，人們研究動態非線性校正方法。國外學者Antonio Pardo等提出基于神經元網絡的非線性逆動態系統，去解決氣敏傳感器系統的動態非線性問題(IEEE Trans.on IM，1998，Vol.47，No.3，pp.644-651，“Nonlinear inverse dynamic models of gas sensing system basedon chemical sensor arrays for quantitative measurements”)。國內合肥工業大學徐科軍等人提出用神經元網絡方法校正傳感器的動態非線性特性(第三屆全球華人智能控制智能自動化大會論文集，2000，pp.1501-1504，合肥中國科學技術大學出版社，“傳感器動態非線性補償的研究”)。
國內外在傳感器動態非線性特性校正方面存在以下問題(1)國外學者提出的基于神經元網絡的動態非線性校正方法，實時性很差。因為采用的是BP神經元網絡，計算量大，只能適用于響應速度很慢的傳感器，而且對傳感器的輸入信號有要求，從而使這種方法應用范圍很局限。
(2)國內提出的基于函數連接型神經元網絡的動態非線性校正方法，只能應用于特定形式或特定幅值的輸入信號。由于非線性系統不滿足齊次性和疊加性，這種方法不適用于不同幅值和不同形式的動態響應，應用范圍也很局限。
發明內容
本發明的目的是提供以DSP為核心、具有實時動態非線性校正功能的傳感器信號處理系統。本發明可以對傳感器的1路或多路輸出信號進行采樣，再進行動態非線性校正，同時解決傳感器中存在的動態響應速度慢和非線性的問題。
本發明為了實現發明目的，采用了如下的技術方案。該系統由模擬輸入通道、DSP(例如，AD公司的DSP芯片ADSP2189M)、模擬輸出通道、邏輯控制電路、閃速存儲器(FLASH)、串行接口電路以及相應的軟件組成。模擬輸入通道由1個或多個(例如，2個)采樣/保持器(S/H)、1個模擬多路開關(MUX)、1個放大器(AMP)和模/數轉換器(A/D)組成。輸出通道由多個數/模轉換器(D/A)和多個濾波器組成。邏輯控制電路主要由譯碼器組成。本發明以ADSP2189M EZ-KIT LITE(AD公司為ADSP2189M設計的最小系統，其中包括ADSP2189M芯片、FLASH、串行接口電路等)為核心，采用動態非線性校正算法，實時處理傳感器的動態響應信號，既消除傳感器的非線性，又提高傳感器動態響應的快速性。
傳感器的2路輸出信號與本發明系統的2個采樣/保持(S/H)的輸入端相連。ADSP2189M根據采樣頻率控制S/H進行采樣或保持。多路開關(MUX)對2路信號輪流切換，經放大電路(AMP)放大后，送模擬/數字轉換器(A/D)處理。AMP為A/D提供最佳的輸入量程。A/D的狀態線BUSY腳與ADSP2189M的可編程輸入、輸出口(PF口)相連，ADSP2189M通過查詢BUSY腳的狀態來決定讀數的時間。當ADSP2189M采進同一時刻的2路信號后，進行動態非線性校正，其結果由2個數字/模擬轉換器(D/A)同時輸出，濾波電路用來去除D/A轉換后的毛刺。邏輯控制電路在ADSP2189M的程序控制下，決定A/D和D/A的片選狀態。本發明是以校正傳感器2路動態非線性響應為例，其方法和方案對校正傳感器1路和3路或3路以上的動態非線性響應同樣適用。
本發明的優點在于對一些具有動態非線性特性的傳感器可以分解為一個動態線性環節和靜態非線性環節。基于這種分解，傳感器的動態非線性模型可以由一個靜態非線性環節串接一個動態線性環節來表示，稱其為Hammerstein模型；或者由一個動態線性環節串接一個靜態非線性環節來表示，稱其為Wiener模型。即傳感器的動態非線性可以由Hammerstein模型或者Wiener模型來描述。當傳感器的動態非線性特性用Hammersein模型描述時，動態非線性校正的順序是先進行動態線性補償，再進行靜態非線性校正。當傳感器的動態非線性特性用Wiener模型描述時，動態非線性校正的順序是先進行靜態非線性校正，再進行動態線性補償。這樣可以克服以往動態非線性校正方法的局限，可以對不同形式和不同幅度的動態非線性響應進行校正，并保證其處理的實時性。
圖1是本發明系統的硬件框圖，系統由ADSP2189M EZ-KIT LITE(或ADSP2189M、FLASH、串行接口電路等)、模擬輸入通道、模擬輸出通道和邏輯控制電路組成。
圖2是本發明系統的采樣/保持器的電路圖。
圖3是本發明的模擬多路開關的電路圖。
圖4是本發明的放大器的電路圖。
圖5是本發明的模/數轉換器的電路圖。
圖6是本發明的電平轉換器件的電路圖。
圖7是本發明的譯碼器的電路圖。
圖8是本發明的數/模轉換器的電路圖。
圖9是本發明的濾波器的電路圖。
圖10是本發明的系統軟件總體流程圖。
圖11是本發明的數據采集流程圖。
圖12是本發明的動態線性補償流程圖。
圖13是本發明的靜態非線性校正流程圖。
圖14是通道1的動態非線性響應。
圖15是通道2的動態非線性響應。
圖16是通道1的校正結果，其中，曲線1為通道1動態非線性響應，曲線2為通道1的校正結果。
圖17是通道2的校正結果，其中，曲線1為通道2動態非線性響應，曲線2為通道2的校正結果。
具體實施例方式
下面結合附圖和實例對本發明做詳細說明。
傳感器的2路輸出信號連到本發明系統的2個S/H的輸入端，如圖2所示。LF398N的第2腳上接24k電阻和1k電位器組成直流調零電路。第6腳與第7腳之間接1個1000pF的保持電容。第8腳為采樣/保持控制信號端，應該直接與ADSP2189M的可編程輸入、輸出口PF0相連。但是，由于ADSP2189M的IO口高電平為3.3V，而LF398N的采樣高電平為5V。為了使采樣/保持器能夠穩定正常工作，PF0要經過74FCT164245電平轉換，將高電平由3.3V提升到5V，變成cPF0。由ADSP2189M控制采樣/保持狀態，高電平采樣，低電平保持。
2路S/H的輸出端與MUX的輸入端相連，如圖3所示。CD4051BE是應用廣泛的八選一多路選通芯片，在VDD、VSS和VEE分別接+5V、地和-5V時，允許輸入信號的范圍為-5V-+5V；多路信號的選通由A、B、C確定。本發明系統只用到2路，故只需要由A連接作為控制信號，B和C接地。A由PF2控制。由于CD4051邏輯高電平不低于3.5V，而ADSP2189M外接控制端口的高電平不超過3.3V，所以，ADSP2189M的PF2要由74FCT164245電平轉換后，變成cPF2才能與A相連。
通過多路開關的模擬信號要經過放大，放大器的電路如圖4所示。因為模擬信號的幅度在-5V-+5V之間，而選用的A/D轉換器ADS7810P的輸入范圍為-10V-+10V，為了實現滿量程轉換以保證轉換精度，需要外加放大器；同時，由于ADS7810P的輸入阻抗較小，一般為3.1KΩ，放大器還可以起到阻抗匹配的作用。選用運算放大器LF351P，其帶寬為4MHz，建立時間為2μs，誤差僅為0.01％，輸入阻抗1012Ω，這些性能指標足以滿足硬件設計的要求。
經過放大的模擬信號送到A/D。為了滿足實時動態校正的要求，選用ADS7810P。它是12位分辨率的A/D，轉換速率1.25μs，供電電源±5V，有內部參考電壓，模擬電壓的輸入范圍是±10V，信號轉換后并行輸出12位二進制補碼。ADS7810P的電路圖如圖5所示。ADS7810P的CS與3-8譯碼器的Y0相連，R/C與ADSP2189M的PF3相連。PF3只需要作為輸出控制，高電平為3.3V，而ADSP2189M的邏輯控制高電平不低于2.4V即可，故PF3不需要通過74FCT164245的電平轉換。當CS有效，R/C維持低電平至少40ns將會啟動轉換。A/D轉換開始后BUSY就由高電平變為低電平，經過1.25μs，轉換結束，輸出寄存器數據更新，BUSY重新變為高電平。在BUSY保持低電平的時候，其他所有的轉換都將無效。通過查詢BUSY管腳的狀態可以確定轉換是否結束，確定是否接收轉換后的數據。
選用DSP作為傳感器動態非線性實時校正系統的核心。DSP體積小，運算速度快，指令周期是ns級的，且為并行處理方式，一條指令就可以完成一次乘法操作或移位運算，還有多功能指令，完全可以滿足傳感器動態非線性實時校正的速度要求。具體選用ADSP2189M芯片，它是16位的定點DSP，在外部37.5M赫茲晶振激勵下，指令周期為13.3ns，一般來說這是相當快的指令執行速度了。芯片內部核心供電電壓2.5V，其外部接口可以工作在2.5V或者3.3V。其內部含有算術邏輯單元(ALU)、乘法累加單元(MAC)、移位器(SR)，還有兩個串口、一個定時器、兩組數據地址產生器、DMA口(BDMA和IDMA)以及32K字的24位的程序存儲器和48K字的16位數據存儲器。當然，也可以采用其它系列的DSP。
ADSP2189M工作電壓是2.5V，其IO口的電平可以配置在2.5V或者3.3V，不能承受高于3.6V電平的輸入。系統中A/D的數據總線的高電平在5V左右，另外還有部分芯片的控制管腳，如PF0、PF2和FI等，這些控制管腳有效高電平也都在5V左右，因此3.3V的IO口不能滿足系統正常工作的要求，需要加一個電平轉換的芯片，實現電平的轉換，同時對數據總線也起隔離作用。采用74FCT164245，其電路圖如圖6所示。74FCT164245是1個16位的3.3V到5V電平轉換器件，由3.3V和5V雙電源供電，A端與3.3V的總線相連，B端與5V的總線相連，1DIR和2DIR控制導通方向，1OE和2OE決定芯片處于導通狀態還是高阻狀態。ADSP2189M的數據總線的高12位與74FCT164245的B端連接，對應A端與A/D和D/A的數據總線相連接。1DIR和2DIR與DSP的PF7相連，因為74FCT164245的有效高電平只要不低于2V即可，那么對于高電平3.3V的PF7來說，完全可以滿足正常工作的電平要求。而標志輸入FI及可編程標志PF0和PF2也要作相應的電平轉換。
用3-8譯碼器DM74LS138N來控制A/D和D/A的片選。因為系統中有1個A/D和2個D/A，故需要3個邏輯控制端。譯碼器的電路圖如圖7所示。地址端口A、B、C分別連接DSP的A0、A1和A2，E1接在DSP的IOMS上，E2接地，E3接電源+5V。輸出端Y0接在A/D的CS片選端，Y1和Y2分別接在2路D/A的CS片選端。當DSP地址發生器通過地址線尋址時，IOMS同時有效，配置DSP內部的控制寄存器DM_Wait_Reg使得IOMS有效時間不少于40ns，譯碼器就根據A0、A1和A2的值決定控制邏輯輸出。例如A0、A1和A2同時為低電平時，Y0輸出低電平并一直保持，確保A/D的選中。
本發明系統中設計的模擬輸出通道是為了觀察和驗證傳感器動態非線性實時校正的效果。由于有2路輸出，所以，在模擬輸出通道中使用2片D/A。選用12位的D/A芯片MAX507ACNG。它是偏移二進制碼數字輸入，輸出為電壓信號，并且輸出電壓和參考電壓有著相同的極性。數據寫入時間100ns，輸出建立時間5μs，滿量程輸出電壓誤差±0.2％FSR。采用-15V和+15V雙電源供電，輸出電壓范圍-5V-+5V，采用2片MAX507ACNG芯片。MAX507ACNG的電路圖如圖8所示。MAX507ACNG內部有兩個緩沖邏輯輸入INPUT LATCH和DACLATCH，由外部邏輯輸入信號控制。CS和WR控制INPUT LATCH，LDAC控制DAC LATCH。兩個CS分別與3-8譯碼器的Y1和Y2相連，WR與DSP的WR相連。兩個LDAC分別與DSP的PF1和PF5相連。PF1和PF5不需要通過74FCT164245進行電平轉換，是因為這MAX507ACNG的輸入有效高電平大于2.4V即可。當CS和WR同處于低電平時，INPUT LATCH隨數據總線上的數據而變化，LDAC低電平時DAC LATCH隨INPUT LATCH的數據而變化。在CS有效低時，WR的上升沿使得數據總線的數據鎖存到INPUT LATCH，CS和WR保持在有效低電平的時間不小于100ns。當CS和WR變為高電平后，LDAC要保持低電平不小于100ns，LDAC的上升沿使得INPUT LATCH的數據鎖存到DACLATCH，并開始進行轉換。
D/A的輸出常摻雜高頻噪聲，形成毛刺。為消除毛刺要進行濾波，設計無源阻容濾波器對D/A轉換的輸出進行濾波，如圖9所示。取R＝100Ω，C＝0.1μF，設計的濾波器的截止頻率為f0=12πRC=12π×100×0.1×10-6≈8k......(1)]]>通過濾波可以消除信號傳輸通道內頻率高于8K的噪聲，但是對信號也有輕微的衰減。
系統軟件總體流程圖如圖10所示，動態非線性實時校正主要包括數據采集、數字信號處理和模擬信號輸出三個部分組成。數據采集部分的采樣頻率由定時器控制，采樣頻率的設置要滿足采樣定理。DSP的數字信號處理實時完成動態非線性校正，并將校正結果通過D/A輸出，通過示波器察看校正的效果。
為了驗證動態非線性實時校正系統的正確性，用磁帶機輸出已經采集的傳感器動態非線性響應信號，本發明系統每采集一個點就實時處理一個點，隨后由D/A輸出。
信號采集部分的程序流程如圖11所示。硬件設計了2路信號的采集，軟件部分也針對2路信號進行處理。在一個采樣周期內，控制采樣/保持器首先處于采樣狀態，跟蹤外接信號的變化，經過捕獲時間延時以確保準確跟蹤，然后通過控制保持；接下來分別選通2路采集的信號并分別進行A/D轉換，轉換的數據送給DSP處理，隨后采樣/保持器重新準備進入下一個采樣周期。
當傳感器的動態非線性特性是基于Hammerstein模型時，先對采集的數據進行動態線性動態補償，其流程如圖12所示。動態線性補償的本質就是求解1個二階差分方程，其表達式為y(k)＝-a1y(k-1)-a2y(k-2)+b1x(k)+b2x(k-1)+b3x(k-2)(2)動態線性補償后的結果放在AX0寄存器，作為下一步靜態非線性校正的輸入。
再進行靜態非線性校正，其程序流程如圖13所示。靜態非線性校正采用采用二分法查表。二分法是一種高效率的數據搜索方法，數據點數一般為2的高次冪。對于一個1024點的表格，對這個表格中某個數據進行搜索，最大的搜索次數為10次(210＝1024)。系統在復位時導入內存兩個表格，表格一存放源數據，表格二存放目標數據。從表格一里找出動態線性補償后存放在AX0里的結果對應在此表格里的位置，并從表格二的相應位置找出對應的數據，也就是靜態校正結果，一次查表結束。子程序以AX0輸入，返回結果存放在AX1中。
構造的動態非線性信號是基于Hammerstein模型的，靜態非線性環節表達式x＝u+0.5u2(u＞0)，x＝u-0.5u2(u＜0)，二階動態線性環節的阻尼比ξ＝0.025，無阻尼震蕩頻率ωn＝200(rad/s)。通道1的輸出是一正向階躍輸入信號產生的動態非線性響應，通道2的輸出是一負向階躍信號的動態非線性響應，分別如圖14和圖15所示。
對通道1和通道2產生的信號進行動態非線性補償，結果如圖16和圖17所示。從動態非線性補償的輸出可見，補償使得信號迅速的衰減并趨于穩定。
產生的動態非線性信號衰減震蕩，到達并保持在終值的±5％范圍內的調節時間ts=3.5ξωn=3.50.025×200=700ms;]]>而經過動態非線性校正后，對響應的數值分析可知，達到并保持在終態的±5％范圍內的時間為15.4ms，與ts相比，經過動態非線性校正后，響應速度大大加快。
當傳感器的動態非線性特性是基于Wiener模型時，對采集的數據先進行靜態非線性校正，再進行動態線性補償。
權利要求
1.一種傳感器動態非線性實時校正系統，由多個采樣/保持器(S/H)、1個模擬多路開關(MUX)、1個放大器(AMP)和模/數轉換器(A/D)、1個數字信號處理器(DSP)、1個邏輯控制電路、多個數/模轉換器(D/A)和濾波器、1片閃速存儲器(FLASH)、串行接口電路以及相應的軟件組成；所說的傳感器的多個輸出信號與多個S/H的輸入端相連；所說的DSP根據采樣頻率控制S/H進行采樣或保持；所說的MUX對多路信號輪流切換，經AMP放大后，送A/D處理；所說的AMP為A/D提供最佳的輸入量程；所說的A/D的狀態線BUSY腳與DSP的可編程輸入、輸出口相連，DSP通過查詢BUSY腳的狀態來決定讀數的時間；當DSP采進同一時刻的多路信號后，進行動態非線性校正，既消除傳感器的非線性，又提高傳感器動態響應的快速性；其結果由多個D/A同時輸出，濾波電路用來去除D/A轉換后的毛刺；邏輯控制電路在DSP的程序控制下，決定A/D和D/A的片選狀態；其特征在于DSP芯片及邏輯控制電路部分和系統中的其它部分相連，構成對傳感器多路動態非線性響應信號進行實時校正的系統。
2.根據權利要求1所述的一種傳感器動態非線性實時校正系統，其特征在于當傳感器的動態非線性特性用Hammersein模型描述時，動態非線性校正的順序是先進行動態線性補償，再進行靜態非線性校正。
3.根據權利要求1所述的一種傳感器動態非線性實時校正系統，其特征在于當傳感器的動態非線性特性用Wiener模型描述時，動態非線性校正的順序是先進行靜態非線性校正，再進行動態線性補償。
4.根據權利要求1所述的一種傳感器動態非線性實時校正系統，其特征在于由多個S/H、1個MUX、1個AMP和A/D組成模擬輸入通道，對傳感器的多路輸出信號進行采樣，變成數字量，輸入DSP處理。
5.根據權利要求1所述的一種傳感器動態非線性實時校正系統，其特征在于由多個D/A和多個濾波器組成輸出通道，以便觀察和驗證動態非線性實時校正系統的效果。
6.根據權利要求1所述的一種傳感器動態非線性實時校正系統，其特征在于DSP做為系統核心控制系統其他部分協調工作。
7.根據權利要求1所述的一種傳感器動態非線性實時校正系統，其特征在于串行接口電路可以與個人計算機通訊，方便對動態非線性實時校正系統的調試。
全文摘要
一種以數字信號處理器(DSP)為核心，具有動態非線性實時校正功能的傳感器信號處理系統。由DSP、模擬輸入通道、模擬輸出通道、邏輯控制電路、FLASH、串行接口電路以及相應的軟件組成。它可以對傳感器的動態非線性響應信號進行實時校正。當傳感器的動態非線性特性用Hammersein模型描述時，動態非線性校正的順序是先進行動態線性補償，再進行靜態非線性校正。當傳感器的動態非線性特性用Wiener模型描述時，動態非線性校正的順序是先進行靜態非線性校正，再進行動態線性補償。這樣可以克服以往動態非線性校正方法的局限，可以對不同形式和不同幅度的動態非線性響應進行校正，并保證其處理的實時性。
文檔編號G01D18/00GK1470850SQ03142630
公開日2004年1月28日 申請日期2003年6月10日 優先權日2003年6月10日
發明者徐科軍, 賈林 申請人:合肥工業大學