專利名稱：一種合成孔徑雷達實時成像處理器距離壓縮處理電路的制作方法
技術領域：
本發明涉及遙感技術，特別是一種合成孔徑雷達(SAR)的遙感信息處理技術。
背景技術：
合成孔徑雷達(SAR)是一種先進的遙感手段，它可以全天候、全天時的實現對地觀測，得到觀測區域的高分辨率圖像，在國民經濟和軍事領域都有廣泛的用途。合成孔徑雷達(SAR)實時成像處理器可以在雷達工作的同時，實時地完成合成孔徑雷達(SAR)圖像的生成，大大提高了合成孔徑雷達(SAR)工作的效率和可靠性。在合成孔徑雷達(SAR)圖像實時生成中，距離壓縮處理是不可缺少的一個步驟，由于其運算量大，運算速度要求高，通常的處理電路很難滿足實時性要求。
發明內容
本發明的目的是提供一種距離壓縮處理電路，其運算量大，運算速度高，能夠滿足合成孔徑雷達(SAR)圖像實時生成中的實時性要求。
為達到上述目的，本發明的技術解決方案是提供一種合成孔徑雷達實時成像處理器距離壓縮處理電路，有CPU、外部存儲器接口、外部存儲器、先入先出存儲器、控制電路和時鐘驅動電路組成，其包括兩片CPU及外圍電路；每一片CPU都可以通過外部存儲器接口A外接先入先出存儲器，及通過外部存儲器接口B外接外部存儲器；兩先入先出存儲器的另一端并聯，共接于輸入數據線；兩CPU的另一外部存儲器接口A接有輸出接口，輸出接口的另一端并聯，且共接于輸出數據線；兩CPU的主機接口與ISA總線相連；每一片CPU都接有時鐘驅動電路。
所述的距離壓縮處理電路，其所述CPU是采用的TMS320C6415芯片。
所述的距離壓縮處理電路，其所述兩片CPU是同時并行處理，采用乒乓式結構，將數據分別輸入CPU進行運算處理，即交替處理輸入的數據。
所述的距離壓縮處理電路，其所述控制電路是使用可編程邏輯器件(EPLD)等芯片做成的控制電路，其完成總線和兩片CPU之間通信以及輸入輸出數據的控制。
所述的距離壓縮處理電路，其所述外部存儲器為同步動態存儲器(SDRAM)。
所述的距離壓縮處理電路，其所述的同步動態存儲器為4Mbytes(64Mbit)同步動態存儲器(SDRAM)。
所述的距離壓縮處理電路，其所述的時鐘驅動電路，通過CPU內部鎖相環倍頻電路，使CPU可靠地工作于一工作頻率上。
所述的距離壓縮處理電路，其所述的工作頻率為500MHz，CPU單片處理速度為4000MIPS，兩片CPU同時工作時為8000MIPS。
所述的距離壓縮處理電路，其所述的每一路CPU的輸入數據先通過先入先出存儲器(FIFO)緩存后，經由外部存儲器接口A，把數據讀入內部存儲器，然后開始距離壓縮處理。
所述的距離壓縮處理電路，其所述的數據讀入，是以DMA方式把數據讀入內部存儲器。
所述的距離壓縮處理電路，其CPU內部的距離壓縮處理過程如下a、雷達回波信號通過匹配濾波器，采用數字脈沖壓縮方法輸入；b、將輸入數據經快速傅立葉變換(FFT)變換到頻域；c、在頻域與計算好的距離向參考函數做乘法運算；d、運算結果再通過逆變換(IFFT)輸出；e、完成距離壓縮處理過程。
所述的距離壓縮處理電路，其所述的兩CPU的主機接口與ISA總線相連，可以用計算機進行控制和數據交換，實現距離壓縮程序的下載和距離壓縮參數的在線修改。
本發明采用TI公司的最新高速DSP芯片TMS320C6415為核心處理器件，通過合理的外圍電路設計、輸入輸出接口設計以及高效率的軟件編程，成功地實現了合成孔徑雷達(SAR)實時成像處理器的距離壓縮處理電路。
圖1本發明電路框圖；圖2本發明距離壓縮處理步驟示意圖。
具體實施例方式
本電路采用了兩片TMS320C6415并行工作的方式，以提高運算的吞吐率。其中每一片TMS320C6415都可以通過外部存儲器接口B(EMIFB)外接4Mbytes(64Mbit)同步動態存儲器(SDRAM)，從而擴大數據存儲容量，使用可編程邏輯器件(EPLD)等芯片作為控制電路，完成了總線和兩片C6415之間通信以及輸入輸出數據的控制，另外還配置TMS320C6415的時鐘驅動電路，通過TMS320C6415內部鎖相環倍頻電路，使其可靠地工作于500MHz工作頻率上，TMS320C6415單片處理速度為4000MIPS，兩片同時工作時為8000MIPS。電路實現框圖如圖1所示。
外部輸入數據是以雷達脈沖重復頻率(PRF)按距離線逐條輸入的，其中每一條距離線有4096點數據，由于兩個CPU需要同時并行處理，因此采用乒乓式結構，將數據分別輸入CPU進行運算處理，即交替處理輸入的數據。
每一路CPU的輸入數據通過先入先出存儲器(FIFO)緩存后，接在TMS320C6415的外部存儲器接口A(EMIFA)上，TMS320C6415通過DMA方式把數據讀入內部存儲器，然后開始距離壓縮處理。
TMS320C6415把壓縮結果也通過其外部存儲器接口A(EMIFA)，采用DMA方式輸出。
兩片TMS320C6415的主機接口(HPI)掛在普通的ISA總線上，可以用通用的計算機進行控制和數據交換，實現距離壓縮程序的下載和距離壓縮參數的在線修改。
TMS320C6415內部的距離壓縮處理過程如圖2所示距離壓縮處理實際上就是雷達回波信號通過匹配濾波器得到窄脈沖信號的過程，現在采用數字脈沖壓縮方法來實現，利用快速傅立葉變換(FFT)在頻域進行處理，將輸入數據經FFT變換到頻域，在頻域與計算好的距離向參考函數做乘法運算，運算結果再通過逆變換(IFFT)輸出，完成距離壓縮處理過程。
權利要求
1.一種合成孔徑雷達實時成像處理器距離壓縮處理電路，有CPU、外部存儲器接口、外部存儲器、先入先出存儲器、控制電路和時鐘驅動電路組成，其特征在于，包括兩片CPU，兩CPU及外圍接口的控制電路；每一片CPU都可以通過外部存儲器接口A外接先入先出存儲器，及通過外部存儲器接口B外接外部存儲器；兩先入先出存儲器的另一端并聯，共接于輸入數據線；兩CPU的另一外部存儲器接口A接有輸出接口，輸出接口的另一端并聯，且共接于輸出數據線，交替輸出數據；兩CPU的主機接口與ISA總線相連；每一片CPU都接有時鐘驅動電路。
2.如權利要求1所述的距離壓縮處理電路，其特征在于，所述CPU是采用的TMS320C6415芯片。
3.如權利要求1或2所述的距離壓縮處理電路，其特征在于，所述兩片CPU是同時并行處理，采用乒乓式結構，將數據分別輸入CPU進行運算處理，即交替處理輸入的數據。
4.如權利要求1所述的距離壓縮處理電路，其特征在于，所述控制電路是使用可編程邏輯器件(EPLD)等芯片做成的控制電路，其完成ISA總線和兩片CPU之間通信以及輸入輸出數據的控制。
5.如權利要求1所述的距離壓縮處理電路，其特征在于，所述外部存儲器為同步動態存儲器(SDRAM)。
6.如權利要求5所述的距離壓縮處理電路，其特征在于，所述的同步動態存儲器為4Mbytes(64Mbit)同步動態存儲器(SDRAM)。
7.如權利要求1所述的距離壓縮處理電路，其特征在于，所述的時鐘驅動電路，通過CPU內部鎖相環倍頻電路，使CPU可靠地工作于一工作頻率上。
8.如權利要求1或7所述的距離壓縮處理電路，其特征在于，所述的工作頻率為500MHz，CPU單片處理速度為4000MIPS，兩片CPU同時工作時為8000MIPS。
9.如權利要求1所述的距離壓縮處理電路，其特征在于，所述的每一路CPU的輸入數據先通過先入先出存儲器(FIFO)緩存后，經由外部存儲器接口A，把數據讀入內部存儲器，然后開始距離壓縮處理。
10.如權利要求9所述的距離壓縮處理電路，其特征在于，所述的數據讀入，是以DMA方式把數據讀入內部存儲器。
11.如權利要求1所述的距離壓縮處理電路，其特征在于，CPU內部的距離壓縮處理過程如下a、雷達回波信號通過匹配濾波器，采用數字脈沖壓縮方法輸入；b、將輸入數據經快速傅立葉變換(FFT)變換到頻域；c、在頻域與計算好的距離向參考函數做乘法運算；d、運算結果再通過逆變換(IFFT)輸出；e、完成距離壓縮處理過程。
12.如權利要求1所述的距離壓縮處理電路，其特征在于，所述的兩CPU的主機接口與ISA總線相連，可以用計算機進行控制和數據交換，實現距離壓縮程序的下載和距離壓縮參數的在線修改。
全文摘要
本發明涉及遙感技術，特別是一種合成孔徑雷達(SAR)的遙感信息處理技術。本發明包括兩片CPU，兩CPU及外圍接口的控制電路；每一片CPU都可以通過外部存儲器接口A外接先入先出存儲器，及通過外部存儲器接口B外接外部動態存儲器；兩先入先出存儲器的另一端并聯，共接于輸入數據線；兩CPU的另一外部存儲器接口A接有輸出接口，輸出接口的另一端并聯，且共接于輸出數據線，交替輸出數據；兩CPU的主機接口與ISA總線相連；每一片CPU都接有時鐘驅動電路。本發明成功地實現了合成孔徑雷達(SAR)實時成像處理器的距離壓縮處理。
文檔編號G01S13/00GK1534309SQ0310844
公開日2004年10月6日 申請日期2003年3月31日 優先權日2003年3月31日
發明者禹衛東, 吳淑梅 申請人:中國科學院電子學研究所