斜槽刻蝕方法
【技術領域】
[0001]本發明涉及微電子技術領域，特別涉及一種斜槽刻蝕方法。
【背景技術】
[0002]隨著MEMS器件和MEMS系統被越來越廣泛地應用于汽車和消費電子領域，以及TSV通孔刻蝕(Through Silicon Etch)技術在未來封裝領域的廣闊前景，干法等離子體深娃刻蝕工藝逐漸成為MEMS加工領域及TSV技術中最炙手可熱的工藝之一。硅槽的刻蝕工藝是一種常見的刻蝕工藝，基于不同的應用，對硅槽形貌的要求也不同。例如，在封裝領域中，通常需要獲得側壁傾斜的硅槽形貌，以滿足后續的其他工藝需求。通常，為了便于后道的PVD填充，一般要求硅槽側壁的傾斜角度在56°左右，同時對硅槽側壁的平直度也有一定要求，以保證器件的性能和穩定。
[0003]現有的斜槽刻蝕方法是采用SF6、C4F8和O 2的混合氣體作為刻蝕氣體在硅片上單步刻蝕斜槽。其主要特點為:上電極電源和下電極電源均采用頻率為13.56MHZ的高頻射頻源，且在腔室壓強較低的條件下，通過采用較大的SFjP O2的流量比以及較小的偏壓功率，實現斜槽的刻蝕形貌。典型的工藝參數為:腔室壓強為50mT ;SF6的氣流量為500SCCm ；C4F8的氣流量為10sccm ;02的氣流量為30sccm ;激勵功率為2500W ;偏壓功率為10W。圖1為采用現有的斜槽刻蝕方法獲得的斜槽的電鏡掃描圖。由圖1可知，上述斜槽刻蝕方法在實際應用中存在以下缺陷:
[0004]其一，由于現有的斜槽刻蝕方法采用較大的SF#P O2的流量比，即，SF6的流量相對較大，而02的流量相對較小，導致SF 6所起到的各向同性刻蝕作用較強，而O 2所起到的側壁保護作用較弱，從而造成獲得的斜槽的側壁不夠平直。
[0005]其二，由于現有的斜槽刻蝕方法采用較低的腔室壓強，導致氣體的離化率較低、F離子的濃度較低，從而造成刻蝕速率較低，只有9ym/min。另外，由于C4F8的大量加入，這增強了其所起到的沉積作用，進一步降低了刻蝕速率。
[0006]其三，由于C4F8的大量加入，由其產生的CF基團自掩膜效應會使得斜孔側壁粗糙。同時，較高的離子轟擊能量也會使得斜孔側壁粗糙。
【發明內容】
[0007]本發明旨在至少解決現有技術中存在的技術問題之一，提出了一種斜槽刻蝕方法，其不僅可以使獲得的斜槽的側壁光滑平直，而且還可以提高刻蝕速率，從而既滿足了對斜槽的刻蝕形貌的要求，又提高了工藝效率。
[0008]為實現本發明的目的而提供一種斜槽刻蝕方法，包括以下步驟:
[0009]向反應腔室內通入SF6、02和C 4FS作為刻蝕氣體，并開啟上電極電源和下電極電源，以在硅片的待刻蝕表面上刻蝕斜槽；其中，
[0010]所述下電極電源為低頻電源；所述下電極電源的下電極功率、所述反應腔室的腔室壓強以及所述SF6、02和C4F8的流量的設置方式為:提高所述下電極功率、腔室壓強和O2的流量，同時降低所述SF#P C4F8的流量，以使得所述斜槽的側壁平直，同時提高刻蝕速率。
[0011]優選的，所述低頻電源的射頻頻率范圍在350?450KHz，所述低頻電源的脈沖頻率的取值范圍在500?1500Hz。
[0012]優選的，所述低頻電源的射頻頻率為430KHz，所述低頻電源的脈沖頻率為100Hz，所述低頻電源的占空比為30 %。
[0013]優選的，所述下電極功率的取值范圍在20?40W。
[0014]優選的，所述下電極功率為30W。
[0015]優選的，所述腔室壓強的取值范圍在100?200mT，所述O2的流量的取值范圍在100?200sccm，所述C4F8的流量的取值范圍在10?50sccm，所述SF 6的流量的取值范圍在300 ?400sccmo
[0016]優選的，所述腔室壓強的取值范圍在120?150mT，所述02的流量為150sccm，所述C4F8的流量為30sccm，所述SF 6的流量為300sccm。
[0017]優選的，所述斜槽刻蝕方法所采用的冷卻器溫度為20?40°C。
[0018]優選的，所述斜槽刻蝕方法所采用的冷卻器溫度為20°C。
[0019]優選的，所述上電極電源的上電極功率的取值范圍在2000?3000W。
[0020]本發明具有以下有益效果:
[0021]本發明提供的斜槽刻蝕方法，其采用SF6、02和C 4FS作為刻蝕氣體，同時采用低頻電源用作下電極電源，并相對于現有技術采用較高的下電極功率、腔室壓強和較大的02流量以及采用較低的SFjP C 4FS的流量，也就是說，本發明提供的斜槽刻蝕方法在設置工藝參數時，相對于現有技術提高了下電極功率、腔室壓強和02的流量，同時減小了 SFjP C4F8的流量。這樣設置具有以下優勢:
[0022]其一，由于采用低頻電源用作下電極電源，其與高頻電源相比，可以增大離子的運動能量，從而可以縮短離子運動至硅片表面的時間，進而可以提高刻蝕速率。
[0023]其二，通過采用較高的下電極功率，可以使側壁表面上的副產物能夠及時地脫離并排出，從而可以保證側壁表面能夠均勻地發生反應。
[0024]其三，由于較高的腔室壓強可以提高等離子體的密度，從而可以提高刻蝕速率，進而可以提尚工藝效率。同時，在尚壓條件下提尚O2的流量，可以在提尚刻蝕氣體的尚化率的同時，提高對側壁的保護作用。另外，由于在O離子充足的條件下，可以增加在刻蝕過程中產生的S1Fx的數量，這可以使側壁頂部的流場靜止區和側壁的中下部的橫向刻蝕和縱向刻蝕達到一種平衡，從而可以使側壁傾斜且平直。
[0025]其四，通過減小SF6流量，可以減弱各向同性刻蝕，從而有利于橫向刻蝕和縱向刻蝕的平衡；與此同時，少量的C4F8既可以避免出現現有技術中因C4F8的大量加入而使得斜槽側壁粗糙的問題，又可以有效避免側壁頂部的表面彎曲的現象，從而可以使得側壁更加平直。
[0026]因此，本發明提供的斜槽刻蝕方法，通過相對于現有技術提高下電極功率、腔室壓強和02的流量，同時減小SF 6和C 4FS的流量，不僅可以使獲得的斜槽的側壁光滑平直，而且還可以提高刻蝕速率，從而既滿足了對斜槽的刻蝕形貌的要求，又提高了工藝效率。
【附圖說明】
[0027]圖1為現有的斜槽刻蝕方法獲得的斜槽的掃描電鏡圖；以及
[0028]圖2為本發明提供的斜槽刻蝕方法獲得的斜槽的掃描電鏡圖。
【具體實施方式】
[0029]為使本領域的技術人員更好地理解本發明的技術方案，下面結合附圖來對本發明提供的斜槽刻蝕方法進行詳細描述。
[0030]本發明提供的斜槽刻蝕方法包括以下步驟:向反應腔室通入刻蝕氣體，同時開啟上電極電源和下電極電源，上電極電源用于向反應腔室施加上電極功率，以使反應腔室內的刻蝕氣體激發形成等離子體；下電極電源用于向硅片施加下電極功率，以使等離子體刻蝕硅片，直至在硅片的待刻蝕表面上形成具有預定刻蝕深度的斜槽。在實際應用中，通常采用電感親合等離子體(Inductively Coupled Plasma，以下簡稱ICP)設備進行上述刻蝕工
-H-
O
[0031]在進行刻蝕工藝之前，通常需要對刻蝕氣體的種類和流量、上電極功率、下電極功率以及腔室壓強等的工藝參數進行設置，用以控制斜槽的刻蝕形貌，以使其能夠滿足工藝要求。為了獲得理想的斜槽刻蝕形貌，本發明提供的斜槽刻蝕方法所采用的以下工藝參數的設置方式相對于現有技術不同。
[0032]具體地，本發明提供的斜槽刻蝕方法與現有技術相比，其區別在于:下電極電源為低頻電源；刻蝕氣體包括SF6、0jP C4F8;下電極電源的下電極功率、反應腔室的腔室壓強以及SF6、02和C 4FS的流量的設置方式為:提高下電極功率、腔室壓強和O 2的流量，同時降低SFjP C4F8的流量，這樣設置具有以下優勢:
[0033]其一，由于采用低頻電源用作下電極電源，其與高頻電源相比，可以增大離子的運動能量，從而可以縮短離子運動至硅片表面的時間，進而可以提高刻蝕速率。該低頻電源的射頻頻率范圍在350?450KHz，低頻電源的脈沖頻率的取值范圍在500?1500Hz。優選的，低頻電源的射頻頻率為430KHz，低頻電源的脈沖頻率為1000Hz，低頻電源的占空比為30%。低頻電源的占空比越大，低頻電源向硅片施加下電極功率的時間就越長；反之，低頻電源的占空比越小，低頻電源向硅片施加下電極功率的時間就越短。這里，優選低頻電源的占空比為30%，有利于刻蝕鈍化平衡。
[0034]其二，在現有技術中，腔室壓強通常在50mT以下，較低的腔室壓強不僅會導致離子的密度較低，從而限制了刻蝕速率。與之相比，本申請的技術方案采用較高的腔室壓強進行刻蝕工藝，較高的腔室壓強會提高等離子體的密度，從而可以提高刻蝕速率，進而可以提高工藝效率。
[0035]此外，造成側壁不平直的主要原因是:在刻蝕的過程中，側壁頂部及掩膜底部會形成一個流場靜止區，由于該流場靜止區和側壁的中下部的橫向刻蝕和縱向刻蝕不同，導致反應物氣體進入困難、生成物氣體排出困難，從而造成氣體滯留時間明顯延長，進而使得側壁頂部的各向同性刻蝕變得異常嚴重，最終出現側壁不平直的現象。因此，可以通過控制橫向刻蝕和縱向刻蝕的平衡，達到側壁平直的目的。基于上述原理，通過在高壓條件下提高O2的流量，可以在提高刻蝕氣體的離化率的同時，提高對側壁的保護作用。另外，由于在O離子充足的條件下，可以增加在刻蝕過程中產生的S1Fx的數量，這可以使側壁頂部的流場靜止區和側壁的中下部的橫向刻蝕和縱向刻蝕達到一種平衡，從而可以使側壁傾斜且平直。優選的，腔室壓強的取值范圍在100?200mT ;02的流量的取值范圍在100?200sccm。進一步優選的，腔室壓強的取值范圍在120?150mT，02的流量為150sccm。腔室壓強和O 2的流量在上述范圍內取值，可以達到提高刻蝕速率以及使側壁傾斜且平直的作用。
[0036]其三，通過采用較高的下電極功率，可以使側壁表面上的副產物能夠及時地脫離并排出，從而可以保證側壁表面能夠均勻地發生反應。另外，優選的，下電極功率的取值范圍在20?40W，優選為30W。下電極功率通過在該范圍內取值，可以起到控制側壁中下部平直，以及控制側壁角度的作用。
[0037]其四，通過減小SF6流量，可以減弱各向同性刻蝕，從而有利于橫向刻蝕和縱向刻蝕的平衡；與此同時，少量的C4F8既可以避免出現現有技術中因C4F8的大量加入而使得斜槽側壁粗糙的問題，而且由于解離的C4F8可以形成鏈狀大分子聚合物，該聚合物附著在側壁表面，可以有效避免側壁頂部的表面彎曲的現象，從而可以使得側壁更加平直。優選的，C4F8的流量的取值范圍在10?50SCCm，優選為30SCCm ;SF 6的流量的取值范圍在300?400sccm，優選為 300sccm。
[0038]另外，本發明提供的斜槽刻蝕方法所采用的冷卻器溫度(冷卻器控制硅片的溫度)為20?40°C，優選為20°C。在該范圍內取值的好處在于:較高的冷卻器溫度有利于使氟基與硅片的化學反應速率加快，從而不僅可以提高刻蝕速率，而且還有利于生成物的排出。
[0039]下面采用本發明提供的斜孔刻蝕方法進行刻蝕實驗。具體地，該刻蝕實驗所采用的工藝參數具體為:
[0040]下電極電源為低頻電源，該低頻電源的射頻頻率為430KHZ，所述低頻電源的脈沖頻率為1000Hz，所述低頻電源的占空比為30%。該下電極電源的下電極功率為30W。腔室壓強為120mT ;上電極功率為2500W ;SFj^流量為300sccm ;02的流量為150sccm ;C4FS的流量為30sccm ;冷卻器溫度為20°C ;工藝時間為240s。
[0041]采用本發明提供的斜槽刻蝕方法以上述工藝參數進行刻蝕工藝，獲得的斜槽的刻蝕形貌如圖2所示。由圖可以看出，本發明提供的斜槽刻蝕方法，通過相對于現有技術提高下電極功率、腔室壓強和02的流量，同時減小SF 6和C 4FS的流量，不僅可以使獲得的斜槽的側壁光滑平直，而且刻蝕速率還可以提高刻蝕速率，其可以達到20 μπι/min從而既滿足了對斜槽的刻蝕形貌的要求，又提高了工藝效率。
[0042]可以理解的是，以上實施方式僅僅是為了說明本發明的原理而采用的示例性實施方式，然而本發明并不局限于此。對于本領域內的普通技術人員而言，在不脫離本發明的精神和實質的情況下，可以做出各種變型和改進，這些變型和改進也視為本發明的保護范圍。
【主權項】
1.一種斜槽刻蝕方法，其特征在于，包括以下步驟: 向反應腔室內通入SF6、02和C 4FS作為刻蝕氣體，并開啟上電極電源和下電極電源，以在硅片的待刻蝕表面上刻蝕斜槽；其中， 所述下電極電源為低頻電源； 所述下電極電源的下電極功率、所述反應腔室的腔室壓強以及所述SF6、0jP C4F8的流量的設置方式為:提高所述下電極功率、腔室壓強和02的流量，同時降低所述SFjP C4F8的流量，以使得所述斜槽的側壁平直，同時提高刻蝕速率。2.如權利要求1所述的斜槽刻蝕方法，其特征在于，所述低頻電源的射頻頻率范圍在350?450KHz，所述低頻電源的脈沖頻率的取值范圍在500?1500Hz。3.如權利要求2所述的斜槽刻蝕方法，其特征在于，所述低頻電源的射頻頻率為430KHz，所述低頻電源的脈沖頻率為1000Hz，所述低頻電源的占空比為30%。4.如權利要求1所述的斜槽刻蝕方法，其特征在于，所述下電極功率的取值范圍在20 ?40ffo5.如權利要求4所述的斜槽刻蝕方法，其特征在于，所述下電極功率為30W。6.如權利要求1所述的斜槽刻蝕方法，其特征在于，所述腔室壓強的取值范圍在100?200mT，所述O2的流量的取值范圍在100?200sCCm，所述C 4FS的流量的取值范圍在10?50sccm，所述流量的取值范圍在300?400sccm。7.如權利要求6所述的斜槽刻蝕方法，其特征在于，所述腔室壓強的取值范圍在120?150mT，所述O2的流量為150sccm，所述C 4FS的流量為30sccm，所述SF 6的流量為300sccm。8.如權利要求1所述的斜槽刻蝕方法，其特征在于，所述斜槽刻蝕方法所采用的冷卻器溫度為20?40°C。9.如權利要求8所述的斜槽刻蝕方法，其特征在于，所述斜槽刻蝕方法所采用的冷卻器溫度為20 °C。10.如權利要求1所述的斜槽刻蝕方法，其特征在于，所述上電極電源的上電極功率的取值范圍在2000?3000W。
【專利摘要】本發明提供一種斜槽刻蝕方法，其包括以下步驟：向反應腔室內通入SF6、O2和C4F8作為刻蝕氣體，并開啟上電極電源和下電極電源，以在硅片的待刻蝕表面上刻蝕斜槽；其中，下電極電源為低頻電源；下電極電源的下電極功率、反應腔室的腔室壓強以及SF6、O2和C4F8的流量的設置方式為：提高下電極功率、腔室壓強和O2的流量，同時降低SF6和C4F8的流量，以使得斜槽的側壁平直，同時提高刻蝕速率。
【IPC分類】B81C1/00
【公開號】CN105712291
【申請號】CN201410737528
【發明人】李成強
【申請人】北京北方微電子基地設備工藝研究中心有限責任公司