半導體器件及其形成方法
【專利摘要】本發明涉及半導體器件及其形成方法。根據本發明的實施例，形成半導體器件的方法包括在具有第一表面和相對的第二表面的工件的第一表面上形成犧牲層。薄膜形成在犧牲層上。通孔從第二表面蝕刻穿過工件以露出犧牲層的表面。犧牲層的至少一部分從第二表面移除以形成薄膜下的空腔。空腔與薄膜對齊。
【專利說明】半導體器件及其形成方法
【技術領域】
[0001]本發明通常涉及半導體器件，尤其涉及半導體器件及其形成方法。
【背景技術】
[0002]小機電組件可以使用微機電系統(MEMS)技術使用微電子制造工藝來制造。MEMS器件包括薄膜和橫梁，其用作機器和/或電子組件。
[0003]硅麥克風是一種MEMS器件類型，其中MEMS結構或薄膜由聲學信號致動。然而，硅麥克風制造期間的過程變化可能導致薄膜敏感性，噪聲，寄生效果及其他的變化。
【發明內容】
[0004]根據本發明的實施例，一種形成半導體器件的方法包括:在具有第一表面和相對的第二表面的工件的第一表面上形成犧牲層。薄膜形成在犧牲層上。通孔從第二表面穿過工件形成以露出犧牲層的表面。犧牲層的至少一部分從第二表面移除以形成薄膜下的空腔。空腔與薄膜對齊。
[0005]根據本發明的實施例，一種形成半導體器件的方法包括:在工件中從工件的第一表面形成多個包括填充材料的溝槽，所述工件具有第一表面和相對的第二表面。第一犧牲層形成在多個溝槽上。薄膜形成在第一犧牲層上。填充材料從多個溝槽中移除以從第二表面露出第一犧牲層的表面。第一犧牲層的至少一部分被移除。
[0006]根據本發明的可選實施例，一種形成半導體器件的方法包括:在具有第一表面和相對的第二表面的工件中形成第一犧牲層。第二犧牲層形成在工件的第一表面上。第二犧牲層與第一犧牲層對齊。薄膜形成在第二犧牲層上。露出第二犧牲層的表面。第一犧牲層和第二犧牲層的至少一部分被移除以形成薄膜下的空腔。空腔與薄膜對齊。
[0007]根據本發明的可選實施例，一種形成半導體器件的方法包括:在具有第一表面和相對的第二表面的工件的第一表面上形成犧牲層。薄膜形成在犧牲層上。工件從第二表面減薄。在使工件減薄之后，第一犧牲層的至少一部分被移除以形成薄膜下的空腔。空腔與薄膜對齊。
[0008]根據本發明的實施例，半導體器件包括設置在具有第一表面和相對的第二表面的基底中的第一空腔。第一空腔從第一表面延伸到基底中。第二空腔設置在基底中。第二空腔從第二表面延伸到第一空腔以形成連續空腔。第一空腔包括第一中心點而第二空腔包括第二中心點。第一空腔至少部分與第二空腔重疊。可移動薄膜層設置在基底的第二表面上。可移動薄膜層的可移動部分包括第三中心點。第三中心點和第二中心點對齊。
【專利附圖】
【附圖說明】
[0009]為更完整地理解本發明及其優點，現在參考結合附圖所進行的下述說明，其中:
圖1，包括圖1A和圖1B，說明了根據本發明實施例的MEMS器件，其中圖1A說明了截面圖而圖1B說明了頂視圖； 圖2-8說明了根據本發明實施例使用局部氧化工藝制造包括可移動薄膜層的半導體器件的實施例；
圖9-16說明了根據本發明可選實施例使用局部氧化工藝制造包括具有波紋的可移動薄膜層的半導體器件的實施例；
圖17-23說明了根據本發明可選實施例通過從前表面形成多個溝槽并從基底的背面蝕刻這些溝槽來制造包括可移動薄膜層的半導體器件的實施例；
圖24說明了通過從前表面形成多個溝槽并從基底的背面蝕刻這些溝槽來形成包括可移動薄膜層的半導體器件的可選實施例；
圖25，包括圖25A-25C，說明了根據本發明實施例的半導體器件的頂視圖；
圖26-30說明了使用很少同心溝槽制造半導體器件和/或制造中心區域不具有溝槽的半導體器件的可選實施例；
圖31-33說明了通過從前面形成掩埋空腔以及從背面蝕刻空腔到掩埋空腔內來制造包括可移動薄膜層的半導體器件的可選實施例；
圖34-42說明了通過從前面形成溝槽陣列并從背面移除溝槽陣列來制造半導體器件的可選實施例，其中在所述溝槽陣列中相鄰溝槽使用多溝槽形成工藝而彼此接觸；
圖43和44說明了通過從前面形成溝槽陣列并在減薄工藝之后從背面移除溝槽陣列來制造半導體器件的可選實施例。
[0010]在不同附圖中對應的數字和符號通常指代對應的部分，除非另有指示。附圖被描繪以清楚地說明實施例的相關部分并且不一定按比例描繪。
具體實施例
[0011]各種實施例的制造和使用在下面詳細討論。然而可以理解的是，本發明提供了很多可以體現在很多特定的上下文中的可應用發明概念。所討論的特定實施例僅僅是說明了特定的方法來制造和使用本發明，而并沒有限定本發明的范圍。
[0012]將關于在特定的上下文中的各種實施例描述本發明，即微機電系統(MEMS)傳感器。然而本發明也可以應用到其他類型的半導體器件。
[0013]本發明的結構性實施例將使用圖1來描述。制造MEMS器件的方法將使用圖2-8來描述。進一步，可選實施例將使用圖9-16、17-23、24、25、26-30、34-42來描述。
[0014]圖1，包括圖1A和圖1B，說明了根據本發明實施例的MEMS器件，其中圖1A說明了截面圖而圖1B說明了頂視圖。
[0015]參考圖1A，MEMS器件包括設置在基底10上的薄膜層40。薄膜層40保持在基底10上并由支撐結構比如間隔物55來支撐。如關于可選實施例將描述的，薄膜層40可以包括波紋。
[0016]MEMS器件進一步包括設置在薄膜層40之上的背板60。多個凸點65可以設置在背板60的背表面上。觸點75電I禹合到背板60,薄膜層40以及基底10。多個凸點65可以防止薄膜層40粘住背板60，這是通過當薄膜層40偏轉向背板60時最小化接觸表面積而實現的。背板60還可以包括多個蝕刻孔70。
[0017]MEMS器件進一步包括包含多個連接的空腔的中央腔。作為說明，第一空腔110設置在基底10中并從背表面22延伸進基底10中。第二空腔120從第一空腔110延伸到基底10的前表面21上。第三空腔140設置在基底10的前表面21上而位于薄膜層40下面。間隙150設置在背板60和薄膜層40之間并可以設置在可移動材料層50內。第三空腔140和間隙150允許薄膜層40振蕩。
[0018]在各種實施例中，第三空腔14對齊薄膜層40。進一步，第二空腔120 (如果存在)可以與第三空腔對齊。然而，第一空腔I1可以不與第二空腔120或第三空腔140對齊。
[0019]如所說明的，第三空腔140可以具有第一直徑Cl而薄膜層40具有第二直徑Ml。如進一步在圖1B中所說明的，薄膜層40與第三空腔140和第二空腔120對齊。然而，第一空腔110可以相對于第二空腔120和第三空腔140不對齊。例如，如圖1B中所說明的，第二空腔20，第三空腔140和薄膜層40具有共同的中心點而在一個實施例中，第一空腔110具有從這個共同的中心點橫向遠離隔開的中心點。
[0020]在各種實施例中，第三空腔140和薄膜層40之間的不對齊的程度小于0.1%，或在0.01%到大約0.5%之間。不對齊的程度是薄膜層40的中心到第三空腔140的中心之間的距離除以薄膜層40的直徑。類似地，第二空腔120和薄膜層40之間的不對齊的程度小于0.1%，或在0.01%到大約0.5%之間。
[0021]然而，在一個或更多實施例中，第三空腔140和薄膜層40之間的不對齊的程度可以大于0.1%，且1%到大約10%。
[0022]有利的是，本發明的實施例能夠更緊地控制懸置薄膜層40的直徑。進一步，在各種實施例中，薄膜層40的表面可以具有很低的表面粗糙度，例如，均方根粗糙度在大約
0.1nm到大約Inm之間。在一些實施例中(如圖8中進一步說明的),薄膜層40的側壁41可以具有柔和曲率以幫助避免在拐角處的任何應力集中。
[0023]圖2-8說明了根據本發明實施例使用局部氧化工藝來制造包括可移動薄膜層的半導體器件的實施例。
[0024]圖2說明了根據本發明實施例的形成局部氧化區域之后的半導體基底。
[0025]圖2說明了在基底10上形成的掩膜層20。在各種實施例中基底10可以是半導體基底。在一些實施例中，基底10可以是半導體大塊基底或是絕緣體基底上的半導體。基底10的一些示例包括大塊單晶硅基底(或是其上生長的或以其他方式形成在其中的層)，{100}硅晶片上的{110}硅層，絕緣體上硅(SOI)晶片層，或絕緣體上鍺(GeOI)晶片層。在各種實施例中，基底10可以包括地經式外延層。在各種實施例中，基底10可以是娃晶片，鍺晶片，或可以是化合物半導體基底，該化合物半導體基底包括銻化銦，砷化銦，磷化銦，氮化鎵，砷化鎵，銻化鎵及其組合。在一個實施例中，基底10可以包括異質外延層比如硅晶片上生長的氮化鎵。
[0026]在各種實施例中，掩膜層20包括絕緣層。在一個實施例中，掩膜層20可以是氮化物。在另一實施例中，掩膜層20可以是氧化物。掩膜層20可以由熱氧化或氮化形成，或使用汽相淀積工藝比如化學汽相淀積、等離子汽相淀積來形成。
[0027]在一個實施例中，掩膜層20可以包括硬掩膜材料。在各種實施例中，掩膜層20可以包括氮化材料比如氮化硅。在一個或更多實施例中，掩膜層20包括墊氧化物層和墊氧化物層上的氮化硅層。在可選實施例中，掩膜層20包括墊氧化物層，墊氧化物層上的多晶硅層，以及多晶硅層上的氮化硅層。在另一可選實施例中，掩膜層20包括墊氧化物層，墊氧化物層上的非晶硅層，以及非晶硅層上的氮化硅層。
[0028]掩膜層20被圖案化以形成局部氧化物的區域。掩膜層20例如通過淀積感光材料層(未示出)比如掩膜層20上的光致抗蝕劑被圖案化。感光材料層使用光刻工藝來圖案化，例如通過暴露于光或輻射以將圖案從光刻掩膜(未示出)轉移到感光材料層，并且對感光材料顯影。接著感光材料層被用作蝕刻掩膜而掩膜層20的部分被蝕刻掉，留下圖2所示的結構。
[0029]局部氧化被執行以形成氧化物區域30。如下面將進一步描述的，氧化物區域30定義在其上懸置可移動薄膜的空腔的結構。基底10的暴露部分使用熱氧化工藝進行氧化以形成氧化物區域30。掩膜層20阻擋下面的基底10的氧化。因此，氧化局部進行。在一個或多個實施例中，當在基底10的暴露部分中形成厚的局部氧化物時，掩膜層20保護基底10的其他區域(比如其他器件區域)以免氧化。
[0030]在各種實施例中，氧化可以使用干法氧化，濕法氧化，水環境，或混合環境來執行。例如，基底10可以暴露于含氧物質，含硅物質，和/或增長的溫度以將基底10的一部分轉變為氧化物材料。
[0031]在氧化過程中，硅表面層反應以形成氧化物。隨后的氧化通過穿過氧化物層的氧氣擴散并在生長的氧化物和基底10之間的界面處反應來進行。
[0032]在可選實施例中，在形成掩膜層20之前平滑層可以在基底10上淀積。平滑層可以形成為地毯式層或可選地僅在正被制造的MEMS器件的區域中形成在基底10上。平滑層在一個實施例中可以是多晶硅層，并由于氧化過程中的改進應力釋放可以導致更平滑的拐角。
[0033]類似地，在可選實施例中，基底10可以在暴露于氧化過程之前使用各向異性或各向同性蝕刻進行蝕刻。這可以允許形成于掩膜層20之下的氧化物區域30的橫向輪廓修整。
[0034]在各種實施例中，氧化過程持續以形成具有深度為大約100nm到大約6000nm且寬度為大約100 μ m到大約2000 μ m的氧化物區域30。
[0035]由于氧化過程的性質，氧化物區域30的一部分突出超過基底10的上表面。進一步，由于氧化過程，氧化物區域30具有平滑界面(硅/氧化物邊界)。氧化，不同于淀積工藝，是涉及高溫度和相對更低氧化速率的擴散反應過程，這導致基底10和氧化物區域30之間的界面不具有尖銳邊緣。在一些實施例中，進一步平滑可以被執行，例如，通過比如在氫氣氛圍中附加退火的使用。氫氣退火可以進一步平滑氧化物區域30特別是拐角周圍并導致平滑輪廓。
[0036]圖3說明了根據本發明實施例的淀積薄膜層、可移動材料層以及背板層之后的半導體器件。
[0037]接下來，如圖3中所說明的，薄膜層40淀積在氧化物區域30上。在各種實施例中，薄膜層40可以形成電容器的電極。在一個實施例中，形成電容器的薄膜層40是電容式麥克風的一部分。
[0038]在一個實施例中，薄膜層40包括多晶硅層。在可選實施例中，薄膜層40包括非晶娃層。在可選實施例中，薄膜層40包括導體層。在各種實施例中，薄膜層40具有大約10nm到大約2000nm的厚度。在一個或多個實施例中，薄膜層40具有大約200nm到大約100nm的厚度，并在一個實施例中是大約330nm。
[0039]薄膜層40可以圖案化。薄膜層40從基底10的其它區域移除。在一些實施例中，薄膜層40可以圖案化，連同隨后淀積的背板的圖案化。
[0040]可移動材料層50淀積在薄膜層40上。在一個或多個實施例中，可移動材料層50可以包括氧化物，比如四乙基硅氧烷(TEOS)。在一些實施例中，可移動材料層50可以圖案化有凹槽并填充有一個或多個襯里層，其形成圖1A中所說明的多個凸點65。
[0041]背板60淀積在可移動材料層50上。在各種實施例中，背板60形成電容器的一部分，例如，電容式麥克風的一部分。在一個實施例中，背板60可以包括多晶娃材料。
[0042]圖4說明了根據本發明實施例的圖案化薄膜層、可移動材料層以及背板層之后的半導體器件。
[0043]參考圖4，背板60和下面的可移動材料層50被圖案化。在背板60的圖案化期間，多個孔70可以形成在背板60內。
[0044]介電層80可以被淀積并且被開口用于接觸形成。介電層可以在薄膜層40、可移動材料層50和背板層60的外側壁周圍形成間隔物55，且通過提供機器支撐來幫助固定這些層。
[0045]接觸點75被形成以接觸基底10，薄膜層40，以及背板60。接觸點75在掩蓋和圖案化介電層80之后形成，其可以在隨后的處理期間幫助保護多個孔70。
[0046]如圖4中說明的，薄膜層40的內側壁41與氧化物區域30的外部上表面對齊。因此，薄膜層40與氧化物區域30自對齊，而不需要獨立掩蓋步驟來將薄膜層40的內邊緣與氧化物區域30對齊。薄膜層40的內邊緣之間的距離確定薄膜層40的懸置部分的直徑，其直接影響薄膜層40的振蕩特性。
[0047]圖5說明了根據本發明實施例的完成先于背面處理的前面處理之后的半導體器件。
[0048]參考圖5，前面通過形成保護層90來保護。保護層90在隨后的背面處理期間保護前面。在各種實施例中，保護層90可以包括氮化硅或氧化硅。
[0049]圖6說明了根據本發明實施例的在氧化物區域之下形成空腔之后的半導體器件。
[0050]背面處理從圖6持續以形成第一空腔110。基底10被翻轉或上下顛倒翻動以暴露背面。接下來，抗蝕劑淀積在暴露的背面上并圖案化(未示出)，以及暴露MEMS器件區域內的基底10的一部分。暴露的基底10被蝕刻直到暴露出氧化物區域30。
[0051]在各種實施例中，基底10可以使用波希法來蝕刻，或通過淀積硬掩膜層和使用垂直反應離子蝕刻工藝蝕刻襯底10來蝕刻。在一個實施例中，僅使用抗蝕劑掩膜。如果抗蝕劑預算不充分，硬掩膜和垂直反應離子蝕刻可以用于達到平滑側壁。然而，這個集成方案要求移除剩下的硬掩膜殘余物。因此，在一些實施例中，波希法可以使用而不需要額外的硬掩膜。
[0052]在波希法中，各向同性等離子蝕刻步驟和鈍化層淀積步驟是交替的。蝕刻/淀積步驟在波希法期間重復多次。等離子蝕刻被配置為垂直蝕刻，舉例來說，使用等離子中的六氟化硫[SF6]。淀積鈍化層，例如，使用八氟環丁烷作為源氣。每個單獨的步驟可以發動幾秒鐘或更少。鈍化層保護基底10且防止進一步的蝕刻。然而，在等離子蝕刻階段期間，轟擊基底的定向離子移除溝槽(但沒有沿著側邊)底部處的鈍化層并持續蝕刻。當氧化物區域30暴露時停止波希法。波希法產生扇形的側壁。
[0053]圖7說明了根據本發明實施例的移除薄膜層之下的氧化區域之后的半導體器件。
[0054]接下來參考圖7，氧化物區域30被移除以形成第二空腔120，例如使用濕法蝕刻化學過程。在薄膜層40暴露之后停止濕法蝕刻。有利的是，第二空腔120相對于薄膜層40的位置獨立于第一空腔110的位置。換句話說，由于背面掩膜處理的不對齊，第一空腔110可以沒有形成為與氧化物區域30對齊。然而，用于移除氧化物區域30的釋放蝕刻處理被橫向停止并因此與薄膜層40對齊。有利的是，這允許薄膜層40的穩固夾緊并最小化薄膜層40和基底10之間的重疊，這降低寄生電容影響。
[0055]圖8說明了根據本發明實施例的形成釋放薄膜層之后的半導體器件。
[0056]參考圖8，前面被圖案化以打開MEMS器件區域，同時保護剩余區域例如觸點75。抗蝕劑淀積在前面上并圖案化。在一個實施例中，抗蝕劑可以包括氮化硅材料，并且在一個實施例中，抗蝕劑可以包括硬掩膜。因此，MEMS器件區域可以暴露于濕法蝕刻過程，該濕法蝕刻過程可以能夠有效地移除特定類型的材料。
[0057]根據本發明實施例，保護層90可以被移除。在一個或多個實施例中，保護層90可以使用各向異性蝕刻工藝蝕刻，留下支撐間隔物。可移動材料層50可以使用濕法蝕刻工藝來蝕刻，例如使用定時各向同性濕法蝕刻來形成間隙150。在一些實施例中，保護層90，介電層80，可移動材料層50可以在相同的步驟期間被移除。在可選實施例中，氧化物區域30和可移動材料層50可以使用通常的蝕刻工藝來蝕刻。
[0058]雖然本發明實施例被描述為具有背板60，但是在其它實施例中這些可能沒有使用。例如，本發明實施例包括要求薄膜層40但沒有背板60的MEMS應用，舉例來說，利用壓電、壓阻或光學技術的壓力感測。類似地，本發明的實施例可以包括多個背板，例如，電容式傳感器/致動器，其中薄膜層40可以夾在用于差分式讀出或推挽式致動的兩個背板之間。
[0059]圖9-16說明了根據本發明的可選實施例的使用局部氧化工藝制造包括具有波紋的可移動薄膜層的半導體器件的實施例。
[0060]圖9-16說明了其中薄膜層包括多個波紋的MEMS器件的實施例。在各種實施例中，波紋數目可以選擇以優化薄膜層40中的應力。因此，本發明的實施例可以使用多個氧化物區域30來制造，這導致增加波紋的數目。這個實施例說明了三個波紋，而在各個實施例中更多數目的波紋可以形成。
[0061]圖9說明了根據本發明實施例的在形成結構化的掩膜層之后制造期間的半導體器件。
[0062]參考圖9，在先前的實施例中，掩膜層20淀積。然而，在這個實施例中，掩膜層20不同地圖案化。多個開口形成在掩膜層20內。
[0063]圖10，包括圖10A-10C，說明了根據本發明實施例的在形成結構化的掩膜層之后制造期間的半導體器件，其中圖1OA說明了截面圖，而圖1OB和1C說明了頂視圖。
[0064]如接下來在圖1OA中所說明的，在暴露基底10到氧化過程之后形成了多個氧化物區域30。該氧化過程可以類似于先前實施例中描述的氧化過程。在各種實施例中，氧化物區域30可以形成為圓形區域(圖10B)，同心溝槽(圖10C)，和/或矩形溝槽。在氧化過程之后，如掩膜25所示的，掩膜層20選擇性地在大部分外部氧化物區域30之間移除。
[0065]圖11說明了根據本發明實施例的在形成抗蝕劑并從氧化區域之間移除掩膜層之后制造期間的半導體器件。如圖11中所說明的，掩膜層20從氧化物區域30之間移除。
[0066]圖12說明了根據本發明實施例的第二氧化過程之后制造期間的半導體器件。基底10的暴露表面經歷另一個氧化過程。因此，氧化物層130形成在基底10的暴露前表面上在氧化物區域30之間并與之連接。
[0067]圖13說明了根據本發明實施例的完成前面處理之后制造期間的半導體器件。如先前實施例中所描述的，薄膜層40，可移動材料層50，以及背板60淀積并圖案化。進一步，觸點，間隔物，以及保護層可以如關于圖4-5所說明和描述的那樣形成。
[0068]圖14說明了根據本發明實施例的背面空腔蝕刻過程之后制造期間的半導體器件。
[0069]如先前所描述的，基底10翻轉，且基底10的背板被掩蓋和圖案化。背面蝕刻過程形成第一空腔110，其在氧化物區域30和氧化物層130上停止。背面蝕刻過程可以如先前實施例中所描述的那樣與氧化物區域30的位置不對齊。
[0070]圖15說明了根據本發明實施例的釋放蝕刻過程之后制造期間的半導體器件。
[0071]氧化物區域30和氧化物層130接下來在單個蝕刻過程中移除。因為氧化物區域30和氧化物層130包括相同材料，它們二者同時蝕刻。因此，第二空腔120在移除氧化物區域30和氧化物層130之后形成。進一步，只要第一空腔110與氧化物區域30完全重疊并在基底10的前表面21具有比第二空腔120的直徑更小的直徑(第一空腔的直徑CllO小于第二空腔的直徑C120)，薄膜層40與第二空腔120對齊，盡管第二空腔120可以不與第一空腔110對齊。
[0072]圖16說明了根據本發明實施例的釋放薄膜層之后制造期間的半導體器件。可移動材料層50從如先前實施例中所描述的前表面蝕刻以形成間隙150。
[0073]圖17-23說明了根據本發明可選實施例的通過從前表面形成多個溝槽并從基底的背面蝕刻這些溝槽來制造包括MEMS傳感器的半導體器件的實施例。
[0074]在這個實施例中，多個溝槽形成在基底內并填充有犧牲材料。進一步，犧牲材料的過填充可以用于對齊薄膜層的內側壁。因此，在這個實施例中，局部氧化過程可以避免。
[0075]圖17說明了根據本發明實施例的在基底中形成多個溝槽之后制造期間的半導體器件。
[0076]在各種實施例中，多個溝槽210形成于基底10的前面。多個溝槽210可以使用各向異性蝕刻過程，例如使用反應離子蝕刻過程，來形成。多個溝槽210可以布置成不同形狀和排列，例如同心溝槽，圓形溝槽，矩形溝槽以及同心的矩形溝槽，及其組合。一些示例隨后將在圖25中描述。
[0077]在各種實施例中，多個溝槽210可以具有從前表面到基底10中大約5μπι到大約20 μ m的深度。在一個或多個實施例中，多個溝槽210可以彼此分開大約2 μ m到大約4 μ m。在一個或多個實施例中，多個溝槽210可以為I μ m到大約2 μ m的寬度(截面直徑)。
[0078]圖18說明了根據本發明實施例的填充多個溝槽之后制造期間的半導體器件。
[0079]填充材料220淀積在多個溝槽210內。在一個或多個實施例中，填充材料220可以使用汽相淀積工藝比如化學汽相淀積，物理汽相淀積，等離子增強汽相淀積來淀積。在可選實施例中，填充材料220可以使用涂覆工藝比如旋涂工藝來淀積。
[0080]在各種實施例中，填充材料220包括介電材料，比如氧化物，玻璃，以及其他低k介電材料，其可以相對于硅被選擇性地移除。
[0081 ] 在一個或多個實施例中，填充材料220允許在前表面2上形成過填充層。在一個實施例中，過填充的填充材料220可以使用化學機器平面化過程來平面化。接下來，過填充的填充材料220圖案化以形成過填充層230。
[0082]圖19說明了根據本發明實施例的完成前面處理之后制造期間的半導體器件。絕緣層235可以淀積和圖案化。在一些實施例中，這可以先于過填充層230的形成來執行。如先前實施例中所描述的，薄膜層40，可移動材料層50，以及背板60淀積并圖案化。進一步，觸點，間隔物，以及保護層可以如關于圖4-5所說明和描述的那樣形成。
[0083]圖20說明了根據本發明實施例的背面空腔蝕刻過程之后制造期間的半導體器件。
[0084]如先前所描述的，基底10翻轉，以及基底10的背面被掩蓋和圖案化。背面蝕刻過程形成第一空腔110，其停止于包括填充材料220的多個溝槽210上。背面蝕刻過程可以如說明中的那樣與多個溝槽210的位置不對齊。
[0085]圖21說明了根據本發明實施例的第二背面蝕刻過程之后制造期間的半導體器件。
[0086]接下來，在一個或多個實施例中，選擇性蝕刻過程用于移除多個溝槽210內的填充材料220以形成多個支柱225。在各種實施例中，如果填充材料220包括氧化物，氧化物蝕刻可以使用。選擇性蝕刻過程可以定時并停止在過填充層230上。在這個實施例中，多個溝槽210的底表面處的第一空腔110的直徑大于多個溝槽210的整個區域的直徑。換句話說，第一空腔110與所有多個溝槽210重疊。否則，具有填充材料220的多個溝槽210的一些可以在該過程之后保持未蝕刻。
[0087]圖22說明了根據本發明實施例的第二背面蝕刻過程之后制造期間的半導體器件。
[0088]接下來參考圖22，多個支柱225使用各向同性蝕刻過程來移除以形成第二空腔120，其在薄膜層40之下形成連續空腔。各向同性蝕刻過程允許過度蝕刻以便確保所有多個支柱225被移除并且也以便橫向擴展第二空腔120的側壁。
[0089]圖23說明了根據本發明實施例的釋放蝕刻過程之后制造期間的半導體器件。
[0090]過填充層230使用濕法蝕刻過程來移除。因此，形成第三空腔140。進一步，只要第一空腔I1與多個溝槽210完全重疊，薄膜層40與第三空腔140對齊，盡管第三空腔140可以不與第一空腔110對齊。進一步，薄膜層40與第二空腔120對齊。如先前實施例中所描述的，可移動材料層50從前面蝕刻以形成間隙150。
[0091]圖24說明了形成半導體器件的可選實施例。該實施例遵循關于圖17-20所描述的過程。然而，替代移除填充材料220，在先前實施例中隨后形成多個支柱225的材料在蝕刻填充材料220之前移除。然后，多個溝槽210和過填充層230中的填充材料220可以例如使用單個濕法蝕刻過程來移除。
[0092]圖25，包括圖25A-25C，說明了根據本發明實施例的半導體器件的頂視圖。
[0093]頂視圖說明了在圖17-24中描述的多個溝槽210的配置。圖25A說明多個溝槽210形成為圓形孔。在這個實施例中，第三空腔140 (薄膜層40的內側壁41)的形狀是不規則的。相比而言，圖25B說明了多個溝槽210形成為同心溝槽。在這個實施例中，第三空腔140 (薄膜層40的內側壁41)的形狀是圓形的。圖25C說明了對包括圍繞圓形孔的溝槽的圖25A的實施例的修改。多個溝槽210在圖25B和25C中被遮蔽以清楚地從周圍區域區分溝槽。
[0094]圖26-30說明了使用很少同心溝槽制造半導體器件和/或制造中心區域不具有溝槽的半導體器件的可選實施例。在各種實施例中，過程遵循如圖17-23中所描述的那樣。然而，多個溝槽210的設計是不同的。在這個實施例中，只有單個外部溝槽沿著薄膜層40的周邊形成。在可選實施例中，兩個或多個同心溝槽形成。然而，即使在可選實施例中，薄膜層40之下的中心區域不具有溝槽。在各種實施例中，同心溝槽可以成形為圓形形狀或矩形形狀。
[0095]圖26說明了根據本發明實施例的前面處理之后制造期間的半導體器件。
[0096]多個溝槽210填充有填充材料220以及過填充層230形成，如先前實施例中所描述的。進一步的層(薄膜層40，可移動材料層50，背板60，觸點，保護層，及其他)如先前實施例中的那樣形成。
[0097]圖27說明了根據本發明實施例的從背面形成空腔之后制造期間的半導體器件。
[0098]參考圖27，第一空腔110從基底10的背面形成。第一空腔110延伸上到過填充層230。在各種實施例中，第一空腔110的直徑小于同心的多個溝槽210的直徑。
[0099]圖8說明了根據本發明實施例的從背面擴展空腔之后制造期間的半導體器件。
[0100]如圖28中所說明的，第一空腔110使用各向同性蝕刻過程進行擴展。從圖28中可見，各向同性蝕刻過程在多個溝槽210中停止。因此，即使第一空腔110在圖27中可以不對齊，在各向同性蝕刻之后，多個溝槽210之間的第一空腔110與薄膜層40對齊。
[0101]圖29說明了根據本發明實施例的從多個溝槽中移除填充材料之后制造期間的半導體器件。
[0102]圖30說明了根據本發明實施例的移除過填充層之后制造期間的半導體器件。
[0103]在各種實施例中，來自多個溝槽210和過填充層230的填充材料220可以使用相對于基底10選擇性蝕刻填充材料220的單個蝕刻步驟來移除。在一些實施例中，過填充層230的小部分可以保留。隨后的過程可以遵循如其他實施例中先前所描述的那樣。
[0104]圖31-33說明了通過從前面形成掩埋空腔并從背面蝕刻空腔到掩埋空腔內來制造包括可移動薄膜層的半導體器件的可選實施例。
[0105]圖31，包括圖31A-31C,說明了包括掩埋空腔的基底，其中圖3IA說明了截面圖，而圖31B和31C說明了頂視圖。
[0106]參考圖31A，掩埋空腔310可以形成于基底10的前表面之下。掩埋空腔310可以通過圖案化具有很高高寬比的多個溝槽來形成，其例如被覆蓋有過填充層230。然后基底10在氫氣氛圍中退火，使得相鄰溝槽合并以形成掩埋空腔310。
[0107]掩埋空腔310可以由多個支撐支柱320來支撐。圖31B和31C說明了不同結構的掩埋空腔310。圖31B說明了由多個支撐支柱320支撐的單個掩埋空腔310，而圖31C說明了多個掩埋空腔310。
[0108]過填充層230可以淀積在基底10的前表面上并被圖案化，接著是形成薄膜層40、可移動材料層50以及背板60，如先前所描述的。
[0109]前面處理完成之后，基底10如先前所描述的那樣翻動。
[0110]圖32說明了根據本發明實施例的形成第一空腔和第二空腔之后的半導體器件。基底10如先前實施例中所描述的那樣從背面蝕刻。第二空腔120的尺寸由掩埋空腔310的形狀支配。第一空腔I1的直徑小于具有掩埋空腔310的區域陣列的直徑。結果，第二空腔120與過填充層230和薄膜層40的內側壁對齊。
[0111]圖33說明了根據本發明實施例的形成第三空腔之后的半導體器件。過度蝕刻過程的執行在過填充層130停止。這擴展或延伸掩埋空腔到基底10的表面。如先前所描述的，過填充層230蝕刻以形成第三空腔140。進一步的處理如先前實施例中的那樣進行。
[0112]圖34-42說明了通過使用多個溝槽形成過程從前面形成相鄰溝槽彼此接觸的溝槽陣列并從背面移除溝槽陣列來制造半導體器件的可選實施例。
[0113]圖34說明了根據本發明實施例的形成第一多個溝槽之后的半導體器件。
[0114]參考圖34，第一硬掩膜層410淀積和圖案化。使用第一硬掩膜層410，第一多個溝槽420在基底10內形成。第一硬掩膜層410中的開口或寬度為大約0.5μπι到大約2μπι。在一個或多個實施例中，第一多個溝槽420可以是大約5μπι到大約20 μ m深。在一個或多個實施例中，第一多個溝槽420可以使用各向異性蝕刻過程比如反應離子蝕刻過程來形成。
[0115]圖35說明了根據本發明實施例的加寬第一多個溝槽之后的半導體器件。第一多個溝槽420使用如圖35所描述的各向同性蝕刻過程來加寬。
[0116]圖36說明了根據本發明實施例的封閉加寬的第一多個溝槽之后的半導體器件。
[0117]第一填充襯里415淀積在基底10上。在一個實施例中，第一填充襯里415可以包括被配置為流入第一多個溝槽420的氧化物。在一個實施例中，第一填充襯里415可以包括四乙基硅氧烷(TE0S)。第一填充襯里415形成第一多個溝槽420內的空隙。
[0118]圖37說明了根據本發明實施例的在第一填充襯里和第一硬掩膜層內為第二多個溝槽形成開口之后的半導體器件。抗蝕劑層(未示出)淀積和圖案化。使用圖案化的抗蝕劑層，開口 430形成在第一硬掩膜層410和第一填充襯里415內。第二多個溝槽的開口 130形成在第一多個溝槽420的開口之間。
[0119]圖38說明了根據本發明實施例的形成第二多個溝槽之后的半導體器件。第二多個溝槽440使用各向異性蝕刻過程來形成。第二多個溝槽440可以形成至與一個實施例中的第一多個溝槽420相同的深度。
[0120]圖39說明了根據本發明實施例的加寬第二多個溝槽之后的半導體器件。第二多個溝槽440使用各向同性蝕刻過程來加寬，其對于基底10是選擇性的。結果，第一填充襯里415沒有移除。當蝕刻前端到達第一多個溝槽420的側壁時各向同性蝕刻停止，由此在第一多個溝槽40之間形成連接溝槽450。
[0121]圖40說明了根據本發明實施例的在用第二填充襯里填充第二多個溝槽之后的半導體器件。第二填充襯里460淀積在基底10上。第二填充襯里460可以形成連接溝槽450內的空隙并裝襯連接溝槽450的側壁。因此，第二填充襯里460接觸第一填充襯里415。在一個實施例中，第二填充襯里460可以包括被配置為流入連接溝槽450的氧化物。在一個實施例中，第二填充襯里460可以包括四乙基硅氧烷(TE0S)。在各種實施例中，第一填充襯里415和第二填充襯里460包括相同的材料。
[0122]圖41說明了根據本發明實施例的形成背面空腔之后的半導體器件。
[0123]背面硬掩膜470淀積在基底10的背表面上并圖案化。第一空腔110如先前實施例中的那樣從基底10的背面蝕刻。在各種實施例中，第一空腔110的直徑小于包括第一多個溝槽420和連接溝槽450的溝槽陣列的直徑。第一空腔110可以與第一多個溝槽420和連接溝槽450的位置不對齊。由于例如當經歷硅蝕刻化學過程時第一和第二填充襯里415和460的更低或可忽略的蝕刻速率，形成第一空腔110的空腔蝕刻在第一多個溝槽420和連接溝槽450中停止。
[0124]圖42說明了根據本發明實施例的釋放薄膜層之后的半導體器件。
[0125]第一和第二填充襯里415和460、過填充層230可以使用單個蝕刻過程來移除。例如，第一和第二填充襯里415和460和第一硬掩膜層410可以使用單個過程來蝕刻。在另一實施例中，在蝕刻第一和第二填充襯里415和460后,第一硬掩膜層410可以蝕刻。
[0126]圖43和44說明了通過從前面形成溝槽陣列并在減薄過程后從背面移除溝槽陣列來制造半導體器件的可選實施例。
[0127]在這個實施例中，減薄過程被使用來替代如各種實施例中描述的深蝕刻過程。減薄過程可以在圖1-42描述的任何實施例中實施。作為說明，圖43說明了減薄基底10以暴露多個溝槽220的底表面，例如，如圖17-19中所描述的那樣。替代圖20中所說明的蝕刻過程，研磨過程可以用于減薄基底10。因此，減薄過程之后，隨后的過程可以遵循圖21-23所描述的實施例以便形成圖44中所說明的第二空腔120和第三空腔140。
[0128]本發明已參考說明性實施例進行描述，但是本描述并不意圖被解釋為限制含義。在參照本說明書時，說明性實施例的各種修改和組合以及本發明的其它實施例對本領域技術人員來說將是顯而易見的。作為說明，圖1-42中所描述的實施例在可選實施例中可以彼此組合。因此，附加權利要求意圖包含任何這樣的修改或實施例。
[0129]盡管本發明及其優勢已詳細描述，但應該理解，在這里可以進行各種改變、替代和修改而不脫離由附加權利要求所定義的本發明的精神和范圍。例如，本領域技術人員將容易理解的是，在這里描述的許多特征，功能，過程以及材料可以變化同時保持在本發明的范圍內。
[0130]此外，本申請的范圍并不意圖限于說明書中描述的過程、機器、制造、物質組成、裝置、方法和步驟的特定實施例中。如本領域技術人員從本發明的公開將容易理解的，根據本發明可以利用與在這里所描述的對應實施例執行基本相同功能或達到基本相同結果的、目前存在的或是以后將發展的過程、機器、制造、物質組成、裝置、方法或步驟。因此，附加權利要求意圖在它們范圍內包括這樣的過程、機器、制造、物質組成、裝置、方法或步驟。
【權利要求】
1.一種形成半導體器件的方法，所述方法包括: 在工件的第一表面上形成犧牲層，該工件具有第一表面和相對的第二表面； 在犧牲層上形成薄膜； 從第二表面形成穿過工件的通孔以暴露犧牲層的表面；以及 從第二表面移除犧牲層的至少一部分以形成薄膜之下的空腔，其中空腔與薄膜對齊。
2.根據權利要求1的方法，其中薄膜的內側壁面對犧牲層的外側壁。
3.根據權利要求1的方法，進一步包括圖案化犧牲層。
4.根據權利要求3的方法，其中形成圖案化犧牲層包括: 使用硬掩膜暴露工件的第一表面的區域；以及 通過氧化暴露的區域而形成氧化物層。
5.根據權利要求3的方法，其中形成圖案化犧牲層包括: 使用硬掩膜暴露工件的第一表面的多個區域；以及 通過氧化暴露的多個區 域而形成多個氧化物區域。
6.根據權利要求3的方法，其中形成圖案化犧牲層包括: 在工件中從第一表面形成多個溝槽； 使用填充材料填充多個溝槽； 在第一表面上過填充該填充材料；以及 圖案化在第一表面上的該填充材料。
7.根據權利要求6的方法，其中多個溝槽包括溝槽矩陣，矩陣中的每個溝槽彼此緊挨著布置。
8.根據權利要求6的方法，其中多個溝槽包括同心溝槽。
9.根據權利要求6的方法，其中多個溝槽包括: 溝槽矩陣，矩陣中的每個溝槽彼此緊挨著布置；以及 圍繞溝槽矩陣布置的溝槽。
10.根據權利要求6的方法，其中蝕刻穿過工件的通孔包括: 從第二表面蝕刻工件以暴露多個溝槽的表面； 通過從第二表面蝕刻多個溝槽中的填充材料來形成多個支柱；以及 從第二表面蝕刻多個支柱。
11.根據權利要求6的方法，其中蝕刻穿過工件的通孔包括: 從第二表面蝕刻工件以暴露多個溝槽的表面； 從第二表面移除多個溝槽之間的工件的材料；以及 從第二表面蝕刻多個溝槽中的填充材料。
12.根據權利要求3的方法，進一步包括從第一表面在工件中形成多個掩埋空腔，其中多個掩埋空腔與圖案化犧牲層對齊。
13.根據權利要求12的方法，其中蝕刻穿過工件的通孔包括: 從第二表面蝕刻工件以暴露圖案化犧牲層的第二表面；以及 通過使工件的第二表面暴露于各向同性蝕刻過程來組合多個掩埋空腔。
14.根據權利要求3的方法，其中形成犧牲層包括: 從第一表面在工件中形成第一多個溝槽；用第一介電層填充第一多個溝槽，第一介電層密封第一多個溝槽的每一個以形成第一多個掩埋空腔； 從第一表面在工件中形成第二多個溝槽，其中第二多個溝槽的每個溝槽設置在第一多個溝槽的相鄰溝槽之間； 用第二介電層填充第二多個溝槽，第二介電層密封第二多個溝槽的每一個以形成第二多個掩埋空腔；以及 在工件的第一表面上平面化第二介電層的頂表面。
15.根據權利要求14的方法，其中第一多個溝槽包括第一溝槽矩陣，第一矩陣中的每個溝槽彼此緊挨著布置，其中第二多個溝槽包括第二溝槽矩陣，第二矩陣中的每個溝槽彼此緊挨著布置。
16.根據權利要求15的方法，其中第二矩陣相對于第一矩陣交錯。
17.根據權利要求14的方法，其中第一多個溝槽包括第一同心溝槽，其中第二多個溝槽包括第二同心溝槽。
18.根據權利要求14的方法，其中從第二表面蝕刻穿過工件的通孔包括: 蝕刻穿過工件的第一孔，第一孔暴露第一多個溝槽中的第一介電層的底表面以及第二多個溝槽中的第二 介電層的底表面；以及 蝕刻第一多個溝槽中的第一介電層以及第二多個溝槽中的第二介電層。
19.一種形成半導體器件的方法，所述方法包括: 從具有第一表面和相對的第二表面的工件的所述第一表面，在工件中形成包括填充材料的多個溝槽； 在多個溝槽上形成第一犧牲層； 在第一犧牲層上形成薄膜； 從第二表面，從多個溝槽移除該填充材料以暴露第一犧牲層的表面；以及 移除第一犧牲層的至少一部分。
20.根據權利要求19的方法，進一步包括: 在薄膜上形成第二犧牲層，其中釋放薄膜包括移除第二犧牲層的至少一部分。
21.根據權利要求19的方法，其中多個溝槽包括溝槽矩陣，矩陣中的每個溝槽彼此緊挨著布置。
22.根據權利要求19的方法，其中多個溝槽包括同心溝槽。
23.根據權利要求19的方法，其中多個溝槽包括: 溝槽矩陣，矩陣中的每個溝槽彼此緊挨著布置；以及 圍繞溝槽矩陣布置的溝槽。
24.根據權利要求19的方法，其中蝕刻穿過工件的通孔包括: 從第二表面各向異性蝕刻工件以暴露多個溝槽的表面； 通過從第二表面蝕刻多個溝槽中的填充材料而形成多個支柱；以及 從第二表面蝕刻多個支柱。
25.根據權利要求19的方法，其中蝕刻穿過工件的通孔包括: 從第二表面各向異性蝕刻工件以暴露多個溝槽的表面； 從第二表面移除多個溝槽之間的工件的材料；以及從第二表面蝕刻多個溝槽中的填充材料。
26.—種半導體器件,包括: 第一空腔，設置在具有第一表面和相對的第二表面的基底中，第一空腔從第一表面延伸到基底中； 第二空腔，設置在基底中，第二空腔從第二表面延伸到第一空腔以形成連續空腔，其中第一空腔包括第一中心點，其中第二空腔包括第二中心點，其中第一空腔至少部分與第二空腔重疊； 可移動薄膜層，設置在基底的第二表面上，其中可移動薄膜層的可移動部分包括第三中心點，其中第三中心點和第二中心點對齊。
27.根據權利要求26的器件，其中沿著平行于第二表面的平面，第一中心點與第二中心點隔開。
28.根據權利要求26的器件，其中第一空腔和第二空腔沿著平行于第二表面的平面具有不同的臨界尺寸。
29.根據權利要求26的器件，進一步包括:第三空腔，設置在基底的第二表面上在可移動薄膜層和第二空腔之間。
30.根據權利要求29的器件，其中第三空腔包括第四中心點，其中第四中心點和第二中心點對齊。
31.根據權利要求29的器件，其中可移動薄膜層的內側壁面對第三空腔。
32.—種形成半導體器件的方法，所述方法包括: 在具有第一表面和相對的第二表面的工件中形成第一犧牲層； 在工件的第一表面上形成第二犧牲層，第二犧牲層與第一犧牲層對齊； 在第二犧牲層上形成薄膜； 暴露第二犧牲層的表面；以及 移除第一犧牲層和第二犧牲層的至少一部分來形成薄膜下的空腔，其中空腔與薄膜對齊。
33.根據權利要求32的方法，其中暴露第二犧牲層的表面包括從第二表面減薄工件。
34.根據權利要求32的方法，其中暴露第二犧牲層的表面包括從第二表面在工件中蝕刻孔。
35.根據權利要求32的方法，其中形成第一犧牲層包括在工件中形成多個溝槽并填充多個溝槽。
36.一種形成半導體器件的方法，所述方法包括: 在具有第一表面和相對的第二表面的工件的第一表面上形成犧牲層； 在犧牲層上形成薄膜； 從第二表面減薄工件；以及 在減薄工件之后，移除犧牲層的至少一部分來形成薄膜下的空腔，其中空腔與薄膜對齊。
37.根據權利要求36的方法，進一步包括圖案化犧牲層，其中形成圖案化犧牲層包括: 使用硬掩膜暴露工件的第一表面的區域；以及 通過氧化暴露的區域而形成氧化物層。
38.根據權利要求36的方法，進一步包括圖案化犧牲層，其中形成圖案化犧牲層包括: 使用硬掩膜暴露工件的第一表面的多個區域；以及 通過氧化暴露的多個區域而形成多個氧化物區域。
39.根據權利要求36的方法，進一步包括圖案化犧牲層，其中形成圖案化犧牲層包括: 從第一表面在工件中形成多個溝槽； 用填充材料填充多個溝槽； 在第一表面上過填充該填充材料；以及 圖案化在第一表面上的該填充材料。
40.根據權利要求36的方法，進一步包括: 圖案化犧牲層；以及 從第一表面在工件中形成多個掩埋空腔，其中多個掩埋空腔與圖案化犧牲層對齊。
41.根據權利要求36的方法，其中形成犧牲層包括: 從第一表面在工件中形成第一多個溝槽； 用第一介電層填 充第一多個溝槽，第一介電層密封第一多個溝槽的每一個以形成第一多個掩埋空腔； 從第一表面在工件中形成第二多個溝槽，其中第二多個溝槽的每個溝槽設置在第一多個溝槽的相鄰溝槽之間； 用第二介電層填充第二多個溝槽，第二介電層密封第二多個溝槽的每一個以形成第二多個掩埋空腔；以及 在工件的第一表面上平面化第二介電層的頂表面。
【文檔編號】B81C1/00GK104053105SQ201410094261
【公開日】2014年9月17日 申請日期:2014年3月14日 優先權日:2013年3月14日
【發明者】C.阿倫斯, S.巴爾岑, A.德赫, W.弗里薩 申請人:英飛凌科技股份有限公司