具有雙向垂直激勵的集成結構的制作方法
【專利摘要】本發明涉及具有雙向垂直激勵的集成結構。一種微機電系統（MEMS）器件包括具有第一表面和第二表面的第一襯底，所述第一襯底包括基底層、被布置在所述基底層上的可移動梁、至少一個金屬層、以及被布置在所述基底層上的一個或多個支座，使得一個或多個金屬層位于所述一個或多個支座的頂表面上。所述MEMS器件還包括第二襯底，所述第二襯底包括被接合到所述一個或多個支座的一個或多個金屬層，導致形成在所述第二襯底的所述一個或多個金屬層的至少一部分與底表面上的至少一個電極和頂表面上的至少一個電極中的一個或多個之間的電連接。
【專利說明】具有雙向垂直激勵的集成結構
【技術領域】
[0001]本發明的各種方法和實施例總體上涉及微機電系統(MEMS)器件并且具體涉及與CMOS器件集成地被制備的MEMS器件。
【背景技術】
[0002]諸如開關、射頻(RF)通信器件和可變電容器之類的高頻器件長期以來一直使用光刻技術被制造。然而，制造這樣的高頻器件呈現另外不由諸如加速度計和傳感器之類的其它器件所經歷的挑戰。
[0003]電容器通常由兩個板或電極制成，所述兩個板或電極由電介質分離。可變電容器由所述兩個板或電極制成，只是所述板或電極之一是可移動的，從而改變電容。MEMS器件容易實現可變電容器。
[0004]特定可變電容器，即具有可移動電極的MEMS可調諧電容器能夠實現高電容開關t匕。然而，現有設計經常需要平衡激勵電壓相對于由于通過電容器的RF信號引起的自激勵的可能性。高激勵電壓是難以在芯片上生成的并且可能導致不期望有的效應，諸如電介質擊穿和電弧。然而，如果激勵電壓太低，則由于由RF信號所產生的有效直流(DC)靜電力，可移動電容器電極可以移動并且自激勵。在現有MEMS可變電容器設計的情況下的另一個問題是與控制電子器件的集成。
[0005]在一些現有技術設計中，可變電容器要么在CMOS晶片的頂部上被構建，要么使用并排系統級封裝(SIP)模塊途徑來構建。前者的途徑具有以下缺點:即在CMOS和MEMS之間需要非常厚的隔離層以避免在MEMS和CMOS工藝之間的RF寄生和潛在工藝沖突。后者的SIP途徑產生較大的封裝尺寸，其對于有空間顧慮的移動應用是不期望的。最終，密封MEMS器件是有挑戰性的。在一些途徑中，具有被蝕刻的空腔的硅蓋晶片可以被接合到MEMS/CM0S晶片，然而，由于需要多個光刻和沉積步驟，該步驟可能是昂貴的。
[0006]可替換地，具有釋放孔的電介質蓋層和犧牲層可以被沉積在MEMS之上，繼之以犧牲釋放和另一沉積以密封在所述蓋層中的孔。該途徑具有兩個缺點:1)由于需要將所述蓋層中的釋放孔保持為小的，所述釋放過程可能是長的并且非均勻的，和2)所得到的電介質蓋是薄的和易碎的并且可能被焊球的沉積和印刷電路板(PCB)附著所損壞，因此由于需要將焊球放置在所述蓋表面以外而迫使有較大的芯片占用空間(foot-print)。
[0007]因此，出現對與CMOS器件集成地被制造的并且適合于高頻應用的MEMS器件的需要。
【發明內容】
[0008]簡要地，本發明的實施例包括具有第一襯底的微機電系統(MEMS)器件,所述第一襯底具有第一表面和第二表面，所述第一襯底包括基底層、被布置在所述基底層上的可移動梁、至少一個金屬層、以及被布置在所述基底層上的一個或多個支座(standoff)，使得一個或多個金屬層位于所述一個或多個支座的頂表面上。所述MEMS器件還包括第二襯底，所述第二襯底包括被接合到所述一個或多個支座的一個或多個金屬層，導致形成在所述第二襯底的一個或多個金屬層的至少一部分與底表面上的至少一個電極和頂表面上的至少一個電極中的一個或多個之間的電連接。
[0009]通過參考本說明書的剩余部分和附圖，可以認識到對本文中所公開的特定實施例的本質以及優點的進一步理解。
【專利附圖】
【附圖說明】
[0010]圖1示出根據本發明的實施例的MEMS器件。
[0011]圖1b不出根據本發明的另一個實施例的MEMS器件。
[0012]圖2a_2o示出用于制造圖1a和Ib的MEMS器件的相關步驟。
[0013]圖3示出在CMOS襯底已經被接合到MEMS襯底之后的圖1a和圖1b的MEMS器件。
[0014]圖4示出根據本發明的實施例的準備用于封裝而被制造的圖1a和Ib的MEMS器件。
[0015]圖5示出根據本發明的另一實施例的準備用于封裝而被制造的圖1a和Ib的MEMS器件。
【具體實施方式】
[0016]在所描述的實施例中，微機電系統(MEMS)指的是使用半導體類工藝而被制備的并且顯示出機械特性(諸如移動或變形的能力)的一類結構或器件。MEMS經常但不總是與電信號交互。MEMS器件包括但不限于陀螺儀、加速度計、磁強計、擴音器、壓力傳感器和射頻(RF)部件。包含MEMS結構的硅晶片被稱作MEMS晶片。
[0017]在所描述的實施例中，MEMS器件可以指的是被實現為微機電系統的半導體器件。MEMS結構可以指的是可以是較大MEMS器件的一部分的任何特征。設計的絕緣體上硅(ESOI)晶片可以指的是在所述硅器件層或襯底之下具有空腔的SOI晶片。操控晶片(handle wafer)通常指的是在絕緣體上硅晶片中被用作用于較薄硅器件襯底的載體的較厚襯底。操控襯底、操控晶片可以被互換。
[0018]在所描述的實施例中，空腔可以指的是襯底晶片中的開口或凹進并且圍繞物(enclosure)可以指的是完全封閉的空間。接合室可以是其中發生晶片接合過程的一件接合裝置中的圍繞物。在所述接合室中的氣氛確定被密封在所接合的晶片中的氣氛。
[0019]以下描述根據各種技術描述了一種MEMS器件以及用于制造所述MEMS器件的方法。
[0020]本發明的特定實施例和方法公開了具有第一襯底的MEMS器件，所述第一襯底具有第一表面和第二表面。所述第一襯底包括基底層和可移動梁，所述可移動梁被布置在所述基底層上。此外，至少一個金屬層，以及一個或多個支座被布置在所述基底層上，使得所述一個或多個金屬層位于所述一個或多個支座的頂表面上。所述MEMS器件還包括被接合到所述第一襯底的第二襯底，所述第二襯底包括被接合到所述一個或多個支座的一個或多個金屬層，導致形成在所述第二襯底的一個或多個金屬層的至少一部分與底表面上的至少一個電極和頂表面上的至少一個電極中的一個或多個之間的電連接。
[0021]現在參考圖la，示出根據本發明的實施例的MEMS器件I。如即刻將變得明顯的那樣，所述MEMS器件I被示為具有被接合在一起并且垂直地接合的襯底2和MEMS襯底3。
[0022]所述MEMS襯底3被示為包括基底層4，在所述基底層4的頂部上示出形成了厚絕緣體層24。在實施例中，基底層4可以由半導體材料制成。在層24的頂部上示出由第一金屬層10形成了底部激勵電極7，并且在所述電極7的頂部上示出形成了薄絕緣層18。所述層18還被示為在空腔66上方形成，所述空腔66被示為布置在所述層24的頂部上以及層18之間。在所述層24的頂部上和在所述底部激勵電極7中間另外形成的是第二電容器電極19。
[0023]所述MEMS襯底3附加地被示為在所述層18的底表面上包括間隔物16，其被示為在空腔66上方。中央激勵電極9被示為在空腔66和層18的上方形成，其被示為位于空腔66上方并且在第一電容器電極21的任一側。因此,在圖1a中，電極7和被不為直接位于所述電極7上方的電極9形成中央激勵電極。另外，所述電極7和9以及層18被示為形成于在底表面上的電極7上，并且所述層18被示為形成于在頂表面上的電極9下方，所有這些限定可移動梁。
[0024]被示為在電極9和21的頂部上形成的是絕緣體層6，并且在所述絕緣體層6的頂部上被示為形成了圖案化的金屬層58。阻擋層22被形成在層58上方。在MEMS襯底3上方，如以上參考圖1a所描述的那樣，襯底2被形成并且由鍺(Ge)層28接合到MEMS襯底3。
[0025]襯底2可以是包含電極和一個或多個電路和有源元件的CMOS晶片。
[0026]襯底3被不為包括支座56,所述支座56被布置在層6的頂部上并且基本上在電極9上方。每個電極9被示為具有在其底表面上所形成的間隔物。絕緣體層25被示為在襯底5下方以及電極8上方以及在襯底5和支座56之間形成。
[0027]注意到，電極21被懸在基底層4之上，并且在操作中，當電壓被施加在電極9和電極7之間時，靜電力將可移動元件拉向基底層4。間隔物16用來當可移動元件被下拉時防止電極9和21以及電極7和19與彼此接觸到。類似地，襯底2的間隔物13用來防止電極8和金屬層27與彼此接觸到。可替換地，附加層可以被形成在層25下方，但是其高度需要是適合的以防止在電極8和層27之間的接觸。
[0028]在第一和第二電容器電極(即，圖1a中的電極21和19)之間的電容是其之間的間隙以及薄絕緣層18的厚度和介電常數的函數，當在可移動元件和基底層4之間的距離變化時，在圖1a中作為空腔66被示為的間隙變化。更具體地，當所述間隙變化時，由電極21和19所形成的電容器的電容也變化，這使得該電容器是可變電容器。
[0029]在操作期間，當電極21被下拉時，電容增大。也就是說，當電壓被施加到器件I時，根據相對于基底層4向上拉的電極8和向下拉的電極7,電極9和21相對于基底層4被上拉和下拉。換句話說，當電壓被施加在電極8和9之間時，可移動元件被拉向襯底2并且遠離基底層4，而當電壓被施加在電極7和9之間時，可移動元件被拉向基底層4并且遠離襯底2。
[0030]圖1b示出根據本發明的另一個實施例的MEMS器件I’。器件I’類似于器件1，只是其包括在襯底2而不是襯底3中所形成的支座80。如與圖1a的實施例相反的那樣，在圖1b中，支座80被示為由頂部金屬層34的一部分形成并且具有電極8的襯底2的絕緣體層35由較低CMOS金屬層形成。
[0031]圖2a_2o示出用于制造圖1a和Ib的MEMS器件的相關步驟。為了簡潔，圖2a示出三個步驟，其中首先，包括硅襯底的基底層4被提供，其次絕緣層24被形成在基底層4的頂部上，繼之以通過首先在層24的頂部上沉積金屬層并且可選地隨后沉積和蝕刻薄絕緣層18而在層24的頂部上形成電極7、19和20的第三步驟。因此，電極7、20和19被形成。
[0032]接下來在圖2b中，犧牲層40被沉積在絕緣層18、24和第一金屬層20的頂部上。制成層40的示范性材料是多晶硅。在圖2c中示出的、厚度比犧牲層40更大的氧化硅層33然后被沉積并且隨后如在圖2c中示出的使用例如化學機械拋光(CMP)或使表面平面化和使犧牲層40暴露的另一技術而被拋光。淺的凹槽42然后被蝕刻在犧牲層40中，以使得能夠在以下的層中形成間隔物。
[0033]接下來，在圖2d中，另一薄氧化物層44然后被可選地沉積。圖2e說明貫穿絕緣層至第一金屬20所形成的通孔46，所述絕緣層諸如是層44、層33和層18。在圖2f中，通孔46然后填充有共形沉積的導電材料47 (諸如CVD鎢)并且第二金屬層48被沉積并且被連接到導電材料47。第二金屬層48然后被圖案化以形成可移動元件的電極9和21。絕緣層44也與第二金屬層48 —起被圖案化。
[0034]在圖2g中，諸如Si02的絕緣結構層50被沉積并且使用CMP或用于平面化的其它合適方法而被平面化。隨后，在圖2h中，通孔52貫穿絕緣結構層50至圖1a的電極9和21或第二金屬層48而被形成。通孔52填充有共形導電材料并且薄金屬層54被沉積在它們的頂部上，如在圖2i中所示出的。
[0035]接下來，在圖2j中，支座56由被沉積的和被圖案化的絕緣層形成。然后，在圖2k中，第三金屬層58被沉積并且被圖案化以在所述可移動元件的頂部上形成電極。可選的導電阻擋層22被沉積到金屬層58上并且被圖案化，如在圖21處所示出的。
[0036]在共晶接合被用于將襯底2接合到襯底3的實施例中，阻擋層22防止在共晶接合期間焊料與MEMS金屬反應并且液化MEMS金屬。
[0037]接下來，在圖2m中，鍺(Ge)層28被沉積并且被圖案化，使得其保留在支座56的頂部上的金屬層58上。如在圖2n中示出的，絕緣層44和絕緣結構層50被圖案化以限定停止在犧牲層40上的可移動元件。接下來，在圖2ο中，犧牲層40以各向同性的犧牲蝕刻被去除，所述各向同性的犧牲蝕刻選擇性地蝕刻犧牲層40，但是不蝕刻或最低限度地蝕刻在所述層40上方和下方的金屬和氧化物層，諸如絕緣層50、44、24和18。在優選實施例中，所述犧牲蝕刻使用XeF2。
[0038]在該工藝點處，可移動元件被釋放并且能夠移動。圖3示出在CMOS襯底2已經被接合到MEMS襯底3之后的圖1a和圖1b的MEMS器件。
[0039]接下來，在器件I的制造過程中，如在圖3中示出的，襯底3使用例如共晶接合而被接合到襯底2。在被沉積到MEMS的鍺層28和在CMOS上的鋁29之間。所述接合在MEMS元件周圍形成氣密密封以及在MEMS金屬和CMOS金屬之間建立電連接。
[0040]圖4示出根據本發明的實施例的以芯片級封裝(CSP)配置所制造的圖1a和Ib的MEMS器件。作為封裝途徑，器件I可以使用直通硅通孔(TSV)芯片級封裝(CSP)技術被封裝，如在圖4中所示出的。在該實施例中，在襯底3的后面蝕刻通孔71，使第一金屬層10暴露。絕緣層72被沉積到襯底3的背表面上并且被沉積到通孔中。然后，在通孔的底部處去除絕緣層72并且再分布金屬層70被沉積到通孔中并且在襯底3的背表面上，使得金屬70與在所述通孔里面的第一金屬層10形成電接觸。所述再分布層70被圖案化，并且可選的絕緣焊接掩模層然后被沉積并且被圖案化，并且然后焊球74被可選地形成在所述再分布層70上以使得能夠將器件I裝配到印刷電路板(PCB)或其它類型的襯底上。
[0041]圖5示出根據本發明的另一實施例的以芯片級封裝配置所制造的圖1a和Ib的MEMS器件。如在圖5中所示出的，可選地，在圖4中所說明的基底層4在通孔形成之前通過磨削、蝕刻或另外的方法被去除，使充當用于器件I或I’的蓋的底部絕緣層暴露，只留下有利地減小通孔金屬化中的寄生電容的絕緣蓋。
[0042]盡管本發明已經關于其特定實施例被描述，但是這些特定實施例僅僅是說明性的，而不是限制性的。
[0043]如在此處的描述中和貫穿隨后的權利要求所使用的，“一”、“一個”和“該”包括復數引用，除非上下文另外清楚地規定。同樣地，如在此處的描述中和貫穿隨后的權利要求所使用的，“在…中”的含義包括“在…中”和“在…上”，除非上下文另外清楚地規定。
[0044] 因而，雖然特定實施例已經在此處被描述，替換、各種改變和修改的范圍在前述公開中被預期，并且將被意識到的是，在一些實例中，特定實施例的一些特征將在沒有對應使用其它特征的情況下被采用而不偏離如所闡明的范圍和精神。因此，許多修改可以被做出以使特定情形或材料適合于基本范圍和精神。
【權利要求】
1.一種MEMS器件，包括: 具有第一表面和第二表面的第一襯底，所述第一襯底包括: 基底層， 被附著到所述基底層并且具有頂表面和底表面的可移動梁，所述底表面面向所述基底層，所述可移動梁包括: 被布置在所述可移動梁的底表面上的一個或多個第一電極， 被布置在所述可移動梁的頂表面上的一個或多個第二電極， 被布置在所述第一襯底的第一表面上的一個或多個支座，使得一個或多個導電層位于所述一個或多個支座的頂表面上；和 包括被接合到所述一個或多個支座的一個或多個金屬層的第二襯底，導致形成在所述一個或多個金屬層的至少一部分與所述一個或多個第一電極或所述一個或多個第二電極中的一個之間的電連接。
2.根據權利要求1所述的MEMS器件，其中絕緣層被布置在所述一個或多個第一電極和所述一個或多個第二電極之間。
3.根據權利 要求1所述的MEMS器件，還包括被布置在所述可移動梁和所述基底層之間的一個或多個第三電極，使得當電勢被施加在所述一個或多個第三電極中的至少一個和所述一個或多個第一電極中的至少一個之間時，所述可移動梁被移位。
4.根據權利要求3所述的MEMS器件，其中所述一個或多個第一電極中的至少一個承載射頻信號。
5.根據權利要求3所述的MEMS器件，其中所述一個或多個第三電極中的至少一個承載射頻信號。
6.根據權利要求3所述的MEMS器件，還包括被布置在所述一個或多個第一電極和所述一個或多個第三電極之間的一個或多個間隔物。
7.根據權利要求3所述的MEMS器件，還包括被布置在所述第二襯底上的一個或多個第四電極，當電勢被施加在所述一個或多個第二電極中的至少一個和所述一個或多個第四電極之間時，所述一個或多個第四電極將靜電力作用在所述可移動梁上。
8.根據權利要求7所述的MEMS器件，還包括被布置在所述一個或多個第二電極和一個或多個第四電極之間的一個或多個間隔物。
9.根據權利要求1所述的MEMS器件，還包括在所述第二襯底上的至少一個CMOS電路。
10.根據權利要求1所述的MEMS器件，還包括再分布層，所述再分布層被布置在所述第一襯底的第二表面上。
11.根據權利要求10所述的MEMS器件，還包括被布置在所述第一襯底和所述再分布層之間的絕緣層。
12.根據權利要求10所述的MEMS器件，還包括從所述再分布層到所述一個或多個第三電極中的至少一個的導電路徑。
13.根據權利要求12所述的MEMS器件，還包括被布置在所述再分布層上的焊球。
14.根據權利要求12所述的MEMS器件，還包括在所述第一襯底中的一個或多個通孔，其中所述一個或多個通孔包含導電材料。
15.一種MEMS器件，包括:具有第一表面和第二表面的第一襯底，所述第一襯底包括: 基底層， 被附著到所述基底層并且具有頂表面和底表面的可移動梁，所述底表面面向所述基底層，所述可移動梁包括: 被布置在所述可移動梁的底表面上的一個或多個第一電極， 被布置在所述可移動梁的頂表面上的一個或多個第二電極， 被布置在所述一個或多個第一電極和所述一個或多個第二電極之間的第一絕緣層；和 第二襯底，其包括 由一個或多個第二絕緣層所分離的一個或多個金屬層； 具有頂表面并且由所述一個或多個金屬層的一部分和一個或多個第二絕緣層所形成的一個或多個支座，所述一個或多個金屬層的一部分位于所述一個或多個支座的頂表面上并且被接合到第一襯底，使得在一個或多個金屬層的所述部分與所述一個或多個第一電極中的至少一個或所述一個或多個第二電極中的至少一個之間形成電連接。
16.根據權利要求15所述的器件，還包括被布置在所述可移動梁和所述基底層之間的一個或多個第三電極，使得當電勢被施加在所述一個或多個第三電極中的至少一個和所述一個或多個第一電極中的至少一個之間時，所述可移動梁被移位。
17.根據權利要求16 所述的MEMS器件，其中所述一個或多個第一電極中的至少一個承載射頻信號。
18.根據權利要求16所述的MEMS器件，其中所述一個或多個第三電極中的至少一個承載射頻信號。
19.根據權利要求16所述的MEMS器件，還包括被布置在所述一個或多個第一電極和所述一個或多個第三電極之間的一個或多個間隔物。
20.根據權利要求16所述的MEMS器件，還包括被布置在所述第二襯底上的一個或多個第四電極，當電勢被施加在所述一個或多個第二電極中的至少一個和所述一個或多個第四電極之間時，所述一個或多個第四電極將靜電力作用在所述可移動梁上。
21.根據權利要求20所述的MEMS器件，還包括被布置在所述一個或多個第二電極和一個或多個第四電極之間的一個或多個間隔物。
22.根據權利要求15所述的MEMS器件，還包括在所述第二襯底上的至少一個CMOS電路。
23.—種MEMS器件，包括: 具有第一表面的基底層； 被布置在所述基底層的第一表面上的至少一個第一激勵電極； 被布置在所述基底層的第一表面上的至少一個第一電容器電極； 具有頂表面和底表面的可移動梁，所述可移動梁被布置在所述至少一個第一激勵電極和所述至少一個第一電容器電極上方， 其中所述可移動梁被附著到所述基底層， 其中所述底表面面向所述基底層， 其中所述可移動梁還包括: 被布置在所述可移動梁的底表面上的至少一個第二激勵電極，被布置在所述可移動梁的頂表面上的至少一個第三激勵電極， 被布置在所述可移動梁的底表面上的至少一個第二電容器電極， 被布置在所述可移動梁上方的至少一個第四激勵電極， 其中在所述至少一個第一激勵電極和所述至少一個第二激勵電極之間施加電勢使所述可移動梁朝向所述至少一個第一激勵電極移位， 其中在所述至少一個第三激勵電極和所述至少一個第四激勵電極之間施加電勢在所述可移動梁上產生朝向所述至少一個第四激勵電極的靜電力。
24.根據權利要求23所述的MEMS器件，還包括: 由被施加在所述至少一個第一電容器電極和所述至少一個第二電容器電極之間的電信號所生成的第一靜電力；和 由被施加在所述至少一個第三激勵電極和所述至少一個第四激勵電極之間的第二電勢所生成的第二靜電力，其中所述第二靜電力抵消所述第一靜電力。
【文檔編號】B81B7/02GK104051456SQ201410094159
【公開日】2014年9月17日 申請日期:2014年3月14日 優先權日:2013年3月14日
【發明者】M.J.丹曼, M.林, 洪立玟, S.羅伊德 申請人:應美盛股份有限公司