專利名稱：包括增加的熱耗散能力的3d集成電子裝置結構的制作方法
技術領域：
本文所呈現的實施例涉及微電子裝置結構，并且更具體來說，涉及包括増加的熱耗散能力的三維(3D)微電子集成電路(IC)芯片結構。
背景技術：
微機電系統(MEMS)是小型化裝置，例如尺寸范圍可從小于I微米至大約Imm或以上的微開關。3D集成電路一般包括垂直和水平集成的堆疊配置的兩層或更多層的電子部件。這些裝置一般要求受控環境以在長的時間段操作。熱量的耗散是任何高功率電子或電氣應用中的主要問題，并且在高功率微機電系統或MEMS裝置中是極為重要的。稱作TSV的穿透襯底通孔(through substrate vias)用作芯片(例如存儲器芯片)的堆疊中的導體,從而提供芯片之間的熱量路徑以及其它功能。可集成用于耗散熱量的附加設施。大多數MEMS裝置使用引線接合(wirebonding)來互連。然而，在高功率MEMS應用中，引線接合可能引起裝置性能中的嚴重限制。與引線接合關聯的限制與下列因素相關，包括但不限于引線的電流處理能力以及可能特別影響短電流浪涌的處理的不充分熱路徑。在其它情況下，MEMS裝置可使用帶接合(ribbon bonding)來互連,帶接合具有裝置的性能中的相似限制。除了因不充分熱耗散引起的性能降級之外，諸如水分、微粒或氣體等污染物被引入裝置周圍的環境也能夠引起金屬觸點的粘附、污染或干擾，從而導致裝置故障。因此，可期望包括増加的熱管理(例如改進的熱量耗散路徑)從而引起具有増加的載流能力的更可靠的高性能裝置的改進的微電子芯片結構。另外，它可向有源裝置提供免受污染的保護。
發明內容
下面提出范圍與最初要求保護的本發明相稱的某些方面。應當理解，僅呈現這些方面以便為讀者提供本發明可采取的某些形式的簡短概要，并且這些方面不意在限制本發明的范圍。實際上，本發明可包含下面可能沒有提出的各個方面。根據某些實施例，所公開的是ー種包括三維(3D)集成芯片組件和襯底的設備，其中三維(3D)集成芯片組件倒裝芯片(flip chip)接合到襯底，并且其中多個熱量耗散路徑通過三維(3D)集成芯片組件延伸以耗散其中生成的熱量。該芯片組件包括裝置襯底；有源裝置，包括放置在裝置襯底上的一個或多個發熱元件；蓋層，在物理上接合到裝置襯底；以及在有源裝置周圍形成的氣密密封(hermetic seal),氣密密封至少部分由裝置襯底和蓋層來限定。根據其它實施例，所公開的是一種設備，包括三維(3D)集成芯片組件、襯底以及經由熱界面材料(thermal interface material,TIM)安置在三維(3D)集成芯片組件附近的散熱器(heat spreader)o三維(3D)集成芯片組件倒裝芯片接合到襯底。該設備提供通過三維(3D)集成芯片組件的多個熱量耗散路徑以耗散設備中生成的熱量。該芯片組件包括裝置襯底；有源裝置，包括放置在裝置襯底上的ー個或多個集成電路；包含半導體材料的蓋層，蓋層在物理上接合到裝置襯底；以及在有源裝置周圍形成的氣密密封，氣密密封至少部分由裝置襯底和蓋層來限定。根據其它實施例，所公開的是一種設備，包括MEMS裝置，包括蓋層和至少部分由蓋層限定的氣密密封；以及襯底。MEMS裝置配置成倒裝芯片接合到襯底。根據其它實施例，所公開的是ー種耗散設備中的熱量的方法，其包括提供三維(3D)集成芯片組件。提供芯片組件的方法包括提供具有第一主表面和第二主表面的裝置襯底，在裝置襯底上放置包括ー個或多個集成電路的有源裝置，將蓋層接合到裝置襯底，在有源裝置周圍形成氣密密封，以及提供包括多個輸入/輸出連接的襯底。裝置襯底包括第一主表面和第二主表面的至少ー個上的多個輸入/輸出連接。蓋層具有第一主表面和第二主表面，并且包括第一主表面和第二主表面的至少ー個上的多個輸入/輸出連接。氣密密封至少部分由裝置襯底和蓋層來限定。該方法還提供將三維(3D)集成芯片組件倒裝芯片接合到襯底以形成設備，其中設備提供通過三維(3D)集成芯片組件的多個熱量耗散路徑以耗散設備中生成的熱量。上述特征的各種細化與本發明的各個方面相關而存在。其它特征也可并入這些各個方面中。這些細化和附加特征可單獨地或者以任何組合而存在。例如，下面與所示實施例的一個或多個相關而論述的各種特征可単獨或者以任何組合并入到本發明的上述方面的任ー個中。再次，以上呈現的簡短概要只是意在使讀者熟悉本發明的某些方面和上下文，而不是對要求保護的主題的限制。
在這里沒有使用術語“頂部”和“底部”，因為組件的部分沿一個取向來處理而部分
沿另ー個取向來處理。而是使用術語“第一表面”和“第二表面”，使得所有第一表面在完成的裝置結構中最終面向同一方向，并且所有第二表面在完成的裝置結構中最終面向同一方向。圖1以截面示出根據ー實施例的包括具有増加的熱耗散能力的三維集成電子組件的裝置結構；
圖2以截面示出根據ー實施例的指示熱量耗散路徑的圖1的裝置結構；
圖3以截面示出根據另ー實施例的包括具有増加的熱耗散能力的三維集成電子組件的裝置結構；
圖4以截面示出根據又ー實施例的包括具有増加的熱耗散能力的三維集成電子組件的裝置結構；以及
圖5以圖形表示示出根據ー實施例的裝置結構中的瞬變電流上升條件下的熱耗散的比較。
具體實施例方式下面將描述ー個或多個具體實施例。在提供這些實施例的簡要描述的過程中，本說明書中可能沒有描述實際實現的所有特征。應當理解，在任何這樣的實際實現的開發中，如同任何工程或設計項目中那樣，必須進行許多實現具體的決定以便實現開發人員的具體目標，例如符合系統相關和商業相關的限制，這些限制可對每個實現而改變。此外，應當理解，這樣的開發工作可能是復雜且費時的，但對獲益于本公開的本領域的技術人員而言仍然會是采取設計、制作和制造的例程。所公開的是一種創新的3D集成微電子芯片組件，并且具體來說是包括用于改進的熱管理的設施的微機電系統(MEMS)。3D集成裝置組件包括集成層和并聯連接的互連，以幫助裝置結構中生成的熱量的有效熱耗散并且提供増加的載流能力，并且降低互連結構中的電阻。附圖示出包括能夠進行改進的熱耗散的3D集成芯片組件的微電子裝置(具體來說是MEMS裝置)的示例結構。現在參照附圖，附圖中相似標號在若干視圖中通篇表示相似元件，以及具體在圖1中，所示的是采用具有増加的熱耗散能力的3D集成芯片組件的裝置結構的一個示例的截面實施例。一般表示為100的這個裝置結構包括安裝到具有第一主表面111和第二主表面112的襯底110的3D集成芯片組件105。3D集成芯片組件105 —般包括蓋層114，具有第一主表面122和第二主表面124 ;以及裝置襯底132，具有第一主表面140和第二主表面150。在裝置結構100的制作期間，3D集成芯片組件105安裝到襯底110的第二主表面112。在裝置結構100的這個特定實施例中，蓋層114利用本文中又稱作倒裝芯片凸點(bump)接合的允許高的載流能力的多個微凸點連接115經由第一主表面122安裝到襯底110。裝置襯底132經由裝置襯底132的第一主表面140通過標準金屬互連(當前描述)安裝到蓋層114的第二主表面124上。散熱器152可經由熱界面材料(TH0154安置在裝置襯底132的第二主表面150上。包括襯底110、蓋層114、裝置襯底132、多層之間的互連、熱界面材料134和散熱器136的堆疊的元件組合地形成裝置結構100。在這個特定實施例中，用于電互連的襯底110可以是本領域眾所周知的印刷電路板(PCB)。但是，本領域的技術人員將認識到，備選實施例中的襯底材料可包括有源裝置層、例如基于金屬氧化物半導體(MOS)的層，包含硅、碳化硅、神化鎵等，或者在不考慮有源層時，可由任何平坦支撐性材料來組成，例如拋光的金屬、柔性塑料、聚酰亞胺、半導體材料或者諸如玻璃或石英材料等絕緣體。在這個特定實施例中，裝置襯底132可由本領域眾所周知的硅來形成。然而，本領域的技術人員將認識到，備選實施例中的裝置襯底材料可包括與基于半導體和MEMS的制作及封裝過程相容的任何平坦支撐性材料，例如硅、碳化硅、神化鎵、氮化鎵、氧化鋁、藍寶石、鈦、鋼、塑料、聚酰亞胺、玻璃、石英等。襯底110的第二主表面112包含多個輸入/輸出觸點116,輸入/輸出觸點116不出為經由多個并聯配置的焊料凸點118焊接到蓋層114的第一主表面122上放置的多個第ー輸入/輸出觸點120，并且配置成匹配襯底110的輸入/輸出觸點116。標準晶圓過程用于制作襯底110層的多個輸入/輸出觸點116,輸入/輸出觸點116圖案化并且定位成匹配3D集成芯片組件105 (以及更具體來說是蓋層114)與其附連的蓋層114 (當前描述)的輸入/輸出觸點。多個輸入/輸出觸點116可構造為ー個或多個金屬層，例如銅、鎳和/或金層。輸入/輸出觸點疊層中的金屬層的實際組成會取決于襯底110的材料。在一實施例中，裝置襯底132和蓋層114首先接合在一起以形成然后經由焊料凸點118附連到襯底110的3D集成芯片組件105 (本文中又稱作“MEMS”或“裝置芯片”)。在優選實施例中，許多平行凸點用于用作高電流載體以及熱分流(shunt)。并聯微凸點互連能夠在從每IO的數量2至50或者更大的范圍，取決于封裝大小、IO數等。本領域眾所周知的底部填充材料121示出為放置在襯底110與蓋層114之間。底部填充材料121能夠用于填充襯底110與蓋層114之間的空間，使得微凸點連接115以及更具體來說是多個輸入/輸出連接116、多個第一輸入/輸出連接120和焊料凸點118保持固定。在襯底110與蓋層114之間的不同膨脹系數的情況下，在裝置結構100因操作期間所生成的熱量而加熱或冷卻時它們可膨脹或收縮不同量。裝置結構100的此加熱或冷卻可引起各個裝置結構100層之間的相對運動。包含底部填充材料121可幫助防止襯底110與蓋層114之間的互連變得不牢固。蓋層114還配置成支撐在第二主表面124上，多個第二輸入/輸出觸點126配置為與裝置襯底132上形成的多個輸入/輸出觸點(當前描述)匹配或以其它方式接ロ或者相容。從蓋層114的下主表面122到第二主表面124的互連能夠通過各種手段來實現，包括構成使用例如用于通孔形成的激光、高速率反應離子蝕刻等和用于通孔金屬化的標準晶圓過程的所構成的多個穿透襯底通孔130以及更具體來說是多個穿透硅通孔(TSV) 130。如所示的，多個第一輸入/輸出觸點120經由多個穿透晶圓通孔128電連接到放置在蓋層114的第二主表面124上的多個第二輸入/輸出觸點126。多個穿透晶圓通孔128從蓋層114電隔尚。本文所述的裝置100的一個實施例包括半導體材料的蓋層114的制作，以及例如當襯底110不是印刷電路板(PCB)時將蓋層114的材料與將與其連接的襯底110匹配。更具體來說，制作裝置結構100的ー種方法是將半導體材料的蓋層114選擇成匹配襯底110所采用的材料，例如硅。這使機械應力、應變為最小，以及以其它方式提供高可靠性封裝和互連，并且還提供電互連性能等效體。通過舉例的方式，如果裝置結構100包括硅襯底110，則蓋層114還可由硅來制作。由于基于硅的集成電路裝置在當今成為主流，所以本文所提供的論述可論述硅蓋層114。然而，本領域的技術人員將認識到，裝置襯底材料和蓋層材料可包括任何半導體材料，包括硅、碳化硅、神化鎵等或者備選地為諸如石英等材料。標準晶圓過程能夠用于制作蓋層114，包括使用晶圓處理在蓋層114上創建多個第一輸入/輸出觸點 120。在選擇蓋層114的材料之后，創建可選地經絕緣以電隔離蓋層114和后續電互連的多個穿透晶圓通孔128(通過例如等離子體蝕刻、打孔、激光打孔等穿透蓋層114)，并且然后經金屬化以形成從蓋層114的第一主表面122到蓋層114的第二主表面124的電連接。接著如前面所述的通孔創建，標準晶圓過程(光刻、濕式化學、物理氣相沉積(PVD)、電鍍等)能夠用于創建金屬化穿透晶圓通孔128。穿透通孔構造過程的一個實施例是使用濕式化學(以緩解應力)，之后接著氧化以建立部分覆蓋蓋層114的表面和通孔壁(沒有填充通孔)的絕緣層，以提供從蓋層114的必要電隔離。然后在采用例如銅、鎳、金等金屬鍍敷通孔之前，沉積籽晶金屬以建立金屬中的金屬層。施加光掩模，并且對于到穿透通孔的電路(例如輸入/輸出)觸點和互連(若有的話)圖案化。一旦完成，獲得諸如圖1所描繪的蓋層114，其中金屬化的穿透通孔從第一主表面122延伸到蓋層114的第二主表面124。接著穿透通孔創建，除了制作多個第一輸入/輸出觸點120之外，標準晶圓過程還用于制作蓋層114的多個輸入/輸出觸點126，輸入/輸出觸點126圖案化并且定位成匹配蓋層114與其附連的裝置襯底132的輸入/輸出觸點。在蓋層114的相反的第一主表面122上，例如形成多個輸入/輸出觸點120。多個輸入/輸出觸點120和126可構造為例如銅、鎳和/或金層的金屬層的堆疊。輸入/輸出觸點堆疊中的金屬層的實際組成將取決于所使用的蓋層114的材料和附連方法。在圖1的實施例中，在蓋層114中形成的多個穿透晶圓通孔128在將放置到蓋層114的第一主表面122上的多個第一輸入/輸出觸點120以及將放置到蓋層114的第二主表面124上的多個第二輸入/輸出觸點126之下或緊接其對準。在一個實施例中，對多個第二輸入/輸出觸點126圖案化以匹配多個輸入/輸出觸點138或者蓋層114與其附連的裝置襯底132的襯墊(pad)配置，并且多個第二輸入/輸出觸點120配置成有助于到蓋層114也與其連接的襯底110的連接。在一個實施例中，穿透晶圓通孔128的直徑取決于穿透晶圓通孔128的數量以及裝置襯底132、多個輸入/輸出觸點138和多個輸入/輸出觸點116的位置。對于高密度輸入/輸出配置，使用當今技術，每個通孔128的直徑可小到十微米或更小。如所示的，蓋層114的第一主表面122上放置的多個第一輸入/輸出觸點120經由金屬化的通孔128電連接到蓋層114的第二主表面124上放置的多個第二輸入/輸出觸點 126。如前面所述，裝置襯底132包括在第一主表面140上形成的多個輸入/輸出觸點138。多個輸入/輸出觸點138示出為例如通過熱壓縮接合來接合到蓋層114的第二主表面124上放置的多個第二輸入/輸出觸點126，并且配置成匹配蓋層114的輸入/輸出觸點126。應當理解，雖然兩個單獨的層在附圖中通篇描繪為形成互連125，但是可利用任何數量的材料層。熱傳導跡線143提供有源裝置到裝置襯底132的第一主表面140的互連和熱量耗散(當前描述)。本文所使用的術語“有源裝置”可包括任何發熱元件，例如半導集成電路(1C)、簡單電阻器、諸如聲(超聲)傳感器的傳感器、光(LCD、光電ニ極管、空間光調制器)裝置或者任何相似類型發熱裝置。在所示的示范實施例中，有源裝置144包括微機電系統(MEMS)電路以及具體來說是微尺度繼電器。
如圖1所示，密封環146提供有源裝置144的氣密密封。密封環146可由任何已知密封材料組成，例如玻璃料、共晶(eutectic)金屬組成、聚合物粘合劑、熱壓縮金屬接合等。在包括玻璃料密封環146的實施例中，在組裝期間，玻璃料環(例如觸變膏)可絲網印刷到裝置襯底132或蓋層114其中之一并且干燥。在示例實施例中，玻璃料厚度在5至20微米的范圍內。印刷玻璃料環將最終形成個體有源裝置144的氣密密封148。為了形成氣密密封148，執行熔化玻璃微粒的晶圓接合過程，由此創建密封環146和氣密密封148。玻璃料環的典型晶圓處理可在真空下并且以所施加晶圓到晶圓カ來采用溫度大約400°C的玻璃回流和接合。回流玻璃料密封過程將準許密封環146氣密密封蓋層114的第二主表面124與裝置襯底132的第一主表面140之間的有源裝置144。由于機械部件在操作期間所生成的移動，有源裝置144對外部空氣以及諸如水分、灰塵微粒等不希望的微粒敏感。有源裝置144周圍的密封環146和氣密密封148可提供對于這些不希望的污染物的保護。裝置襯底132的第二主表面150可經由放置在其間的熱界面材料(TM) 154附連到可選散熱器152。在所示實施例中，有源裝置144所生成的熱量可通過散熱器152耗散到外部環境中。包含散熱器152和TM 154可取決于結構100中的附加熱量耗散能力的需要。
如上所述構成的蓋層114、有源裝置144的氣密密封、多個并聯互連以及整個裝置結構100可減輕與高功率微電子芯片結構以及更具體來說是高功率微機電系統(MEMS)中的熱量耗散關聯的問題的部分或全部。另外，如本文所述構成的3D集成芯片組件105能夠易于采用高精度、高容量安放機器來拾取和放置并且組裝到襯底110上供封裝。現在參照圖2，所示的是根據前面描述所構成的裝置結構100，描繪根據一實施例的多個熱量耗散路徑156。如前面所述，相似標號在若干視圖中通篇表示相似元件。在瞬變電流條件期間，如所示的多個熱量耗散路徑156是可用的。與要求熱量首先流經體襯底、然后通過TM并且然后流到散熱器的散熱器相比，如本文所公開的熱量耗散路徑156將熱量生成放置成與電カ線上的耗散直接連接。如所示的，在操作期間，裝置結構100以及更具體來說是有源裝置144所生成的熱量經由多個熱量耗散路徑156耗散，以及具體來說沿著從裝置144取得熱量的晶圓或蓋表面上的熱傳導跡線143耗散到互連結構125，并且向下耗散到焊料凸點倒裝芯片組件115。熱量耗散路徑156提供從有源裝置144到其金屬互連的連續熱傳導金屬通路，因而用作熱量耗散的主要路徑。倒裝芯片互連115提供通過比只依靠通過體硅等的熱量耗散更好地熱耦合到發熱源、以及更具體來說是有源裝置144的每個電接頭的許多熱耗散路徑156。除了提供許多并聯的較短電路徑156之外，倒裝芯片互連115還提供較短耗散路徑156。如所描繪的，熱量可通過由位于襯底110與蓋層114之間的倒裝芯片接頭所形成的微凸點互連115以及在蓋層114與裝置襯底132之間所形成的金屬互連125來耗散。當包含在裝置結構100中時，任何附加熱量可通過散熱器152來耗散。所述新穎的倒裝芯片方式提供較短互連路徑長度，由此使它更有利地耗散熱量。這樣的短并且高平行化的熱路徑提供優于諸如引線接合和帶接合等其它互連方法的顯著優點。采用較高功率熱量耗散能力的裝置結構配置的其它示例如圖3和圖4所描繪，其中相似標號在若干視圖中再次通篇表示相似元件。更具體地參照圖3，所示的是包括襯底110以及一般包括蓋層114和裝置襯底132的3D集成芯片組件105的裝置結構200的另ー實施例。在這個特定實施例中，并且與圖1和圖2所描繪的實施例對照，裝置襯底132放置在3D集成芯片組件105的下部，以及更具體來說，蓋層114放置在裝置襯底132的第一主表面150上。另外，有源裝置144經由熱傳導跡線143安置在裝置襯底132的第二主表面150上。裝置襯底132還包括在其中形成的多個穿透晶圓通孔130以及放置在其第一主表面140上的多個第一輸入/輸出觸點120，其中多個第二輸入/輸出觸點120通過多個穿透晶圓通孔130電連接到有源裝置144。與圖1和圖2所示的第一實施例的倒裝芯片凸點互連相似配置的倒裝芯片凸點互連在襯底110的第二主表面112與裝置襯底132的第一主表面140之間形成。可提供底部填充材料121。密封環146形成裝置襯底132與蓋層114之間的有源裝置144的氣密密封148。另外，密封環146提供裝置襯底132的第二主表面150與蓋層114的第一主表面122之間的物理接合。在這個特定實施例中，并且與圖1和圖2所描繪的實施例對照，省略了散熱器152和熱界面材料154。與所公開的第一實施例相似，裝置結構200以及更具體來說是有源裝置144所生成的熱量以與根據圖2所示熱量耗散路徑相似的方式耗散。還應當理解，與3D集成芯片組件105中的蓋層114和裝置襯底132的配置無關，包含熱界面材料154和散熱器152仍然取決于附加熱量耗散能力的需要。現在參照圖4，所示的是包括襯底110以及一般包括以與圖1和圖2所述的實施例大體相似的堆疊配置的蓋層114和裝置襯底132的3D集成芯片組件105的裝置結構300的又ー實施例。在這個特定實施例中，并且與圖1和圖2所描繪的實施例對照，省略了散熱器152和熱界面材料154。可選散熱器152經由熱界面材料(TH0154安置在蓋層114的第一主表面124上。在這個特定實施例中，省略了密封環，并且有源裝置144的氣密密封148由裝置襯底132、蓋層114以及在蓋層114與裝置襯底132之間形成的金屬互連125來形成。更具體來說，蓋層114的第二主表面124上形成的多個第二輸入/輸出觸點126以及裝置襯底132的第一主表面140上形成的多個輸入/輸出觸點138在有源裝置144周圍提供氣密密封148。在又一備選實施例中，附加互連通孔結構能夠包含在有源裝置144周圍，其中包括在蓋層114與裝置襯底132之間形成的ー組金屬互連125、通孔130，以及可包含在蓋層114與襯底110之間形成的凸點118和互連116、120以形成附加密封。與前面所公開的實施例相似，裝置結構300以及更具體來說是有源裝置144所生成的熱量以與根據圖2所示的熱量耗散路徑相似的方式耗散。應當理解，雖然圖4包括所配置的3D集成芯片組件105，其中蓋層114安置成允許附連到襯底110，但在備選實施例中，蓋層114和裝置襯底132可相對3D集成芯片組件105中的配置反轉，例如圖3所述并且所示的，以允許裝置襯底132附連到襯底110。還應當理解，與3D集成芯片組件105中的蓋層114和裝置襯底132的配置無關，包含熱界面材料154和散熱器152仍然取決于附加熱量耗散能力的需要。圖5所示的是仿真結果400，描繪了包括已知互連/堆疊配置和本文所述的新穎互連/堆疊配置的高功率微電子裝置結構的實施例的熱量耗散。更具體來說，圖5中以圖形表示熱量耗散，以示出倒裝芯片板配置的改進的熱量耗散質量。電流(A)在X軸402上表示，封裝中(通常在MEMS梁(beam)處)的最大溫度和溫度(K)在y軸403上表示。包括標準引線接合/跡線互連和散熱器的已知微電子裝置結構中的典型熱量耗散以線404描繪。如所示的，在大約30安培的電流下，引線接合/跡線互連限制限制封裝裝置的熱傳導性，弓丨起溫度變得過熱，并且如所示的超過700K。包括銅條互連和散熱器的已知微電子裝置結構的典型熱量耗散以線406描繪。如所示的，在大約30安培的電流下，包括銅條互連的已知裝置中的熱量雖然能夠比包括引線接合/跡線互連的前ー種裝置更有效地耗散熱量，但只能夠耗散其中裝置保持在超過460K的溫度的熱量。如圖1-4的以前所述的實施例中那樣配置成包括蓋層、氣密密封和互連的微電子裝置結構的典型熱量耗散以線408和410描繪。如線408所示的，在大約30安培的電流下，諸如圖1-4所述之類的包括蓋層、氣密密封、新穎倒裝芯片互連和散熱器的新穎裝置中的熱量能夠比包括引線接合/跡線互連或者基于帶的互連的以前已知裝置中更有效地耗散熱量。如線408所描繪的，溫度有效地耗散，并且裝置在大約30安培的溫度小于400K。如圖4的以前所述的實施例中那樣配置成包括蓋層、氣密密封和互連的微電子裝置結構(其中散熱器沒有并入裝置結構中)的典型熱量耗散以線410描繪。如線410所示，在大約30安培的電流下，包括蓋層和新穎倒裝芯片互連但沒有包含散熱器的新穎裝置中的熱量雖然比線408的并入散熱器的倒裝芯片實施例耗散更少熱量，但是仍然保持為能夠比包括引線接合/跡線互連或銅條互連(其中利用散熱器)的以前已知裝置中更有效地耗散熱量。如線410所描繪的，本實施例中的溫度有效地耗散，并且裝置在大約30安培的溫度小于450K。
本領域的技術人員從上述示例將理解到，本文所提供的是能夠用于改進高功率微電子裝置(例如微機電系統(MEMS)裝置)中的熱量耗散的新穎互連結構和裝置結構堆疊或封裝。通過將裝置制作成包括其中包含蓋層、裝置襯底、多個金屬互連和有源裝置、在3D集成芯片組件與作為基礎的襯底之間的多個凸點互連以及有源裝置周圍并且在蓋層與裝置襯底之間的氣密密封的3D集成芯片組件，能夠使用標準化學、機械過程等得到低成本、高性能、高產量裝置結構。此外，本文所公開的裝置結構和技術可產生包括但不限于通過増加熱量耗散能力的方式的増加的熱管理、更易于封裝集成和較低電阻互連的優點。還提供用于相當薄的易碎集成電路芯片和裝置的機械和熱管理系統。雖然本發明可容許各種修改和備選形式，但是通過示例的方式在附圖中示出并且在本文中詳細描述具體實施例。然而，應當理解，本發明不是意在局限于所公開的特定形式。而是本發明將涵蓋落入由以下所附的權利要求書限定的本發明的精神和范圍之內的所有修改、等效和備選方案。100裝置組件 105 3D集成芯片組件 110襯底
111110的第一主表面
112110的第二主表面 114蓋層
115微凸點連接
116多個輸入/輸出觸點
118焊料 凸點
120多個第一輸入/輸出觸點 121底部填充材料 122 114的第一主表面 124 114的第二主表面 125金屬互連
126多個第二輸入/輸出觸點 128多個穿透晶圓通孔 130多個穿透硅通孔(TSV)
131
132裝置襯底 15 134熱界面材料 135
136散熱器
138多個輸入/輸出觸點 140 132的第一主表面 141熱傳導層 142焊料塊 143熱傳導跡線144有源裝置146玻璃料148氣密密封
150132的第二主表面
151
152散熱器
154熱界面材料
156熱量耗散路徑
158
160
170
180
182
200第二實施例300第三實施例212
213
214216218220222224226302304306308310312314316318320322402404406408
權利要求
1.一種設備(100、200、300)，包括 三維(3D)集成芯片組件(105)，所述芯片組件包括 裝置襯底(132)； 有源裝置(144)，包括放置在所述裝置襯底(132)上的一個或多個發熱元件； 蓋層(114)，在物理上接合到所述裝置襯底(132);以及 氣密密封(148)，在所述有源裝置(144)周圍形成，所述氣密密封(148)至少部分由所述裝置襯底(132)和所述蓋層(114)來限定；以及 襯底(110)，其中所述三維(3D)集成芯片組件(105)倒裝芯片接合到所述襯底(110)， 其中多個熱量耗散路徑(156)通過所述三維(3D)集成芯片組件(105)延伸，以耗散在其中生成的熱量。
2.如權利要求1所述的設備(100、300)，還包括經由熱界面材料( Μ)(154)安置成接近所述三維(3D)集成芯片組件(105)的散熱器(152)，用于有助于從所述設備(100、300)耗散熱量。
3.如權利要求1所述的設備(100、300)，其中，所述蓋層(114)還包括在其中形成的多個穿透晶圓通孔(130)以及放置在其第一主表面(122)之上的多個第一輸入/輸出觸點(120)和放置在其第二主表面(124)之上的多個第二輸入/輸出觸點(126)，其中所述多個第二輸入/輸出觸點(126)通過所述多個穿透晶圓通孔(130)電連接到所述多個第一輸入/輸出觸點(120)。
4.如權利要求1所述的設備(200)，其中，所述裝置襯底(132)還包括在其中形成的多個穿透晶圓通孔(130)以及放置在其第一主表面(140)之上的多個第一輸入/輸出觸點(120)，其中所述多個第二輸入/輸出觸點(120)通過所述多個穿透晶圓通孔(130)電連接到所述有源裝置(144)。
5.如權利要求1所述的設備，其中，在所述有源裝置(144)周圍所形成的所述氣密密封(148)由所述裝置襯底(132)、所述蓋層(114)以及互連所述蓋層(114)和所述裝置襯底(132)的多個電互連(126、138、143)來限定。
6.如權利要求1所述的設備，還包括在所述有源裝置(144)周圍放置的密封環(146)，其中在所述有源裝置(144)周圍形成的所述氣密密封(148)由所述裝置襯底(132)、所述蓋層(114)和所述密封環(146)來限定。
7.—種設備,包括 MEMS裝置(105)，包括蓋層(114)和至少部分由所述蓋層(114)所限定的氣密密封(148);以及 襯底(110)， 其中所述MEMS裝置(105)配置成倒裝芯片接合到所述襯底(110)。
8.如權利要求7所述的設備，其中，所述蓋層(114)還包括在其中形成的多個穿透晶圓通孔(130)以及放置在其第一主表面(122)之上的多個第一輸入/輸出觸點(120)和放置在其第二主表面(124)之上的多個第二輸入/輸出觸點(126),其中所述多個第二輸入/輸出觸點(124)通過所述多個穿透晶圓通孔(130)電連接到所述多個第一輸入/輸出觸點(120)，以及 其中放置在所述蓋層(114)的所述第一主表面(122)之上的所述多個第一輸入/輸出觸點(120)有助于耦合到所述蓋層(114)與其附連的所述襯底(110)的多個輸入/輸出襯墊(116)，以及 其中放置在所述蓋層(114)的所述第二主表面(124)之上的所述多個第二輸入/輸出觸點(126)有助于耦合到所述蓋層(114)也與其附連的所述裝置襯底(132)的多個輸入/輸出觸點(138)。
9.如權利要求7所述的設備(200)，其中，所述裝置襯底(132)還包括在其中形成的多個穿透晶圓通孔(130)以及放置在其第一主表面(140)之上的多個第一輸入/輸出觸點(120)，其中所述多個第一輸入/輸出觸點(120)通過所述多個穿透晶圓通孔(130)和多個熱傳導跡線(142)電連接到所述有源裝置(144)，并且其中放置在所述裝置襯底(132)的所述第一主表面(140)之上的所述多個第一輸入/輸出觸點(120)有助于耦合到所述裝置襯底(132 )與其附連的所述襯底(110)的多個輸入/輸出襯墊(116 )。
10.一種方法，包括 提供三維(3D)集成芯片組件(105)，提供所述芯片組件的所述方法包括 提供具有第一主表面(140)和第二主表面(150)的裝置襯底(132)，所述裝置襯底(132)包括所述第一主表面(140)和所述第二主表面(150)的至少一個上的多個輸入/輸出連接(138、143)； 在所述裝置襯底(132)上放置包括一個或多個集成電路的有源裝置(144); 將蓋層(114)接合到所述裝置襯底(132)，所述蓋層(114)具有第一主表面(122)和第二主表面(124)； 在所述有源裝置(144)周圍形成氣密密封(158)，所述氣密密封(158)至少部分由所述裝置襯底(132)和所述蓋層(114)來限定；以及 提供包括多個輸入/輸出連接(116)的襯底(110);以及 將所述三維(3D)集成芯片組件(105)倒裝芯片接合到所述襯底(110)以形成設備(100、200、300)， 其中所述設備(100、200、300 )提供通過所述三維(3D )集成芯片組件(105 )的多個熱量耗散路徑(156)，以耗散所述設備(100、200、300)中生成的熱量。
全文摘要
本發明的名稱是“包括增加的熱耗散能力的3D集成電子裝置結構”。微電子裝置結構包括增加的熱耗散能力。該結構包括倒裝芯片接合到襯底的三維(3D)集成芯片組件。芯片組件包括裝置襯底，其包括放置在其上有源裝置。蓋層在物理上接合到裝置襯底，以至少部分限定有源裝置周圍的氣密密封。微電子裝置結構提供通過其的多個熱量耗散路徑，以耗散在其中生成的熱量。
文檔編號B81B7/00GK103030093SQ201210376998
公開日2013年4月10日 申請日期2012年10月8日 優先權日2011年9月30日
發明者K.R.納加卡, C.F.基梅爾 申請人:通用電氣公司