專利名稱：一種mems和ic單片集成方法
技術領域：
本發明屬于微電子機械系統(MEMS)和集成電路IC(CMOS)加工工藝領域，涉及 MEMS和IC工藝的單片集成方法，采用MEMS-IC-MEMS的混合工藝方法在單個圓片上同時形成MEMS和CMOS部分，特別應用在含有CMOS電路的MEMS芯片制作領域。
背景技術：
MEMS和IC單片集成的優點很多，包括減小寄生電容，減小芯片體積，降低成本， 減小封裝壓力，提高可靠性等。通常選用的集成化方案為先IC后MEMS工藝制作，即為 post-CMOS工藝。post-CMOS的集成方案的設計重點在于如何控制MEMS工藝對IC電路的影響。由于IC電路是由單管NMOS或者PMOS組成的，而研究表明單管的閾值、遷移率等性能與溝道應力相關。采用post-CMOS工藝時，CMOS和MEMS結構之間的隔離普遍選用了氧化硅和氮化硅薄膜。而氮化硅薄膜的應力非常大且不容易控制，薄膜結構可能在溝道內產生應力，從而使單管特性偏離最初的設計值，嚴重時甚至會使整個電路失效。MEMS領域有很多相關研究來制作低應力氮化硅，但是每種工藝都很復雜，需要很高的控制度。且目前單片集成方案中，氮化硅薄膜是不得不使用的材料，它被用于IC部分的鈍化、MEMS區域電學隔離、MEMS釋放的自停止層。目前ADI等著名芯片公司的集成化方案中有的使用的是PECVD 的氮化硅，有的使用的是LPCVD的低應力氮化硅，這些方案對加工設備以及對工藝的可控性有很高的要求，需要生產的氮化硅薄膜同時具備低應力和高腐蝕選擇比，一般的設備很難做出滿足需求的氮化硅薄膜。
發明內容
本發明的目的在于提供一種MEMS和IC工藝的單片集成方法，不需要專用的低應力氮化硅生產設備，采用先IC后MEMS的方法，在滿足MEMS可動結構和IC單片集成的需求的同時，能夠控制片內應力，從而降低集成化工藝對IC電路性能的影響。本發明的控制集成化片內應力的MEMS和IC單片集成方法，包括下述步驟I)在基片上采用IC工藝在IC區域制作CMOS電路，完成除金屬互連以外的所有 IC工藝，然后依次淀積氧化硅層和氮化硅層作為IC區域的保護層；2)采用MEMS表面犧牲層工藝在基片的MEMS區域制作MEMS結構；3)刻蝕去除IC區域的氮化硅保護層；4)刻蝕IC區域的氧化硅保護層形成IC區域的引線孔，然后淀積并圖形化金屬形成金屬互連；5)用光刻膠保護MEMS結構以外的區域，去除犧牲層，釋放MEMS可動結構；6)去除光刻膠，制得單片集成芯片。上述步驟I)中IC區域保護層的制作選用低溫淀積方法，如低壓化學氣相淀積 (LPCVD)。為保證IC區域保護層的質量，其中的氮化硅保護層優選為LPCVD的氮化硅。上述步驟2)MEMS結構的制作主要包括淀積犧牲層并圖形化犧牲層；淀積結構層并圖形化結構層。所述犧牲層采用低溫淀積方法(如LPCVD)制備，犧牲層的材料優選為磷硅玻璃；所述結構層也采用低溫淀積方法(如LPCVD)制備，材料優選為多晶硅(Poly-Si)。上述步驟3)刻蝕去除IC區域的氮化硅保護層的實施只要是在步驟4)刻蝕氧化硅層形成引線孔之前即可，可以在步驟2)之前或之后進行，也可以在步驟2)制作MEMS結構的過程中進行。優選方案為步驟3)在步驟2)之后進行，在步驟2)制作MEMS結構的過程中，MEMS區域外的犧牲層在淀積結構層之前須全部去除，以露出步驟3)中需要去除的IC 區域的氮化硅。上述步驟3)采用刻蝕方法去除MEMS區域之外的所有氮化硅，以去除氮化硅應力對IC電路的影響，而刻蝕氮化硅后剩余的MEMS區域圖形化的氮化硅作為MEMS結構釋放的腐蝕自停止層和MEMS區域的電學隔離(可動結構和下電極或襯底的隔離)。上述步驟4)在IC區域采用干法刻蝕氧化硅保護層，以實現金屬互連的引線孔；所述金屬采用低溫淀積方法制備，如濺射和蒸發等物理氣相淀積(PVD)方法；金屬材料優選為招(Al) ο上述步驟5)先在整個基片上涂光刻膠，然后光刻，在MEMS區域以外的區域形成光刻膠保護層。上述步驟5)采用濕法腐蝕犧牲層，釋放MEMS結構。采用上述IC-MEMS交叉工藝實現MEMS和IC的單片集成，工藝簡單，使用最普通的材料，不需要高級的加工設備，通過選擇性去除氮化硅保護層來控制集成化片內應力。本發明提出的集成化方法具有以下優勢I.微機械與IC單片集成，處理電路靠近微結構，減小了寄生電容和分布電容，提高檢測信號的精度。2.本發明設計的工藝流程IC部分幾乎不受MEMS工序的影響，保證了 IC部分的性倉泛。3.本發明設計的工藝不需要平整，不需要填平材料以及化學機械拋光(CMP)工藝，不會引入不必要的殘余應力問題，提高了工藝的可靠性。4.本發明設計的工藝流程保證了 MEMS和IC區域互連實現了直接金屬連接，不需要在MEMS工藝之前預先在MEMS區域下方完成互連。5.本發明的工藝流程包含的工序都屬于成熟的技術，工藝難度比較低，易獲得較聞的成品率。6.本發明簡化了以往的集成化制作過程，并不會引入不平整表面給光刻帶來的困難。
a) 圖1(h)為實施例I集成化工藝流程示意圖，其中
a)為使用CMOS工藝制作完成IC區域并填充保護絕緣層的示意b) 圖1(d)為采用MEMS工藝制作諧振器的示意e)為刻蝕IC區域氮化硅的示意f)為刻蝕互連引線孔的示意g)為淀積金屬和形成金屬互聯的示意圖I (h)為MEMS可動結構釋放的示意圖。圖2為實施例I制備的NMOS單管特性曲線，其中(a)為Id-Vd曲線，(b)為Id-Vg 曲線。圖3為實施例I制備的PMOS單管特性曲線，其中(a)為Id-Vd曲線，(b)為Id-Vg 曲線。圖4 (a)為對比例I制備的NMOS在Vd = 50mv時的Id-Vg曲線；圖4(b)為對比例I制備的PMOS在Vd = -50mv時的Id-Vg曲線。圖中1_基片；2_CM0S電路；3_MEMS下電極；4_氧化硅層；5_氮化硅層；6_磷硅玻璃犧牲層；7_多晶硅結構層；8_引線孔；9_金屬互連引線；10_多晶硅可動結構。
具體實施例方式本發明的MEMS和IC單片集成方法可對IC部分進行應力控制，主要適用于制作硅襯底上的包含IC部分和由犧牲層工藝實現可動結構的MEMS器件芯片，如加速度計，陀螺等傳感器，可調電容結構等執行器。實施例I下面以單片集成平板電容式諧振器的制備為例對本發明的方法進行具體說明，制作步驟如下I、以單晶硅基片作為芯片的基片1，在基片I上采用IC工藝制作CMOS電路2，完成除金屬互連以外的所有工藝；在制作MOS器件多晶硅柵時可同時制作MEMS器件的多晶硅下電極32、淀積IC區域保護層，包括=LPCVD氧化硅3000 A，LPCVD氮化硅1800 A，在整個
基片I上形成氧化硅層4和氮化硅層5，如圖I (a)所示；3、采用MEMS表面犧牲層工藝制作可動結構，包括a) LPCVD磷硅玻璃I μ m，形成磷硅玻璃犧牲層6，見圖I (b);然后光刻定義錨點圖形，RIE (反應離子刻蝕)磷硅玻璃犧牲層6，露出錨點區域；b) LPCVD多晶硅2 μ m，得多晶硅結構層7，如圖1(c)所示，并對多晶硅結構層7進行摻雜注入，950°C致密退火激活；c)光刻定義諧振體結構，RIE多晶硅2 μ m，得諧振體結構，如圖I (d)所示；4、RIE刻蝕IC區域的氮化硅層5，剩下MEMS部分的氮化硅層為MEMS結構釋放時的腐蝕自停止層，如圖1(e)所示；5、刻蝕引線孔，淀積并圖形化金屬a)光刻定義引線孔圖形，RIE氧化硅層4，氧化硅層4余厚200A-700 A，再用BHF(緩沖氫氟酸溶液)過腐蝕氧化硅，形成引線孔8，如圖1(f)所示；b)濺射電極鋁1.0_1.2μπι;光刻定義引線圖形，刻蝕鋁1.0_1.2μπι形成引線9， 見圖1(g);6、用光刻膠保護金屬線，BHF腐蝕磷硅玻璃釋放結構，去除犧牲層，得到多晶硅可動結構10，如圖1(h)所示，制得單片集成芯片。上述制備方法中，用于諧振器的結構層材料除了多晶硅以外，可以選用別的材料； 相應的，犧牲層的材料也可以用別的材料；金屬引線除Al以外，也可以使用Cu等導電材料(非重金屬)。上述制備工藝中，步驟3的IC工藝完成之后，后續的MEMS高溫工藝的溫度都不超過950°C，LPCVD氮化硅的溫度為780°C，LPCVD磷硅玻璃為610°C ；LPCVD多晶硅為610°C ； LPCVD氧化硅的溫度為680°C，退火溫度為950°C。因此MEMS工藝不會對MOS管的特性造成致命的影響。為了方便去除IC區域的氮化硅層，需要配合結構設計特征在上述步驟2a)刻蝕犧牲層形成錨點區域和步驟2c)刻蝕多晶硅時，所有IC部分的犧牲層和多晶硅結構層都需要刻蝕掉。對比例I為了對比應力控制結果，在本對比例中未選擇性去除氮化硅保護層，其步驟和上述實施例I基本相同，首先進行上述步驟1-3，省去上述步驟4，上述步驟5 a)改為“光刻定義引線孔圖形，RIE氧化硅、氮化硅保護層，氧化硅層余厚200A-700 A，再用BHF(緩沖氫氟酸溶液)過腐蝕氧化硅，形成引線孔。”之后完成步驟6。器件性能比較觀察實施例I和對比例I制備的器件發現，實施例I的單管閾值為NMOS管I. IV， PMOS管-O. 77V，單管特性曲線如圖2、3所示。通過對比例I的低Vd時的Id-Vg曲線提取閾值，發現對比例I的單管閾值分別為NMOS管I. 55V，PMOS管-O. 25V，參見圖4(a)和圖 4(b)。對比結果表明實施例I減少應力的步驟(步驟4)對IC性能的影響非常明顯。本發明的實驗結果表明，IC區域去掉氮化硅保護層和未去掉氮化硅保護層的單管性能有明顯差異，使用本發明的集成化方案，可以大大降低使用氮化硅薄膜作IC和MEMS隔離時帶來的應力影響。本發明同樣適用于別的MEMS與CMOS相互集成的傳感器系統的制備,作為一種標準化的集成工藝來實現各種功能的MEMS器件系統。實施例中的MEMS犧牲層工藝僅是選用了單層犧牲層工藝，并選擇以集成諧振器來作例子說明，本領域的技術人員應當理解，在不脫離本專利實質的范圍內，可以針對本專利中器件結構和材料選擇做一定的變化和修改， 其制備方法也不限于實施例中所公開的內容，MEMS犧牲層工藝選用更復雜的多層犧牲層工藝(包含淀積多個電極、多層結構)也依然適用。
權利要求
1.一種MEMS和IC單片集成方法，包括以下步驟1)在基片上采用IC工藝在IC區域制作CMOS電路，完成除金屬互連以外的所有IC工藝，然后依次淀積氧化硅層和氮化硅層作為IC區域的保護層；2)采用MEMS表面犧牲層工藝制作MEMS結構；3)刻蝕去除IC區域的氮化硅保護層；4)刻蝕IC區域的氧化硅保護層形成引線孔，然后淀積并圖形化金屬形成金屬互連；5)用光刻膠保護MEMS結構以外的區域，去除犧牲層，釋放MEMS可動結構；6)去除光刻膠，制得單片集成芯片。
2.如權利要求I所述的MEMS和IC單片集成方法，其特征在于，步驟I)所述基片為單晶娃片O
3.如權利要求I所述的MEMS和IC單片集成方法，其特征在于，步驟I)中采用低壓化學氣相淀積方法淀積氧化硅和氮化硅作為保護層。
4.如權利要求I所述的MEMS和IC單片集成方法，其特征在于，步驟2)先淀積犧牲層并圖形化犧牲層，去除MEMS區域外的犧牲層后再淀積結構層并圖形化結構層，得到MEMS結構。
5.如權利要求4所述的MEMS和IC單片集成方法，其特征在于，步驟2)所述犧牲層和結構層均采用低壓化學氣相淀積方法制備，所述犧牲層的材料為磷硅玻璃，所述結構層的材料為多晶娃。
6.如權利要求I所述的MEMS和IC單片集成方法，其特征在于，步驟3)在步驟2)之前或之后進行，或者在步驟2)制作MEMS結構的過程中進行，但必須在步驟4)之前完成。
7.如權利要求I所述的MEMS和IC單片集成方法，其特征在于，步驟3)刻蝕去除MEMS 區域之外的所有氮化硅保護層，而剩余的MEMS區域圖形化的氮化硅層用作后續MEMS結構釋放的腐蝕自停止層和MEMS區域的電學隔離。
8.如權利要求I所述的MEMS和IC單片集成方法，其特征在于，步驟4)在IC區域干法刻蝕氧化硅保護層，形成引線孔。
9.如權利要求I所述的MEMS和IC單片集成方法，其特征在于，步驟4)中采用濺射或蒸發的方法淀積金屬。
10.如權利要求I所述的MEMS和IC單片集成方法，其特征在于，步驟5)采用濕法腐蝕去除犧牲層。
全文摘要
本發明公開了一種MEMS和IC單片集成方法，先在基片上完成除金屬互連以外的所有IC工藝，然后依次淀積氧化硅層和氮化硅層作為IC區域的保護層；再采用MEMS表面犧牲層工藝制作MEMS結構；刻蝕去除IC區域的氮化硅保護層之后，刻蝕氧化硅保護層形成引線孔，淀積并圖形化金屬形成金屬互連；最后去除MEMS區域的犧牲層，釋放MEMS可動結構。該方法不需要專用的低應力氮化硅生產設備，采用IC-MEMS交叉工藝，通過選擇性去除氮化硅保護層來控制集成化片內應力，從而降低集成化工藝對IC電路性能的影響，工藝簡單可靠。
文檔編號B81C1/00GK102583224SQ20121006034
公開日2012年7月18日 申請日期2012年3月8日 優先權日2012年3月8日
發明者何軍, 劉鵬, 張大成, 李婷, 楊芳, 林琛, 王瑋, 田大宇, 羅葵, 趙丹淇 申請人:北京大學