專利名稱:微機電器件蝕刻停止的制作方法
技術領域:
本發明涉及半導體領域,更具體地,本發明涉及一種微機電器件蝕刻停止。
背景技術:
晶圓級封裝(WLP)技術用于晶圓級的半導體器件封裝。為了提高電性能并降低成本,可以在各種各樣的工藝技術中采用WLP,其中,上述工藝技術包括3D集成電路(1C)、芯片級封裝(CSP)器件、以及微機電系統(MEMS)。然而,對于當前WLP技術和該技術提供的晶圓制造和封裝工藝的集成存在若干限制。封裝方法(例如,保護器件和提供互連)可能與用于形成器件的制造工藝不兼容。此外,解決方法通常需要復雜的封裝方案,該封裝方案會造成面積/密度損失、污染問題、和/或結構性弱點。在一實例中,由于缺乏對犧牲層蝕刻的控制,MEMS器件在固定區中具有較差的機械結構。
發明內容
本發明提供了多個不同實施例。根據一實施例,提供了一種微機電系統(MEMS)器件。該器件包括襯底;介電層,位于襯底上方;蝕刻停止層,位于介電層上方;兩個定位塞,位于介電層上方,兩個定位塞均與設置在介電層上方的蝕刻停止層或者頂部金屬層相接觸;以及微機電系統(MEMS)結構層,被設置在空腔的上方,通過釋放犧牲層,在兩個定位塞之間并且在蝕刻停止層上方形成空腔。另一主要實施例提供了一種制造微機電系統(MEMS)器件的方法。該方法包括提供襯底;在襯底上方形成介電層;在介電層上方形成蝕刻停止層;在蝕刻停止層上方形成犧牲層;在犧牲層上方形成微機電系統(MEMS)結構層;在介電層上方形成兩個定位塞,兩 個定位塞均與位于介電層上方的蝕刻停止層或頂部金屬層相接觸;圖案化MEMS結構層,從而形成釋放孔;以及通過MEMS結構層的釋放孔去除位于兩個定位塞之間并且位于蝕刻停止層上方的犧牲層。為了解決現有技術中所存在的問題,根據本發明的一個方面,提供了一種微機電系統(MEMS)器件,包括襯底;介電層,位于所述襯底上方;蝕刻停止層,位于所述介電層上方;兩個定位塞,位于所述介電層上方,所述兩個定位塞均與設置在所述介電層上方的所述蝕刻停止層或者頂部金屬層相接觸;以及微機電系統(MEMS)結構層,被設置在空腔的上方,通過釋放所述犧牲層,在所述兩個定位塞之間并且在所述蝕刻停止層上方形成所述空腔。在該器件中,所述蝕刻停止層包含介電材料或者非導電材料。在該器件中,所述蝕刻停止層耐HF蒸汽、耐液態HF、和/或耐緩沖HF。在該器件中,所述蝕刻停止層由AIN、SiCJP /或無定形碳構成。在該器件中,所述介電層和所述犧牲層由相同材料構成。在該器件中,所述定位塞被設置為穿過所述MEMS結構層和/或所述犧牲層。 在該器件中,所述定位塞由導電材料或者非導電材料構成。
在該器件中,所述定位塞由SiGe、多晶硅、鎢、氮化鈦、和/或氧化鋁構成。在該器件中,所述頂部金屬層被設置在所述蝕刻停止層上方;并且所述器件進一步包括導電通孔,被設置為穿過所述MEMS結構層,從而與所述頂部金屬層相接觸。在該器件中,所述頂部金屬層被設置在位于所述介電層上方的部分中,并且其中,所述蝕刻停止層被設置在所述頂部金屬層的所述部分之間。根據本發明的另一方面,提供了一種制造微機電系統(MEMS)器件的方法,所述方法包括提供襯底;在所述襯底上方形成介電層;在所述介電層上方形成蝕刻停止層;在所述蝕刻停止層上方形成犧牲層;在所述犧牲層上方形成微機電系統(MEMS)結構層;在所述介電層上方形成兩個定位塞,所述兩個定位塞均與位于所述介電層上方的所述蝕刻停止層或頂部金屬層相接觸;圖案化所述MEMS結構層,從而形成釋放孔;以及通過所述MEMS結構層的所述釋放孔去除位于所述兩個定位塞之間并且位于所述蝕刻停止層上方的所述犧牲層。
在該方法中,所述蝕刻停止層由介電材料或者非導電材料構成。在該方法中,所述蝕刻停止層耐HF蒸汽、耐液態HF、和/或耐緩沖HF。在該方法中,所述蝕刻停止層由AIN、SiCjP /或無定形碳構成。在該方法中,所述介電層和所述犧牲層由相同材料構成。在該方法中,所得形成的所述定位塞穿過所述MEMS結構層和/或所述犧牲層。
在該方法中,所述定位塞由導電材料或非導電材料構成。在該方法中,所述定位塞由SiGe、多晶硅、鎢、氮化鈦、和/或氧化鋁構成。在該方法中,進一步包括在所述蝕刻停止層上方形成所述頂部金屬層;以及形成穿過所述MEMS結構層和所述犧牲層,從而與所述頂部金屬層相接觸的導電通孔。在該方法中,進一步包括在所述介電層上方的部分中形成所述頂部金屬層;以及在所述頂部金屬層的所述部分之間形成所述蝕刻停止層。
當結合附圖進行閱讀時,根據下面詳細的描述可以更好地理解本發明的多方面。應該強調的是,根據工業中的標準實踐,各種部件沒有被按比例繪制。實際上,為了清楚的討論,各種部件的尺寸可以被任意增加或減少。圖I為根據本發明的實施例的制造微機電系統(MEMS)器件的方法的流程圖。圖2A至圖2K-1為根據本發明的實施例的在各個制造階段的MEMS器件的橫截面圖,圖2K-2為在圖2K-1中所示的制造階段的MEMS器件的俯視圖。圖3A-圖6A和圖3B-圖6B為根據本發明的實施例的分別具有非導電定位塞和導電定位塞的MEMS器件的橫截面圖。圖7A至圖7J-1為根據本發明的實施例的在各個制造階段的MEMS器件的橫截面圖,圖7J-2為在圖7J-1中所示的制造階段的MEMS器件的俯視圖。圖8A-圖IlA和圖8B-圖IlB為根據本發明的實施例的分別具有非導電定位塞和導電定位塞的MEMS器件的橫截面圖。
具體實施方式
可以理解,為了實施本發明的不同部件,以下發明提供了許多不同的實施例或示例。以下描述元件和布置的特定實例以簡化本發明。當然這些僅僅是實例并不旨在進行限定。再者,以下描述中第一部件形成在第二部件上方或之上可以包括第一部件和第二部件直接接觸形成的實施例,還可包括將附加部件形成插入到第一部件和第二部件之間,從而使得第一部件和第二部件不直接接觸的實施例。為了簡明和清楚,可以任意地以不同的尺寸繪制各種部件。應該注意,為了簡明和清楚,在附圖中類似地標示出相同或相似部件。另夕卜,為了清楚,可以簡化某些附圖。因此,附圖可能沒有示出給定裝置(例如,器件)或方法的所有元件。在本文中,參考作為本發明的 理想配制的示意圖的附圖來描述本發明的各個方面。這樣,可以預期諸如制造技術和/或公差可能導致示意圖的形狀變化。因此,通過本發明所提出本發明的各個方面不應該被理解為局限于在本文中所示出和描述的元件(例如,區域、層、部分、襯底等)的特定形狀,而是包括例如由于制造而導致的形狀的偏差。例如,作為矩形所示和所述的元件可以在其邊緣處具有圓形或曲線特性和/或梯度密度,而不是從一個元件至另一個元件的不連續變化。因此,在圖中示出的元件實際上是示意性的,并且其形狀不用于示出元件的實際形狀,并且不用于限定本發明的范圍。可以理解,當將諸如區域、層、部分、襯底等的元件稱作位于另一元件“上方”時,該元件可以直接位于其他元件的“上方”或者還可能具有中間元件。相反,當將元件稱作直接處于另一元件的上方時,不存在中間元件。應該進一步理解,當將元件稱作形成在另一元件的上方時,可以在其他元件或中間元件的上方生長、沉積、蝕刻、附接、連接、耦合、或者相反,制備或制造該元件。另外,本文可能使用空間相對術語(諸如,“下”或“底部”和“上”或“頂部”),以描述如附圖所示的一個元件與另一元件的關系。應該理解,除了在圖中示出的定向之外,這些術語旨在包括裝置的不同定向。例如,如果翻轉在附圖中的裝置,則所述的位于另一元件“下”側的元件定位在另一元件的“上”側。因此,術語“下”可以根據裝置的具體定向包括“下”和“上”這兩個定向。類似地,如果翻轉在附圖中的元件,則所述的位于另一元件“下方”或“之下”的元件定向為位于另一元件的“上方”。因此,術語“下方”或“之下”可以包括上方和下方這兩個定向。除非另有定義,否則本文所用的所有術語(包括技術上的和理論上的術語)的含義與本發明所屬領域的普通技術人員通常理解的含義相同。應當進一步理解,例如通用字典中限定的術語的含義應該被解釋為與相關技術和本發明的上下文中的意思相一致的含義。如這里所用的,除非文中明確說明,否則單數形式“一個(a,an)”和“該(the) ”也包括復數形式。還應當進一步理解,術語“包括”和/或“包含”用在本說明書中時,其指明存在所述特征、整數、步驟、操作、元件和/或成分,但并不排除存在或者增加一個或多個其它特征、整數、步驟、操作、元件、成分和/或它們的組合。術語“和/或”包括所列相關術語中的一個或多個的任何一個或者所有組合。應該理解,盡管這里使用術語“第一”和“第二”來描述各種區域、層和/或部分,但是沒有通過這些術語限定這些區域、層、和/或部分。僅將這些術語用于區分一區域、一層、或一部分和另一區域、另一層、或另一部分。因此,可以把下文中所討論的第一區域、第一層、或第一部分稱為第二區域、第二層、或第二部分,并且類似地,在不背離本發明的教導的情況下,可以將第二區域、第二層、或第二部分稱為第一區域、第一層、或第一部分。應該理解,可以僅簡要描述器件的若干處理步驟和/或部件,這些步驟和/或部件對于本領域中的技術人員來說是眾所周知的。此外,可以增加額外的處理步驟或部件,并且可以去除和/或改變某一以下處理步驟或部件,同時仍實現權利要求。因此,應該將以下描述理解為僅表示實例,并不旨在提出需要一個或多個步驟或部件。應該進一步理解,本發明通常與適用于襯底封裝的WLP相關。本文所述的襯底可以采用多種形式,該多種形式包括,但不限于,具有包括通過基于CMOS的工藝所形成的集成電路的晶圓(或者其部分)、管芯、微機電系統(MEMS)襯底、頂蓋(capping)襯底、具有形成在其上的CMOS器件和MEMS器件的單個襯底等。相反,載體晶圓可能不包括集成電路。此外,如上所述,本文描述了具體實施例,該具體實施例僅為示例性的并不旨在限定。現在,參考圖1,示出了根據本發明的實施例的制造MEMS器件的方法100的流程圖。方法100從框102開始,其中,提供襯底。在框104中,在襯底上方形成介電層。在框 106中,在介電層上方形成蝕刻停止層。在框108中,在蝕刻停止層上方形成犧牲層。在框110中,在犧牲層的上方形成微機電系統(MEMS)結構層。在框112中,在介電層上方形成兩個定位塞,這兩個定位塞均與位于介電層上方的蝕刻停止層或頂部金屬層接觸。在框114中,將MEMS結構層圖案化,從而形成釋放孔。在框116中,通過MEMS結構層的釋放孔去除犧牲層,該犧牲層位于在兩個定位塞之間和蝕刻停止層上方。應該注意,可以對方法100的操作進行重新布置或者修改,而不超出各個方面的范圍。應該進一步注意,可以在圖I的方法100之前、之中、以及之后提供額外工藝,并且本文中僅簡要描述了其他一些工藝。在一實例中,蝕刻停止層包括電介質材料或非導電材料。在另一實例中,蝕刻停止層耐HF蒸汽、耐液體HF、和/或耐緩沖HF。在另一實例中,蝕刻停止層包括A1N、SiCjP /或無定形碳。在另一實例中,介電層和犧牲層均包括相同材料,比如氧化物。在另一實例中,通過MEMS結構層和/或犧牲層形成定位塞。在另一實例中,定位塞由導電材料或非導電材料形成。在另一實例中,定位塞由SiGe、多晶硅、鎢、氮化鈦、和/或氧化鋁。在又一實例中,方法100可以進一步包括在蝕刻停止層上方形成頂部金屬層,并且形成金屬通孔或導體通孔,該通孔穿過MEMS結構層和犧牲層,從而與頂部金屬層接觸。在又一實例中,方法100可以進一步包括在介電層上方的部分中形成頂部金屬層,并且在頂部金屬層的部分之間形成蝕刻停止層。襯底可以包括各種半導體器件、和/或其他適當有源器件和/或無源器件。示例半導體器件包括集成電路,該集成電路包括具有互補MOSFET (CMOS)部件的金屬絕緣體半導體場效應晶體管(MOSFET)、CIS、和/或其他適當有源器件和/或無源器件。在實施例中,襯底可以包括使用基于CMOS工藝設計和形成的集成電路(或者集成電路的部分)。可以通過硅晶圓制造MEMS襯底,并且該MEMS襯底包括:MEMS特征和/或功能。具有通過其他半導體制造技術所形成的器件(例如集成電路)的襯底也在所述方法的范圍內。根據一個方面,MEMS結構的襯底可以包括硅晶圓,并且還可以包括其他元素半導體,例如鍺;或者化合物半導體,例如,碳化硅、砷化鎵、砷化銦、和/或磷化銦。可以通過本領域通常公知的各種沉積、圖案化、和蝕刻技術來形成上述方法100的各種結構。
現在,參照圖2A至圖2K-2,圖2A至圖2K_1為根據本發明的實施例的在各種制造階段的MEMS器件200的橫截面圖,并且圖2K-2為在圖2K-1中所示的制造階段的MEMS器件的俯視圖。圖2A示出了襯底202。在一實施例中,襯底202可以包括半導體襯底,并且可以由硅構成,或者可選地,可以由鍺化硅、砷化鎵、或者其他適當半導體材料構成。襯底可以進一步包括摻雜有源區域和其他部件,例如埋層、和/或外延層。此外,襯底可以為絕緣體上半導體,例如絕緣體上硅(SOI) 。在其他實施例中,半導體襯底可以包括摻雜外延層、梯度半導體層、和/或可以進一步包括覆蓋不同類型的另一半導體層的半導體層,例如,鍺化硅層上的娃層。在其他實例中,化合物半導體襯底可以包括多層娃襯底,或者娃襯底可以包括多層化合物半導體結構。可以將有源區配置為NMOS器件(例如,nFET)或者PMOS器件(例如,pFET)。半導體襯底可以包括在先前工藝步驟期間所形成的或者在隨后工藝步驟期間形成的下層、器件、結、以及其他部件(未示出)。圖2B示出了形成在襯底202上方的介電層204。在一個實施例中,介電層204包括由介電材料構成的介電層206,例如CMOS工藝的氧化物或氮化物,并且可以進一步包括通過通孔210互連的多個金屬層208。可以通過各種沉積工藝和蝕刻工藝形成介電層206、金屬層208、以及通孔210。圖2C示出了形成在介電層204上方的蝕刻停止層212。根據一個方面,蝕刻停止層212由介電材料或非導電材料構成。根據另一方面,蝕刻停止層212耐HF蒸汽、耐液體HF、和/或耐緩沖HF。根據另一方面,蝕刻停止層212包括由AIN、SiCjP /或無定形碳構成。根據另一方面,形成與CMOS工藝兼容的蝕刻停止層212。可以使用各種傳統的沉積、圖案化、以及蝕刻技術和工具來形成蝕刻停止層212。優選地,蝕刻停止層212控制隨后在蝕刻停止層上方形成的犧牲層的垂直蝕刻。圖2D示出了形成在蝕刻停止層212上方的頂部金屬層214(例如,頂部金屬層214a、214b、214c)以及將頂部金屬層214連接至金屬層208的相應通孔215。可以使用各種傳統沉積、圖案化、以及蝕刻工藝和工具來形成頂部金屬層214和通孔215。圖2E示出了形成在頂部金屬層214或蝕刻停止層212上方的犧牲層216。根據一個方面,在一個實例中,吸收層216由與介電層206相同的材料構成,例如,氧化硅,但是在其他實施例中,可以由不同材料組成。在一個實例中,犧牲層216可以由各種材料構成,例如,金屬、聚合物、氮化物、氧化物、或者其組合,但是如下文中進一步描述,犧牲層可以由能夠從隨后形成的MEMS結構層218選擇性地去除的材料構成。犧牲層216通過諸如化學機械平坦化(CMP)進行平坦化,從而提供了更堅固的機械結構。根據一個方面,可以通過各種傳統技術和工具,例如,通過化學汽相沉積(CVD)、低壓CVD (LPCVD)、物理汽相沉積(PVD)、電鍍、蒸發、電子束蒸發(電子束蒸鍍機)、離子束、能量束、其組合、和/或其他適當沉積工藝來形成犧牲層216。圖2F示出了形成在犧牲層216上方的微機電系統(MEMS)結構層218。在一實施例中,可以沉積和平坦化MEMS結構層218,或者在另一實施例中,可以將MEMS結構層218與另一晶圓結合。在一個方面中,MEMS結構層218可以由各種材料構成,但是該MEMS結構層218根據犧牲層216的隨后蝕刻是選擇性的。圖2G示出了形成在介電層204上方的兩個定位塞220 (例如,定位塞220a、220b)。在該實施例中,兩個定位塞220均與蝕刻停止層212接觸。在其他實施例中,如下文中關于圖4A-圖4B、圖6A-圖6B、以及圖IlA-圖IlB進一步描述,定位塞220均與位于介電層204的上方的頂部金屬層接觸。根據一個方面,將定位塞220均被設置為穿過MEMS結構層218和/或犧牲層216。根據另一方面,可以在形成MEMS結構層218之前,形成定位塞220,并且可以將該定位塞220設置為穿過犧牲層216 (例如,如下文中關于圖5A-圖5B、圖6A-圖6B、圖IOA-圖10B、以及圖IlA-圖IlB所示出)。因此,根據一個方面,可以將定位塞220均設置為穿過MEMS結構層218和/或犧牲層216。根據另一方面,定位塞220均由導電材料或非導電材料構成。根據又一方面,定位塞220均由SiGe、多晶硅、鎢、氮化鈦、和/或氧化鋁構成。根據又一方面,定位塞220不僅限于單種材料,還可以由多膜堆疊構成。根據又一方面,在沉積工藝中,在約450攝氏度下形成定位塞220。根據又一方面,可以通過光刻、穿過MEMS結構層218和犧牲層216的蝕刻、沉積定位塞材料、以及回蝕刻來形成定位塞220。圖2H示出了所形成的穿過MEMS結構層218和犧牲層216,從而與頂部金屬層214接觸的通孔(例如,通孔222a、222b)。根據一個方面,通孔222可以由導電材料構成。根據一個方面,可以將通孔222設置為穿過MEMS結構層218和犧牲層216,從而與頂部金屬層 214接觸。在其他實施例中,可以在形成MEMS結構層218之前形成通孔222,并且因此,可以將通孔222設置為穿過犧牲層216,從而與頂部金屬層214接觸。圖21示出了形成在相應通孔222(例如,通孔222a、222b)上方的金屬焊盤224(例如,焊盤224a、224b)。可以根據MEMS器件的要求沉積和圖案化其他材料和層。可以使用各種傳統的沉積、圖案化、以及蝕刻工藝和工具來形成金屬焊盤224,該金屬焊盤224可以由各種金屬形成。圖2J示出了經過圖案化的MEMS結構層218,從而形成釋放孔226。可以通過各種光刻和蝕刻技術來圖案化MEMS結構層218。比圖2J中所示出的開口更多或更少仍包含在本發明的范圍內。可以使用各種傳統圖案化和蝕刻技術和工具來圖案化蝕刻MEMS結構層218。在一個實例中,可以結合用于圖案化蝕刻的圖案化光刻膠使用具有氟化蝕刻氣體的各向同性氧化物蝕刻機。在另一實例中,可以使用深反應離子蝕刻來形成開口 226。可以使用其他制造技術來圖案化襯底的,這些技術可以包括用來圖案化襯底的光刻處理和/或蝕刻。圖2K-1為沿著圖2K-2的線1_1所得到的橫截面圖。圖2K_1和圖2K_2分別示出了 MEMS器件200的橫截面圖和俯視圖,其中,位于兩個定位塞220a、220b之間并且位于蝕刻停止層212上方的犧牲層216通過MEMS結構層218的釋放孔226被去除。根據一個方面,可以通過選擇性蝕刻去除該犧牲層216,例如,通過汽相HF蝕刻。優選地,在空腔228的上方形成MEMS結構層218,該空腔228位于定位塞220之間和蝕刻停止層212上方,當將定位塞220和蝕刻停止層212用于分別在水平(橫向或側向)和垂直方向上控制蝕刻去除犧牲層時,改進了機械強度并且保護了下面的介電材料。換句話說,通過蝕刻停止層212,保護了位于蝕刻停止層212下面的介電層在犧牲層的蝕刻工藝期間免受損害,并且通過蝕刻塞220,保護了 MEMS結構層218的定位區域(即,連接至介電層204和襯底202的MEMS結構層218的區域)在犧牲層的蝕刻工藝期間免受損害,從而改進了在定位區域的機械強度。此外,本發明提供了具有氧化物犧牲層的MEMS和CMOS的單片集成電路。
現在,參照圖3A-圖6A和圖3B-圖6B,橫截面圖示出了根據本發明的實施例的分別具有非導電定位塞和導電定位塞的MEMS器件。圖3A-圖6A和圖3B-圖6B示出了 MEMS器件,其中,該器件與在圖2K-1中所示出的MEMS器件200類似,并且如以上關于圖2A至圖2K-1所描述,該器件可以包括與MEMS器件200相同的或基本相似的器件。在這里,可能不包括相同或基本相似的元件的描述,從而避免冗長描述,但是這樣的描述完全可應用于關于圖3A-圖6A和圖3B-圖6B的這些實施例中。相互并列地示出了這些附圖,從而突出本發明的不同實施例。圖3A示出了包括導電通孔322a的MEMS器件300A,所形成的該導電通孔穿過MEMS結構層218和犧牲層216,從而與頂部金屬層214接觸。形成穿過MEMS結構層218和犧牲層216,從而與蝕刻停止層212接觸的非導電定位塞220a。可以在與定位塞形成工藝分離的通孔形成工藝(例如,蝕刻和沉積工藝)中形成導電通孔322a。相反,圖3B示出了包括導電通孔322b的MEMS器件300B,其中,可以在與導電定位塞220b形成工藝相同的工藝期間形成該導電通孔。在這種情況下,不需要附加的通孔塞工藝。圖4A示出了包括導電通孔322a的MEMS器件400A,該導電通孔322a形成為穿過 MEMS結構層218和犧牲層216,從而與頂部金屬層414接觸,其中,在該實施例中,該頂部金屬層414比頂部金屬層214 (圖3A-圖3B)的尺寸更寬,從而使得非導電定位塞420a形成為穿過MEMS結構層218和犧牲層216,從而與頂部金屬層414 (而不是蝕刻停止層212)接觸。可以在與定位塞形成工藝分離的通孔形成工藝(例如,沉積工藝)中形成導電通孔322a。相反,圖4B示出了包括導電通孔322b的MEMS器件400B,其中,可以在與導電定位塞420b形成工藝相同的工藝期間形成該導電通孔。在這種情況下,不需要附加的通孔塞工藝。圖5A示出了包括導電通孔522a的MEMS器件500A,在形成MEMS結構層218之前形成該導電通孔,從而使得所形成的該導電通孔穿過犧牲層216,從而與頂部金屬層214接觸。非導電定位塞520a也在形成MEMS結構層218之前形成,從而使得所形成的定位塞520穿過犧牲層216,從而與蝕刻停止層212接觸。可以在與非導電定位塞形成工藝分離的通孔形成工藝(例如,沉積工藝)中形成導電通孔522a。相反,圖5B示出了包括導電通孔522b的MEMS器件500B,其中,在與導電定位塞520b的形成工藝相同的工藝中形成該導電通孔。在這種情況下,不需要附加的通孔塞工藝。圖6A示出了包括導電通孔522a的MEMS器件600A,在形成MEMS結構層218以前形成該導電通孔,從而使得所形成的導電通孔522a穿過犧牲層216,從而與頂部金屬層414接觸,其中,在該實施例中,該頂部金屬層414具有比頂部金屬層214(圖5A-圖5B)更寬的尺寸。在形成MEMS結構層218之前還形成了非導電定位塞520a,所形成的非導電定位塞520a穿過犧牲層216,從而與蝕刻停止層412 (而不是蝕刻停止層212)接觸。可以在與定位塞形成工藝分離的通孔形成工藝(例如,沉積工藝)中形成導電通孔522a。相反,圖6B示出了包括導電通孔522b的MEMS器件600B,其中,在與導電定位塞520b的形成工藝相同的工藝中形成該導電通孔。在這種情況下,不需要附加的通孔栓塞工藝。現在,參照圖7A至圖7K-2,圖7A至圖7K_1為根據本發明的實施例的各個制造工藝中的MEMS器件700的橫截面圖,并且圖7K-2為在圖7K-1中所示的制造階段中的MEMS器件的俯視圖。圖7A示出了襯底702。在一個實施例中,襯底702可以包括半導體襯底,并且可以由硅構成,或者可選地,可以包括鍺化硅、砷化鎵、或者其他適當半導體材料。襯底可以進一步包括摻雜有源區域和其他部件,例如埋層、和/或外延層。此外,襯底可以為絕緣體上半導體,例如絕緣體上硅(SOI)。在其他實施例中,半導體襯底可以包括摻雜外延層、梯度半導體層、和/或可以進一步包括覆蓋了不同類型的另一半導體層的半導體層,例如,鍺化硅層上的娃層。在其他實例中,化合物半導體襯底可以包括多層娃結構,或者娃襯底可以包括多層化合物半導體結構。可以將有源區域配置為NMOS器件(例如,nFET)或者PMOS器件(例如,pFET)。半導體襯底可以包括在先前工藝步驟期間所形成的或者在隨后工藝步驟期間所形成的下層、器件、結、以及其他部件(未示出)。圖7B不出了形成在襯底702上方的介電層704。在一個實施例中,介電層704包括由介電材料構成的介電層706,例如CMOS工藝的氧化物或氮化物,并且可以進一步包括通過通孔710互連的多個金屬層708。可以通過各種沉積和蝕刻工藝形成介電層706、金屬層708、以及通孔710。圖7B進一步示出了形成在介電層704上方的部分的頂部金屬層714 (例如,頂部金屬層714a、714b、714c)和將頂部金屬層714的部分連接到金屬層708的相應通孔710。 可以使用各種傳統的沉積、圖案化、和蝕刻技術來形成頂部金屬層714。圖7C示出了形成在介電層704上方并且在頂部金屬層714的部分之間的蝕刻停止層712 (蝕刻停止層712a、712b)。根據一個方面,蝕刻停止層712覆蓋了頂部金屬層714的部分的端部。根據一個方面,蝕刻停止層712由電介質材料或非導電材料構成。根據另一方面,蝕刻停止層712耐HF蒸汽、耐液體HF、和/或耐緩沖HF。根據另一方面,蝕刻停止層712由AIN、SiCjP /或無定形碳構成。根據另一方面,形成與CMOS工藝兼容的蝕刻停止層712。可以使用各種傳統的沉積、圖案化、以及蝕刻技術和工具來形成蝕刻停止層712。優選地,蝕刻停止層712和頂部金屬層714都控制了隨后在蝕刻停止層712和頂部金屬層714上方形成的犧牲層的垂直蝕刻。圖7D示出了形成在頂部金屬層714和蝕刻停止層712上方的犧牲層716。根據一個方面,在一個實例中,犧牲層716由與介電層706相同的材料構成,例如,氧化硅,但是在其他實施例中,該犧牲層可以由不同材料構成。在一實例中,犧牲層716可以由各種材料構成,例如,金屬、聚合物、氮化物、氧化物、或者其組合,但是如下文中進一步描述的,犧牲層可以由能夠從隨后形成的MEMS結構層718選擇性地去除的材料構成。通過諸如化學機械平坦化(CMP)將犧牲層716進行平坦化,從而提供了更堅固的機械結構。根據一個方面,可以通過各種傳統技術和工具,例如,通過化學汽相沉積(CVD)、低壓CVD(LPCVD)、物理汽相沉積(PVD)、電鍍、蒸發、電子束蒸發(電子束蒸鍍機)、離子束、能量束、其組合、和/或其他適當沉積工藝來形成犧牲層716。圖7E示出了形成在犧牲層716上方的微機電系統(MEMS)結構層718。在一個實施例中,可以沉積和平坦化MEMS結構層718,或者在另一實施例中,可以將MEMS結構層718與另一晶圓相接合。在一個方面,MEMS結構層718可以由各種材料構成,但是根據犧牲層716的隨后蝕刻是可選擇的。圖7F示出了形成在介電層704上方的兩個定位塞720 (例如,定位塞720a、720b)。在該實施例中,兩個定位塞720均與蝕刻停止層712接觸。在其他實施例中,如下文中關于圖9A-圖9B和圖IlA-圖IlB所作的進一步描述,定位塞720均與位于介電層704的上方的頂部金屬層接觸。根據一個方面,將定位塞720均設置為穿過MEMS結構層718和/或犧牲層716。根據另一方面,可以在形成MEMS結構層718之前,形成定位塞720,并且可以將該定位塞720設置為穿過犧牲層716 (例如,如下文中關于圖IOA-圖IOB和圖IlA-圖IlB所示出的)。因此,根據一個方面,可以將定位塞720均設置為穿過MEMS結構層718和/或犧牲層716。根據另一方面,定位塞720均由導電材料或非導電材料構成。根據又一方面,定位塞720均由SiGe、多晶硅、鎢、氮化鈦、和/或氧化鋁構成。根據又一方面,定位塞720不僅限于單種材料,而是可以由多膜堆疊構成。根據又一方面,在沉積工藝中,在約450攝氏度下形成定位塞720。根據又一方面,可以通過光刻、穿過MEMS結構層718和犧牲層716的蝕刻、沉積定位塞材料、以及回蝕刻來形成定位塞720。圖7G示出了形成為穿過MEMS結構層718和犧牲層716,從而與頂部金屬層714接觸的通孔722(例如,通孔722a、722b)。根據一個方面,通孔722可以由導電材料構成。根據一個方面,可以將通孔722設置為穿過MEMS結構層718和犧牲層716,從而與頂部金屬層714接觸。在其他實施例中,可以在形成MEMS結構層718之前形成通孔722,并且因此,可以將通孔722設置為穿過犧牲層716,從而與頂部金屬層714接觸。 圖7H示出了形成在相應通孔722(例如,通孔722a、722b)上方的金屬焊盤724(例如,焊盤724a、724b)。可以根據MEMS器件的要求沉積和圖案化其他材料和層。可以使用各種傳統的沉積、圖案化、以及蝕刻工藝和工具來形成金屬焊盤724,該金屬焊盤可以由各種金屬形成。圖71示出了經過圖案化從而形成了釋放孔726的MEMS結構層718。可以通過各種光刻和蝕刻技術來圖案化MEMS結構層718。比在圖71中所示的更多或更少的開口包含在本發明的范圍內。可以使用各種傳統圖案化和蝕刻技術和工具來圖案化蝕刻MEMS結構層718。在一個實例中,可以結合用于圖案化蝕刻的圖案化光刻膠,使用具有氟化蝕刻氣體的各向同性氧化物蝕刻機。在另一實例中,可以使用深反應離子蝕刻來形成開口 726。可以使用其他制造技術來圖案化襯底的,這些技術可以包括用來圖案化襯底的光刻處理和/或蝕刻。圖7J-1為沿著圖7J-2的線II-II所獲得的橫截面圖。圖7J-1和圖7J-2分別示出了 MEMS器件700的橫截面圖和俯視圖,其中,位于兩個定位塞720a、720b之間并且位于蝕刻停止層712上方的犧牲層716通過MEMS結構層718的釋放孔726被去除。根據一個方面,可以通過選擇性蝕刻去除該犧牲層716,例如,通過汽相HF蝕刻。優選地,在空腔728的上方形成MEMS結構層718,將該空腔設置在定位塞720之間和蝕刻停止層712和頂部金屬層714的上方,當將定位塞720和蝕刻停止層712用于分別在水平(橫向或側向)和垂直方向上控制蝕刻去除犧牲層時,改進了機械強度,并且保護下面的介電材料。換句話說,通過蝕刻停止層712和金屬層714,保護了位于蝕刻停止層712和頂部金屬層714下面的介電層在犧牲層的蝕刻工藝期間免受損害,并且通過蝕刻栓塞720,保護了 MEMS結構層718的定位區域(即,連接至介電層704和襯底702的MEMS結構層718的區域)在犧牲層的蝕刻工藝期間免受損害,從而改進了定位區域處的機械強度。此外,本發明提供了具有氧化物犧牲層的MEMS和CMOS的單片集成電路。現在,參照圖8A-圖IIA和圖8B-圖11B,橫截面圖示出了根據本發明的實施例的分別具有非導電定位塞和導電定位塞的MEMS器件。圖8A-圖IlA和圖8B-圖IlB示出了MEMS器件,其中,該器件與在圖7J-I中所示的MEMS器件700類似,并且如以上關于圖7A至圖7J-2所作的描述,可以包括與MEMS器件700中相同的或基本相似的器件。這里,可能不包括對于相同或基本相似的元件的描述,從而避免了冗長描述,但是這樣的描述完全可應用于關于圖8A-圖IlA和圖8B-圖IlB的這些實施例中。相互并列地示出了這些附圖,從而突出了本發明的不同實施例。圖8A示出了包括導電通孔822a的MEMS器件800A,該導電通孔形成為穿過MEMS結構層718和犧牲層716,從而與頂部金屬層714接觸。形成穿過MEMS結構層718和犧牲層716,從而與蝕刻停止層712接觸的非導電定位塞720a。可以在與定位塞形成工藝分離的通孔形成工藝(例如,蝕刻和沉積工藝)中形成導電通孔822a。相反,圖SB示出了包括導電通孔822b的MEMS器件800B,其中,可以在與導電定位塞720b形成工藝相同的工藝期間形成該導電通孔。在這種情況下,不需要附加的通孔塞工藝。圖9A示出了包括導電通孔822a的MEMS器件900A,該導電通孔形成為穿過MEMS結構層718和犧牲層716,從而與頂部金屬層914接觸,其中,在該實施例中,該頂部金屬層 具有比頂部金屬層714 (圖8A-圖8B)更寬的尺寸,從而形成穿過MEMS結構層718和犧牲層716,從而與頂部金屬層914 (而不是蝕刻停止層712)接觸的非導電定位塞720a,。可以在與定位塞形成工藝分離的通孔形成工藝(例如,沉積工藝)中形成導電通孔822a。相反,圖9B示出了包括導電通孔822b的MEMS器件900B,其中,可以在與導電定位塞720b形成工藝相同的工藝期間形成該導電通孔822b。在這種情況下,不需要附加的通孔塞工藝。圖IOA示出了包括導電通孔1022a的MEMS器件1000A,在形成MEMS結構層718之前形成該導電通孔,從而使得導電通孔1022a形成為穿過犧牲層716,從而與頂部金屬層714接觸。在形成MEMS結構層718之前還形成了定位塞1020a,從而使得定位塞1020形成為穿過犧牲層716,從而與蝕刻停止層712接觸。可以在與定位塞形成工藝分離的通孔形成工藝(例如,沉積工藝)中形成導電通孔1022a。相反,圖IOB示出了包括導電通孔1022b的MEMS器件1000B,其中,可以在與導電定位塞1020b的形成工藝相同的工藝中形成該導電通孔。在這種情況下,不需要附加的通孔塞工藝。圖IlA示出了包括導電通孔1022a的MEMS器件1100A,在形成MEMS結構層718之前形成該導電通孔,從而使得導電通孔1022a形成為穿過犧牲層716,從而與頂部金屬層714接觸,其中,在該實施例中,該頂部金屬層具有比頂部金屬層714 (圖IOA-圖10B)更寬的尺寸。還在形成MEMS結構層718之前形成穿過犧牲層716,從而與蝕刻停止層912 (而不是蝕刻停止層712)接觸的非導電定位塞1020a。可以在與定位塞形成工藝分離的通孔形成工藝(例如,沉積工藝)中形成導電通孔1022a。相反,圖IlB示出了包括導電通孔1022b的MEMS器件1100B,其中,在與導電定位塞1020b的形成工藝相同的工藝中形成該導電通孔。在這種情況下,不需要附加的通孔塞工藝。優選地,可以輕易地將上述制造方法和MEMS器件與標準CMOS后端凸塊、封裝、和測試工藝結合在一起。此外,本發明允許有簡化的MEMS封裝工藝,該簡化的MEMS封裝工藝通過使用結合犧牲層的定位塞和蝕刻停止層提供了水平蝕刻控制和垂直蝕刻控制。因此,本發明提供了各種實施例。在一實施例中,公開了半導體器件。一種MEMS器件包括襯底;介電層,位于襯底上方;蝕刻停止層,位于介電層上方;兩個定位塞,位于介電層上方,兩個定位塞均與設置在介電層上方的蝕刻停止層或者頂部金屬層相接觸;以及MEMS結構層,被設置在空腔的上方,通過釋放犧牲層,在兩個定位塞之間并且在蝕刻停止層上方形成空腔。本發明還提供了制造MEMS器件的方法。在一實施例中,該方法包括提供襯底;在襯底上方形成介電層;在介電層上方形成蝕刻停止層;在蝕刻停止層上方形成犧牲層;在犧牲層上方形成微機電系統(MEMS)結構層;在介電層上方形成兩個定位塞,兩個定位塞均與位于介電層上方的蝕刻停止層或頂部金屬層相接觸;圖案化MEMS結構層,從而形成釋放孔;以及通過MEMS結構層的釋放孔去除位于兩個定位塞之間并且位于蝕刻停止層上方的犧牲層。盡管已經詳細地描述了本發明的實施例,但本領域中的技術人員應該理解,可以在不背離本發明主旨和范圍的情況下,做各種不同的改變,替換和更改。因此,所以這樣的改變,替換和更改旨在包括在如以下權利要求所限定的本發明的范圍內。在權利要求中, 手段加功能分句旨在覆蓋實施所陳述的功能的本文所述的結構,并且不僅是結構的等同替換,而且是等效的結構。
權利要求
1.一種微機電系統(MEMS)器件,包括 襯底; 介電層,位于所述襯底上方; 蝕刻停止層,位于所述介電層上方; 兩個定位塞,位于所述介電層上方,所述兩個定位塞均與設置在所述介電層上方的所述蝕刻停止層或者頂部金屬層相接觸;以及 微機電系統(MEMS)結構層,被設置在空腔的上方,通過釋放所述犧牲層,在所述兩個定位塞之間并且在所述蝕刻停止層上方形成所述空腔。
2.根據權利要求I所述的器件,其中,所述蝕刻停止層包含介電材料或者非導電材料,或者 其中,所述蝕刻停止層耐HF蒸汽、耐液態HF、和/或耐緩沖HF,或者 其中,所述蝕刻停止層由AIN、SiCjP /或無定形碳構成,或者 其中,所述介電層和所述犧牲層由相同材料構成,或者 其中,所述定位塞被設置為穿過所述MEMS結構層和/或所述犧牲層,或者 其中,所述定位塞由導電材料或者非導電材料構成。
3.根據權利要求I所述的器件,其中,所述定位塞由SiGe、多晶硅、鎢、氮化鈦、和/或氧化鋁構成。
4.根據權利要求I所述的器件,其中,所述頂部金屬層被設置在所述蝕刻停止層上方;并且所述器件進一步包括導電通孔,被設置為穿過所述MEMS結構層,從而與所述頂部金屬層相接觸。
5.根據權利要求I所述的器件,其中,所述頂部金屬層被設置在位于所述介電層上方的部分中,并且其中,所述蝕刻停止層被設置在所述頂部金屬層的所述部分之間。
6.一種制造微機電系統(MEMS)器件的方法,所述方法包括 提供襯底; 在所述襯底上方形成介電層; 在所述介電層上方形成蝕刻停止層; 在所述蝕刻停止層上方形成犧牲層; 在所述犧牲層上方形成微機電系統(MEMS)結構層; 在所述介電層上方形成兩個定位塞,所述兩個定位塞均與位于所述介電層上方的所述蝕刻停止層或頂部金屬層相接觸; 圖案化所述MEMS結構層,從而形成釋放孔;以及 通過所述MEMS結構層的所述釋放孔去除位于所述兩個定位塞之間并且位于所述蝕刻停止層上方的所述犧牲層。
7.根據權利要求6所述的方法,其中,所述蝕刻停止層由介電材料或者非導電材料構成,或者 其中,所述蝕刻停止層耐HF蒸汽、耐液態HF、和/或耐緩沖HF,或者 其中,所述蝕刻停止層由AIN、SiCjP /或無定形碳構成,或者 其中,所述介電層和所述犧牲層由相同材料構成,或者 其中,所得形成的所述定位塞穿過所述MEMS結構層和/或所述犧牲層,或者其中,所述定位塞由導電材料或非導電材料構成。
8.根據權利要求6所述的方法,其中,所述定位塞由SiGe、多晶硅、鎢、氮化鈦、和/或氧化鋁構成。
9.根據權利要求6所述的方法,進一步包括 在所述蝕刻停止層上方形成所述頂部金屬層;以及 形成穿過所述MEMS結構層和所述犧牲層,從而與所述頂部金屬層相接觸的導電通孔。
10.根據權利要求6所述的方法,進一步包括 在所述介電層上方的部分中形成所述頂部金屬層;以及 在所述頂部金屬層的所述部分之間形成所述蝕刻停止層。
全文摘要
本發明提供了微機電系統(MEMS)器件和用于制造這種器件的方法。在實施例中,MEMS器件包括襯底,位于襯底上方的介電層,位于介電層上方的蝕刻停止層,以及和位于介電層上方的兩個定位塞,該兩個定位塞均與設置在介電層上方的蝕刻停止層或頂部金屬層相接觸。該器件進一步包括設置在空腔上方的MEMS結構層,該空腔通過釋放犧牲層而在兩個定位塞之間和位于蝕刻停止層上方的位置上形成。本發明還提供了一種微機電器件蝕刻停止。
文檔編號B81C1/00GK102745638SQ20121005762
公開日2012年10月24日 申請日期2012年3月6日 優先權日2011年4月18日
發明者張貴松, 徐家保, 朱家驊, 朱立晟, 楊學安, 林宗賢, 梁凱智, 蔡易恒 申請人:臺灣積體電路制造股份有限公司