專利名稱：具有增強錨的微結構的制作方法
技術領域：
本發明總的來說涉及半導體制造。具體地，本發明涉及具有包括增強錨(enhanced anchor)的微結構器件的半導體器件及其制造方法。
背景技術：
半導體集成電路(IC)工業已經經歷了快速增長。IC材料和設計的技術進步已經產生了多代IC，其中，每一代均比前一代具有更小且更復雜的電路。然而，這些進步增加了處理和制造IC的復雜性，并且對于這些將被實現的進步，需要IC處理和制造的類似開發。 在IC演進的過程中，功能密度(例如，每芯片面積上互連器件的數量)通常都已經增加，而幾何尺寸(例如，可使用制造工藝創建的最小部件)減小。微機電系統(MEMS)器件是結合到半導體IC電路中的非常小的電子機械系統。 MEMS器件的一個實例是微慣性傳感器。使用埋入的氧化物層作為犧牲材料層來制造傳統的絕緣體上硅(SOI)型MEMS器件。如此，在制造的稍后階段去除氧化物層，其中，將被去除的氧化物量是受時間控制的。該方法的缺點包括1)在制造期間難以控制底切蝕刻 (undercut etching)的均勻性，2)在錨區域下方創建寬底切，以及3)不能生產窄氣隙結構 (例如，< 200nm)。因此，需要的是具有增強錨的改進微結構器件及其制造方法。
發明內容
本發明一種制造微結構器件的方法，方法包括提供分層晶片，其中，晶片包括硅基板層、位于基板層上的埋入氧化物層、以及位于埋入氧化物層上的硅器件層；在器件層上形成頂部氧化物層；蝕刻頂部氧化物層、器件層和埋入氧化物層，從而形成溝槽以在器件層中形成錨和微結構器件；沿著微結構器件的側面形成熱氧化物層，以在埋入氧化物層、頂部氧化物層和熱氧化物層中包圍微結構器件；形成多晶硅層以填充到溝槽中并包圍錨；以及蝕刻掉包圍微結構器件的氧化物層。其中，蝕刻器件層包括深反應離子蝕刻(DRIE)工藝。該方法還包括形成微結構器件作為微機電系統(MEMS)器件。該方法還包括形成的MEMS器件為壓電諧振器。該方法還包括形成錨，以完全附接至錨的側面上的埋入氧化物層。該方法還包括在蝕刻掉包圍微結構器件的氧化物層之后，將金屬氧化物半導體 (MOS)晶片結合至多晶硅層。該方法還包括將微結構器件密封到密封的封裝件中，并且將微結構器件電連接至封裝件外側的觸點。此外，還提供了一種制造微結構器件的方法，方法包括提供分層晶片，其中，晶片包括基板層、位于基板層上的埋入氧化物層、以及位于埋入氧化物層上的器件層；在器件層上沉積頂部硅氧化物層；使用第一掩模蝕刻頂部硅氧化物層，從而從頂部硅氧化物層中形成硬掩模；使用硬掩模蝕刻器件層，從而在器件層中形成錨和微結構；使用第二掩模蝕刻頂部硅氧化物層，留下微結構上的頂部硅氧化物層；使用第二掩模蝕刻埋入氧化物層；在晶片上形成熱氧化物層；使用第三掩模蝕刻熱氧化物層，留下包圍微結構的氧化物層；在晶片上形成多晶硅層；對多晶硅層平面化；使用第四掩模蝕刻多晶硅層的一部分和器件層的一部分，從而形成微結構；以及蝕刻掉包圍微結構的氧化物層，從而釋放微結構。其中，蝕刻器件層包括深反應離子蝕刻(DRIE)工藝。該方法還包括形成微結構器件作為微機電系統(MEMS)器件。該方法還包括形成MEMS器件作為壓電諧振器。該方法還包括形成錨，以完全附接至錨的側面上的埋入氧化物層。該方法還包括在蝕刻掉包圍微結構器件的氧化物層之后，將金屬氧化物半導體 (MOS)晶片結合至多晶硅層。該方法還包括將微結構器件密封到密封的封裝件中，并且將微結構器件電連接至封裝件外側的觸點。此外還提供了一種微結構器件，包括硅基板層；埋入硅氧化物層，形成在基板層上；錨，形成在埋入氧化物層上，其中，埋入氧化物層沿著錨的整個長度延伸；多晶硅層，形成在錨的上方；以及微結構，懸浮在手柄上方，在形成在錨上方的多晶硅層和微結構之間具有氣隙。其中，氣隙小于大約200nm。該方法還包括形成在微結構上的壓電層。該方法還包括結合至多晶硅層的金屬氧化物半導體(CM0Q晶片，從而包圍微結構。該方法還包括密封封裝件，用于在密封的封裝件中密封微結構器件。該方法還包括觸點，用于將微結構器件電連接至封裝的外部。
當讀取附圖時，根據以下詳細描述更好地理解本發明的各個方面。應該強調的是， 根據工業的標準實踐，各個部件不按比例繪制。事實上，各個部件的尺寸可以為了討論的清晰而任意增加或減小。圖1是示出制造具有增強錨的微結構器件的方法實施例的流程圖。圖2至圖11是示出處于制造各個階段的根據圖1方法的微結構器件的實施例的截面圖。圖12是示出處于制造階段的根據圖1方法的另一個微結構器件的實施例的截面圖。圖13、圖14是示出處于制造各個階段的根據圖1方法的又一個微結構器件的實施例的截面圖。圖15是示出處于制造階段的根據圖1方法的再一個微結構器件的實施例的截面圖。圖16是示出處于制造階段的根據圖1方法的再一個微結構器件的實施例的截面圖。
具體實施例方式本公開總的來說涉及半導體制造。具體地，本公開涉及合成晶片微結構半導體器件及其制造方法。在一個實施例中，本公開提供了一種半導體微機械器件，諸如微慣性傳感器。在一個實施例中，本公開提供了一種具有窄氣隙微結構的互補金屬氧化物半導體 (CMOS)芯片，其具有增強錨。使用本文所描述的方法，相對于傳統的器件增強了器件的操作特性和物理結構。然而，應該理解，以下公開提供了用于實現各個實施例的不同特征的許多不同的實施例或實例。以下描述了組件和配置的具體實例以簡化本公開。當然，它們僅僅是實例并且不是用于限制的目的。此外，本公開可以在各個實例中重復參考標號和/或字母。這種重復是為了簡化和清除的目的，并不是表示所討論的各個實施例和/或結構之間的關系。 另外，“第一層在第二層上”、“第一層上覆第二層”的描述(或類似描述)包括第一和第二層直接接觸以及一層或多層插入到第一和第二層之間的實施例。本公開涉及MEMS器件，然而，本領域的技術人員將會找到可以從本公開受益的其他可應用技術，諸如納米機電系統 (NEMS)器件、專用集成電路(ASIC)器件和其他這種器件。此外，所示出的MEMS器件結構或設計僅僅是示例性的，并不以任何方式進行限制。圖1是示出制造具有增強錨的窄氣隙微結構器件的方法100的實施例的流程圖。 在圖2至圖16中示出了處于制造階段的這種窄氣隙微結構器件的不同實施例的截面圖。本文參照與圖1提供的方法100相關的圖2至圖16所示實施例描述了本公開。方法100提供了窄氣隙微結構半導體制造工藝。本領域的技術人員應理解，附加步驟可以包括在方法 100中和/或從方法100中省略。方法100以及對應的圖2至圖16僅僅是示例性的，并不用于限制本發明。例如，在附圖中示出的MEMS器件的結構僅僅是示例性的，并且類似方法可用于形成其他器件。CMOS電路可包括在圖2至圖16所示的器件中。因此，本領域的技術人員應該理解，本公開提供了微結構器件(例如，微機電系統 (MEMS)器件)的實施例，其包括支撐到基礎襯底的填充材料，其提供了防止器件錨的底切或失敗的蝕刻停止層，并在產生信號在窄隙到其他結構的更好訊號轉換。還應該理解，不具有底切的微結構器件創建了用于微結構器件的更大、更強的錨，并且還提供了這種器件的制造均勻性的更好控制。在一個實施例中，本公開提供了用于制造具有小于200nm的氣隙的微結構器件的系統，其產生了更大的電容以及器件的更好訊號轉換。圖2至圖11是示出處于制造各個階段的根據圖1的方法的微結構器件200的實施例的截面圖。方法100開始于塊102，其中，提供分層晶片201(圖2)。分層晶片201包括基板層(handle layer，也稱為“基底層”)202、埋入氧化物層204和器件層206。在一個實施例中，基板層202是未摻雜硅(Si)、高阻抗、任意厚度的襯底。在一個實施例中，基板層202具有近似的電阻率> 30000hm-cm。在一個實施例中，基板層202可包括結合(bonded)的絕緣體上硅(SOI)襯底。基板層202可以為結晶硅或多晶硅。在備選實施例中，基板層202可包括諸如鍺的其它基本半導體，或者可包括諸如碳化硅、砷化鎵、 砷化銦和磷化銦的化合物半導體。可以在基板層202上形成一個或多個隔離部件。基板層 202還可以包括一個或多個集成電路器件(未示出)，諸如CMOS器件(例如，NMOS和/或 PMOS晶體管)。基板層202可包括與晶體管相關聯的電路，諸如互連層(例如，金屬線和通孔)和層間介電層(ILD)。
在一個實施例中，埋入氧化物層204是具有大約Ium至3um的厚度范圍的氧化硅 (SiO2)層。埋入氧化物層204可包括氮化物層以改善隔離。在一個實施例中，器件層206是摻雜硅(Si)、低阻抗、具有大約5um至40um的厚度范圍的襯底。在一個實施例中，器件層206具有近似的電阻率< 1 Ohm-cm。在一個實施例中，器件層206可包括結合的絕緣體上硅(SOI)襯底。器件層206可以為結晶硅或多晶硅。 在備選實施例中，器件層206可包括諸如鍺的其他基本半導體，或者可包括諸如碳化硅、砷化鎵、砷化銦和磷化銦的化合物半導體。可以在器件層206上形成一個或多個隔離部件。器件層206還可以包括一個或多個集成電路器件(未示出)，諸如CMOS器件(例如，NMOS和 /或PMOS晶體管)。器件層206可包括與晶體管相關聯的電路，諸如互連層(例如，金屬線和通孔)和層間介電層(ILD)。方法前進到塊104(圖幻，其中，頂部氧化硅(例如，SiO2)層208形成在器件層206 上，以具有大約0. 5um至3um的厚度范圍，然而還可以形成氧化物的其他厚度。在一個實施例中，頂部氧化物層208使用熱氧化加熱工藝來在器件層206上生長。在另一實施例中，頂部氧化物層208使用化學氣相沉積(CVD)、等離子體增強CVD、旋涂、濺射或其他用于在襯底上形成電介質層的沉積工藝來沉積在器件層206上。然后，方法前進到塊106(圖4)，其中，在頂部氧化物層208上執行包括第一光刻掩模的蝕刻工藝，將頂部氧化物層208形成為圖樣化硬掩模。使用頂部氧化物層208的硬掩模，在器件層206上執行蝕刻工藝，以在器件層206中形成錨部210和微結構部212。在一個實施例中，在器件層上執行的蝕刻工藝包括深反應離子蝕刻(DRIE)工藝，以蝕刻器件層206的硅。蝕刻工藝可包括濕蝕刻工藝、干蝕刻工藝和/或其他適用于形成定義器件層 206的錨210和微結構器件212部分的蝕刻工藝。應該理解，DRIE工藝可包括能夠形成具有20 1以上縱橫比的深孔和溝槽的各向異性蝕刻工藝。DRIE工藝可包括低溫或Bosch 蝕刻工藝。繼續，方法100前進到塊108 (圖幻，其中，在頂部氧化物層208上執行包括第二光刻掩模的蝕刻工藝，去除頂部氧化物層208除微結構器件212上方的部分之外的部分。因此，實施例提供了包括器件212下方(204)和上方Q08)的氧化硅層的微結構器件212。蝕刻工藝可包括濕蝕刻工藝、干蝕刻工藝和/或其他適合于蝕刻氧化硅層的蝕刻工藝。然后，方法100前進到塊110 (圖6)，其中，對溝槽中的埋入氧化物層204執行另一蝕刻工藝。在一個實施例中，使用上面參照塊108討論的第二光刻掩模執行該蝕刻工藝。該蝕刻工藝可包括濕蝕刻工藝、干蝕刻工藝和/或其他適合于蝕刻氧化硅層的蝕刻工藝。在蝕刻工藝之后，溝槽向下延伸到基板層202。應該理解，塊108和110的蝕刻工藝可以作為單個工藝來執行。接下來，方法100前進到塊112(圖7)，其中，在晶片201上形成熱氧化物(例如， Si02)層214。在一個實施例中，熱氧化物層214具有小于約3000埃的厚度。在一個實施例中，熱氧化物層214具有大約500埃的厚度。然而，可以形成其他厚度的氧化物。在一個實施例中，使用熱氧化加熱工藝生長熱氧化物層214。在一個實施例中，可使用低壓CVD (LPCVD) 工藝沉積可選氮化物層。此外，在備選實施例中，可以形成諸如Hf02和&02的可選高k材料層。接下來，方法100前進到塊114 (圖8)，其中，在熱氧化物層214上執行包括第三光刻掩模的蝕刻工藝，去除熱氧化物層214的除氧化物層214沿著微結構器件212的側面的部分之外的部分。因此，實施例提供了微結構器件212包括微結構器件212的下方(204) 和上方(208)而且還沿著微結構212的側面014)的氧化物層，以氧化物密封微結構器件 212。如以下將示出的，氧化物層沿著微結構器件212的側面014)的厚度定義了微結構器件212的氣隙。換句話說，氧化物214的較薄層提供了微結構器件212的較薄氣隙。此外， 蝕刻工藝從溝槽的下表面去除熱氧化物層214，露出基板層202。如此，錨210和微結構器件212基本上彼此隔離。然而，應該理解，在該器件200(例如，MEMS器件)的制造過程中， 微結構器件212可以通過器件200中的錨210來支持，諸如在圖中所示截面圖的前面和/或所示截面圖的背面。在一個實施例中，蝕刻工藝包括使用基于Hf的蝕刻劑的濕蝕刻工藝。 然而，其他蝕刻工藝和蝕刻劑可用于蝕刻熱氧化物層214。然后，方法100前進到塊116 (圖9)，其中，多晶硅(poly)層216被沉積在晶片201 上以填充溝槽，并且還形成錨210的頂蓋。然后，對器件200執行平面化工藝(例如，化學機械拋光(CMP))，以對器件200的上表面進行平面化。在一個實施例中，多晶硅層216還被沉積在微結構器件212的上方，但是稍后在平面化工藝期間被向下去除到頂部氧化物層 208。在一個實施例中，多晶硅層216具有大約Ium至3um的厚度范圍。多晶硅層216可包括使用LPCVD工藝形成的Si3N4+多晶硅、高k材料(例如，Hf02, &02)+多晶硅和/或它們的組合。在另一實施例中，多晶硅層216可包括在兩步工藝中生長的多晶硅作為高阻多晶硅以及低阻多晶硅，其增加了與手柄210的隔離。方法100前進到塊118(圖10)，其中，對多晶硅層216執行包括第四光刻掩模的蝕刻工藝，去除多晶硅層216的一部分和器件層206的一部分，諸如與錨210相鄰的器件層 206。換句話說，該蝕刻工藝在器件硅層206中描繪了用于對微結構(例如，MEMS)器件進行成形的深幾何部件。換句話說，該蝕刻工藝定義了多晶硅層216的結構。在一個實施例中，該蝕刻工藝為DRIE蝕刻工藝。接下來，方法100前進到塊120，其中，執行另一蝕刻工藝以去除包圍微結構器件 212的氧化物層(例如，204、208和214)。該蝕刻工藝可使用上述塊118的第四掩模。如上所述，微結構器件212被錨210以及三維地在器件200內部或外部的相關結構(例如，在圖中所示截面圖的前面和/或背面)所支持。例如，支持彈簧(未示出)可以將微結構212 連接至錨210，并允許微結構212彎曲而不會斷裂。在一個實施例中，蝕刻包括氣相HF蝕刻工藝或HF濕蝕刻工藝。應該理解，由于在這種情況下蝕刻劑不蝕刻多晶硅層216，所以將錨 210附接至基板層202的埋入氧化物層204沒有被蝕刻掉，因此，沒有被蝕刻工藝底切。換句話說，多晶硅層216用作保護埋入氧化物層204和錨210的蝕刻停止層。如上所述，參考塊114，此步驟去除了定義微結構器件212的氣隙218的氧化物層214。本領域的技術人員應該容易地理解上面參照方法100描述的器件200的有效性。 可以部分使用方法100制造以下所描述的圖12至圖16所示的器件，并且可具有基本上類似于器件200的部件。因此，為了簡潔，這里不再重復與上面器件200類似的描述。圖12是示出微結構器件300在制造階段的實施例的截面圖。在一個實施例中，使用方法100來形成器件300，類似于器件200。此外，器件300包括在微結構器件212上制造的壓電換能器302 (或其他MEMS型器件)。在一個實施例中，換能器302包括底部金屬層、 壓電層和頂部金屬層。底部和頂部金屬層可包括Al、Pt、Mo、AlCu、Ti和它們的組合。壓電層可包括A1N、PZT和/或&10。然而，其他材料可用于金屬層和壓電層。在塊120中所描述的氧化物釋放到微結構器件212下方之前，換能器302可以制造在微結構器件212之上或與其結合。可使用濺射沉積或其他工藝來形成壓電換能器的層。圖13、圖14是示出微結構器件400處于制造的各個階段的實施例的截面圖。在一個實施例中，使用方法100來形成器件400，類似于器件200。此外，器件400包括結合至器件400的CMOS晶片402，從而創建密封的封裝和CMOS集成電路器件。CMOS晶片402包括使用傳統的CMOS工藝形成為晶片402的頂部層的多個金屬(例如，Al、Cu等)焊盤404。 如圖14所示，金屬焊盤404使用共晶(eutectic)結合工藝結合至多晶硅層216。結合工藝參數取決于金屬圖樣密度和材料特性。可以在大約300C至大約450C的溫度范圍內執行典型的結合溫度。典型的結合力在大約IOkN至大約90kN的范圍內。典型的結合時間可以小于15分鐘。然而，應該理解，本公開還可以使用其他值。在一個實施例中，焊盤404與 CMOS晶片402上的諸如驅動電路的電路電連接，從而提供了經由多晶硅層216與微結構器件400的其他部分的電連接。此外，CMOS晶片402可包括接觸焊盤406，其連接器件400外的電路。如圖14所示，沖模鋸(die saw)或其他設備可用于去除基板層202的一部分，以允許對接觸焊盤406更容易的連接。圖15是示出微結構器件500處于制造階段的實施例的截面圖。在一個實施例中， 使用方法100來形成器件500，類似于器件400。此外，器件500被包圍在封裝502和頂蓋 504組件中。在一個實施例中，使用模制工藝形成封裝502，并且可以包括環氧涂層。在一個實施例中，頂蓋504被配置為印刷電路(PC)板封裝。封轉組件包括將接觸焊盤406連接至頂蓋504上的外側接觸508的引線結合(wire bond) 5060應該理解，封裝器件500提供了對器件500的更大保護。圖16是示出微結構器件600處于制造階段的實施例的截面圖。在一個實施例中， 使用方法100來形成器件600，類似于器件500。此外，器件600包括在微結構器件212上制造的壓電換能器302 (或其他MEMS型器件)。應該理解，微結構212可以整體或部分被形成為MEMS器件。MEMS器件可包括形成在金屬、多晶硅、電介質和/或其他材料上的多個元件。MEMS器件可包括通常用在傳統 CMOS制造工藝中的材料。根據期望的功能性，MEMS器件的任何結構都是可以的。所描述的一個或多個元件可以被設計為提供MEMS器件的MEMS機械結構。MEMS機械結構可包括用于機械移動的結構或元件。MEMS器件可使用CMOS制造中所使用的典型工藝來形成，例如， 光刻、蝕刻工藝(例如，濕蝕刻、干蝕刻、等離子體蝕刻)、沉積工藝、電鍍工藝和/或其他適當的工藝。在一個實施例中，MEMS器件可以為運動傳感器(例如，陀螺儀、加速計等)、射頻 (RF)MEMS器件(例如，RF開關、濾波器等)、振蕩器或任何其他MEMS型器件。各種尺寸的 MEMS器件均可考慮。MEMS器件可以被配置為與諸如溫度變化、慣性移動、壓力變化和/或其他電、磁或光學參數測量的外部干擾相互作用。例如，在一個實施例中，當本公開的器件經受壓力變化時，MEMS器件微結構212將向內或向外變形，因此，將創建感測信號以表示壓力變化。應該注意，CMOS晶片402的部分可包括一個或多個電路器件(未示出)，諸如晶體管(例如， NMOS和/或PMOS晶體管)。CMOS晶片402還可以包括與晶體管相關聯的電路，諸如互連層 (例如，金屬線和通孔)和層間電介質層(ILD)。應該理解，接觸508可以使用表面安裝或其他技術工藝直接安裝到印刷電路板(PCB)上。本公開提供了許多不同的實施例。在一個實施例中，本公開描述了具有增強錨和窄氣隙的微結構器件。微結構器件包括分層晶片。分層晶片包括硅基板層、形成在基板層上的埋入氧化物層以及形成在埋入氧化物層上的硅器件層。在器件層上形成頂部氧化物層。頂部氧化物層、器件層和埋入氧化物層被蝕刻，從而形成溝槽以在器件層中創建錨和微結構器件。在制造器件的工藝中，沿著微結構器件的側面形成熱氧化物層，以在埋入氧化物層、頂部氧化物層和熱氧化物層中包圍微結構器件。然后，形成多晶硅層以填充到溝槽中并包圍錨。在多晶硅層填充到溝槽中之后，蝕刻掉包圍微結構器件的氧化物層，釋放微結構器件。在另一實施例中，本公開提供了制造微結構器件的方法。該方法包括提供分層晶片，其中，晶片包括基板層、基板層上的埋入氧化物層和埋入氧化物層上的器件層。該方法還包括在器件層上沉積頂部硅氧化物層。在沉積頂部硅氧化物層之后，該方法包括使用第一掩模蝕刻頂部硅氧化物層，從而從頂部硅氧化層中形成硬掩模；使用硬掩模蝕刻器件層，從而在器件層中形成錨和微結構；使用第二掩模蝕刻頂部硅氧化物層，留下微結構上的頂部硅氧化物層；以及使用第二掩模蝕刻埋入的氧化物層。然后，該方法包括在晶片上形成熱氧化物層。接下來，該方法包括使用第三掩模蝕刻熱氧化物層，留下包圍微結構的氧化物層。該方法繼續進行以在晶片上形成多晶硅層以及將多晶硅層平面化。接下來，該方法包括使用第四掩模蝕刻多晶硅層的一部分和器件層的一部分，從而形成手柄。最后，該方法包括蝕刻掉包圍微結構的氧化物層，從而釋放微結構。在又一實施例中，本公開提供一種微結構器件，包括硅基板層、形成在基板層上的埋入硅氧化物層、形成在埋入氧化物層上的錨，其中，埋入氧化物層沿著錨的整個長度延伸，并且在錨的上方形成多晶硅層。該器件還包括懸浮在手柄上方的微結構，在形成在錨上方的多晶硅層和微結構之間具有氣隙。應理解，本公開提供了具有增強錨和窄氣隙的微結構半導體器件。窄氣隙為器件提供了更高的電容和更好的訊號轉換。在一個實施例中，蝕刻停止層防止在錨下方形成底切，從而增強了器件的錨。前面已經概述了若干實施例的特征，使得本領域的技術人員可以更好地理解上述詳細描述。本領域的技術人員應該理解，他們可以容易地使用本公開作為設計或修改用于執行與本文所引入實施例相同的目的和/或實現相同優點的其他工藝和結構的基礎。例如，不同于上述的室硬件設計可以適合于生成具有用于實踐本發明的方法實施例的特定波長的光。然而，應該理解，這些優點并不是限制性的，而是其他實施例可提供其他優點。本領域的技術人員還應該意識到，這些等效限制并不背離本公開的精神和范圍，并且在不背離本發明的精神和公開的情況下，他們可以進行各種改變、替換和變化。
權利要求
1.一種制造微結構器件的方法，所述方法包括提供分層晶片，其中，所述晶片包括硅基板層、位于所述基板層上的埋入氧化物層、以及位于所述埋入氧化物層上的硅器件層； 在所述器件層上形成頂部氧化物層；蝕刻所述頂部氧化物層、所述器件層和所述埋入氧化物層，從而形成溝槽以在所述器件層中形成錨和微結構器件；沿著所述微結構器件的側面形成熱氧化物層，以在所述埋入氧化物層、所述頂部氧化物層和所述熱氧化物層中包圍所述微結構器件；形成多晶硅層以填充到所述溝槽中并包圍所述錨；以及蝕刻掉包圍所述微結構器件的氧化物層。
2.根據權利要求1所述的方法，其中，蝕刻所述器件層包括深反應離子蝕刻(DRIE)工藝。
3.根據權利要求1所述的方法，還包括形成所述微結構器件作為微機電系統(MEMS) 器件。
4.根據權利要求3所述的方法，還包括形成所述MEMS器件作為壓電諧振器。
5.根據權利要求1所述的方法，還包括形成所述錨，以完全附接至所述錨的側面上的埋入氧化物層。
6.根據權利要求1所述的方法，還包括在蝕刻掉包圍所述微結構器件的氧化物層之后，將金屬氧化物半導體(MOS)晶片結合至所述多晶硅層。
7.根據權利要求1所述的方法，還包括將所述微結構器件密封到密封的封裝件中，并且將所述微結構器件電連接至所述封裝件外側的觸點。
8.—種制造微結構器件的方法，所述方法包括提供分層晶片，其中，所述晶片包括基板層、位于所述基板層上的埋入氧化物層、以及位于所述埋入氧化物層上的器件層；在所述器件層上沉積頂部硅氧化物層；使用第一掩模蝕刻所述頂部硅氧化物層，從而從所述頂部硅氧化物層中形成硬掩模； 使用所述硬掩模蝕刻所述器件層，從而在所述器件層中形成錨和微結構； 使用第二掩模蝕刻所述頂部硅氧化物層，留下所述微結構上的所述頂部硅氧化物層； 使用所述第二掩模蝕刻所述埋入氧化物層； 在所述晶片上形成熱氧化物層；使用所述第三掩模蝕刻所述熱氧化物層，留下包圍所述微結構的氧化物層； 在所述晶片上形成多晶硅層； 對所述多晶硅層平面化；使用第四掩模蝕刻所述多晶硅層的一部分和所述器件層的一部分，從而形成微結構；以及蝕刻掉包圍所述微結構的氧化物層，從而釋放所述微結構。
9.根據權利要求8所述的方法，其中，蝕刻所述器件層包括深反應離子蝕刻(DRIE)工藝。
10.一種微結構器件，包括硅基板層；埋入硅氧化物層，形成在所述基板層上；錨，形成在所述埋入氧化物層上，其中，所述埋入氧化物層沿著所述錨的整個長度延伸；多晶硅層，覆蓋于所述的錨；以及微結構，懸浮在所述基板層上方，在形成覆蓋所述錨的所述多晶硅層和所述微結構之間具有氣隙。
全文摘要
本發明提供了具有增強錨和窄氣隙的微結構器件。本文提供的微結構器件的一個實施例包括分層晶片。分層晶片包括硅基板層、形成在基板層上的埋入氧化物層以及形成在埋入氧化物層上的硅器件層。在器件層上形成頂部氧化物層。頂部氧化物層、器件層和埋入氧化物層被蝕刻，從而形成溝槽以在器件層中創建錨和微結構器件。在制造器件的工藝中，沿著微結構器件的側面形成熱氧化物層，以在埋入氧化物層、頂部氧化物層和熱氧化物層中包圍微結構器件。然后，形成多晶硅層以填充到溝槽中并包圍錨。在多晶硅層填充到溝槽中之后，蝕刻掉包圍微結構器件的氧化物層，釋放微結構器件。
文檔編號B81B7/00GK102408090SQ20111024354
公開日2012年4月11日 申請日期2011年8月23日 優先權日2010年9月21日
發明者朱家驊, 林宗賢, 鄭鈞文 申請人:臺灣積體電路制造股份有限公司