專利名稱：與半導體工藝兼容的制造隔離腔體的方法及隔離腔體的制作方法
技術領域：
本發明涉及微機電系統制造技術領域，具體來說，本發明涉及一種與半導體工藝兼容的制造隔離腔體的方法及隔離腔體。
背景技術：
在MEMS (微機電系統)壓力傳感器、微流器件和其他相關的應用中，微小的隔離的腔體是重要的功能部件，這些腔體有些是真空的，有些是充有氣體或者是液體的。在不同的應用中，這些隔離腔體具有不同的作用，例如在壓力傳感器中，隔離腔體就作為實現壓力比較的背景壓力。另外，絕大多數的隔離腔體都要求是密封的。為了實現上述不同應用中的腔體的制造，研究人員提出了各種不同的方法，例如在MEMS領域中普遍存在的一種做法是通過背面工藝在硅晶圓的一面形成凹槽，隨后在背面作陽極鍵合實現硅晶圓與玻璃基底之間的鍵合。在鍵合過程中，在高溫和真空下，通過高電壓的施加實現硅晶圓與玻璃基底離子的遷移，實現兩塊基片的陽極鍵合，鍵合溫度普遍超過400度。一般地，上述背面工藝中玻璃基底中存在的鈉離子和鉀離子會對CMOS工藝產生污染，對例如曝光設備等提出了特別的要求，故其與眾多傳統的CMOS制造工藝不兼容。另外，通過這種方法實現的腔體所在的基底整個厚度很厚(是硅晶圓和玻璃的總厚度)，大約接近1mm，并且很難減薄，不適合半導體器件的小型化趨勢，工藝較為復雜，成本也較高。
發明內容
本發明所要解決的技術問題是提供一種與半導體工藝兼容的制造隔離腔體的方法及隔離腔體，與傳統的CMOS制造工藝相兼容，實現工藝簡單，并且降低制造成本。為解決上述技術問題，本發明提供一種與半導體工藝兼容的制造隔離腔體的方法，包括步驟提供腔體基底，在所述腔體基底上形成阻擋層；依次刻蝕所述阻擋層和所述腔體基底，在所述腔體基底上形成槽；在所述阻擋層的表面和所述槽的側壁與底部淀積保護層；去除所述阻擋層的表面和所述槽的底部的保護層，在所述槽的側壁形成側壁保護層； 以所述阻擋層和所述側壁保護層為掩膜，繼續刻蝕所述槽，形成深槽；采用濕法腐蝕法腐蝕所述深槽，在所述腔體基底的內部形成腔體；提供覆蓋基底，在所述覆蓋基底中形成缺陷層，所述覆蓋基底被所述缺陷層從中劃分出一表層基底；將所述覆蓋基底和所述腔體基底面對面進行鍵合，將所述腔體與外界隔離；以所述缺陷層為界，將所述表層基底與所述覆蓋基底分割開，所述表層基底仍保留于所述腔體基底的表面，繼續封閉所述腔體。
可選地，所述方法在所述腔體基底的內部形成腔體之后，還包括采用化學機械拋光法去除所述腔體基底表面的阻擋層。可選地，所述方法在將所述表層基底與所述覆蓋基底分割開之后，還包括在所述表層基底上方制造其他功能器件。可選地，所述阻擋層包括一層或者多層不同類型和/或厚度的材料。可選地，所述阻擋層的材料包括氧化硅、氮化硅、氮氧化硅、多晶硅、氮化鋁和氧化可選地，所述槽的形狀和/或深度根據實際需要是可調節的。可選地，所述槽的深度為0. 1 20 μ m。可選地，所述保護層是通過化學氣相淀積法或者原子層淀積法形成的。可選地，所述阻擋層的表面和所述槽的底部的保護層是通過回刻工藝 tch back)去除的。可選地，所述深槽的深度為0. 1 80 μ m。可選地，所述濕法腐蝕法采用各向異性的腐蝕工藝在所述腔體基底的內部形成腔體。可選地，所述濕法腐蝕的溶液為KOH或者TMAH。可選地，所述腔體的形狀和/或深度是任意的。可選地，所述覆蓋基底為半導體基底。可選地，所述覆蓋基底為硅材料基底。可選地，在所述覆蓋基底中形成缺陷層的方法包括離子注入法或者擴散加離子注入法。可選地，其特征在于，所述離子注入法通過注入H原子、B原子、0原子、C原子、N 原子、Ar原子、P原子、Al原子、Si原子、F原子和As原子中的一種或者多種，在所述覆蓋基底中形成缺陷層。可選地，位于所述覆蓋基底表層的所述表層基底的厚度為0. 1-5 μ m。可選地，所述腔體的真空度由所述鍵合的工藝決定，包括真空、常壓或者高壓。可選地，通過退火工藝將所述表層基底與所述覆蓋基底分割開。可選地，所述退火工藝的溫度為150°C -1050°C。可選地，所述退火工藝的溫度為180°C -750°C。相應地，本發明還提供一種采用上述方法中任一項制造的隔離腔體。與現有技術相比，本發明具有以下優點本發明的制造方法屬于正面加工工藝，不采用與傳統CMOS工藝不兼容并且價格昂貴的背面工藝，其與傳統的CMOS制造工藝完全兼容。在隨后的表面層的覆蓋封閉工藝中，本發明采用的工藝溫度低于400度，并且不需要施加高電壓，實現工藝簡單，形成腔體后的晶圓總厚度也大大減薄了。在覆蓋了封閉層后，本發明利用其中形成的缺陷層造成的剝離效應，通過退火實現表層基底之外的其余基底的剝離，在腔體的頂部可以僅保留兩微米以下的材料。其余基底材料通過平坦化工藝之后還可以回收重復利用，不但能夠降低制造費用，具有較好的成本優勢，而且與器件小型化趨勢相適合。
本發明的上述的以及其他的特征、性質和優勢將通過下面結合附圖和實施例的描述而變得更加明顯，其中圖1為本發明一個實施例的與半導體工藝兼容的制造隔離腔體的方法流程示意圖；圖2至圖17為本發明一個實施例的與半導體工藝兼容的制造隔離腔體的過程的剖面結構示意圖；圖18至圖19為本發明另一個實施例的與半導體工藝兼容的制造隔離腔體的過程的剖面結構示意圖。
具體實施例方式下面結合具體實施例和附圖對本發明作進一步說明，在以下的描述中闡述了更多的細節以便于充分理解本發明，但是本發明顯然能夠以多種不同于此描述地其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下根據實際應用情況作類似推廣、演繹，因此不應以此具體實施例的內容限制本發明的保護范圍。圖1為本發明一個實施例的與半導體工藝兼容的制造隔離腔體的方法流程示意圖。如圖所示，該方法流程可以包括執行步驟S101，提供腔體基底，在腔體基底上形成阻擋層；執行步驟S102，依次刻蝕阻擋層和腔體基底，在腔體基底上形成槽；執行步驟S 103，在阻擋層的表面和槽的側壁與底部淀積保護層；執行步驟S104，去除阻擋層的表面和槽的底部的保護層，在槽的側壁形成側壁保護層；執行步驟S105，以阻擋層和側壁保護層為掩膜，繼續刻蝕槽，形成深槽；執行步驟S106，采用濕法腐蝕法腐蝕深槽，在腔體基底的內部形成腔體；執行步驟S107，提供覆蓋基底，在覆蓋基底中形成缺陷層，覆蓋基底被缺陷層從中劃分出一表層基底；執行步驟S 108，將覆蓋基底和腔體基底面對面進行鍵合，將腔體與外界隔離開；執行步驟S 109，以缺陷層為界，將表層基底與覆蓋基底分割開，表層基底仍保留于腔體基底的表面，繼續封閉腔體。圖2至圖17為本發明一個實施例的與半導體工藝兼容的制造隔離腔體的過程的剖面結構示意圖。下面結合各附圖來對該隔離腔體的制造過程作詳細描述。需要注意的是，這些以及后續其他的附圖均僅作為示例，其并非是按照等比例的條件繪制的，并且不應該以此作為對本發明實際要求的保護范圍構成限制。如圖2所示，提供腔體基底101，在腔體基底101上形成阻擋層102。其中腔體基底101優選為(111)取向的硅基底。阻擋層102可以包括一層或者多層不同類型和/或不同厚度的絕緣材料，該材料可以包括氧化硅、氮化硅、氮氧化硅、多晶硅、氮化鋁和氧化鋁等阻擋材料。如圖3所示，通過半導體工藝，依次刻蝕阻擋層102和腔體基底101，在腔體基底101上形成槽103。圖中，沿A-A方向的投影如圖4所示，可以看到，槽103的形狀可以是方形，圖4中沿B-B方向的投影如圖3所示，而沿C-C方向的投影如圖2所示。很顯然，槽103的形狀和深度并不是限制本發明的內容，例如槽103的俯視圖形狀根據實際需要是可以調節的，例如可以如圖5和圖6所示，兩圖中分別沿D-D和E-E方向的投影如圖3所示。而槽103深度也是可以根據實際的需求進行調節的，例如其深度可以為 0. 1 20μπι，在此為簡略起見不再輔以附圖示出。如圖7所示，在圖3的結構上通過例如化學氣相淀積法或者原子層淀積法等方法在阻擋層102的表面和槽103的側壁與底部淀積形成保護層104。當然，本領域技術人員應該認識到，具體采用何種的淀積方法取決于該種方法能否很好地覆蓋槽103的側壁。如圖8所示，通過例如回刻工藝去除阻擋層102的表面和槽103的底部的保護層 104，該保護層104在槽103中附著于側壁上未被去除的部分則成為槽103的側壁保護層 105。如圖9所示，采用刻蝕工藝，以阻擋層102和側壁保護層105為掩膜，繼續刻蝕槽 103，形成深槽106，該深槽106的深度可以為0. 1 80 μ m。在此過程中，由于阻擋層102 和側壁保護層105均作為刻蝕過程中的硬掩膜存在，保護其他區域，因此，選擇的刻蝕條件需要有較好的刻蝕選擇比。采用濕法腐蝕法腐蝕深槽106，在腔體基底101的內部形成腔體107，如圖10所示。在此過程中，為了更好地控制腐蝕過程，形成較理想的腔體107，所以，本領域技術人員可以根據實際的需要，優選地采用各向異性的腐蝕工藝。當然也可以是其他的腐蝕方式。例如，可以選擇(111)取向的硅基底，在其內部采用KOH或者TMAH等濕法腐蝕溶液對腔體基底101進行各向異性的(選擇性的)腐蝕，在其內部形成腔體107。經過上述步驟的制作，本實施例在獲得如圖10所示的結構中，沿F-F方向的投影如圖11所示，沿G-G方向的投影如圖12所示。在圖12中，顯示的腔體107的意思是形成的腔體可以是任意的或者隨機的形狀。當然，腔體107的深度根據本領域技術人員實際的需要也可以是任意的。本領域技術人員應該理解到腔體107的形狀和/或深度并不是限制本發明的內容。接下來的描述重點轉向另一個基底。如圖13所示，提供覆蓋基底201，該覆蓋基底 201可以為硅材料之類的半導體基底。通過離子注入法或者擴散加離子注入法在覆蓋基底 201中注入H原子、B原子、0原子、C原子、N原子、Ar原子、P原子、Al原子、Si原子、F原子或As原子，對覆蓋基底201造成晶格缺陷，在覆蓋基底201中形成缺陷層202。在本步驟中，同時注入的原子/離子的種類可以是一種，也可以是多種，優選為同時注入H原子和 B原子，但本發明不限于上述所提到的這幾種摻雜雜質。該覆蓋基底201被缺陷層202從中劃分出一表層基底203。該表層基底203的位置處于覆蓋基底201的表層附近，其厚度在5μπι以下，例如0. 1-5 μ m，優選為1-2 μ m，可以通過摻雜的深度和種類來調整。如圖14所示，將腔體基底101和覆蓋基底201正面對正面進行鍵合實現接觸。如圖15所示，經過鍵合后，腔體107就與外界隔離了，被封閉在腔體基底101和覆蓋基底201 之間。該腔體107里面所含氣氛的壓力可以根據鍵合過程中的工藝條件來決定，例如采用真空鍵合工藝就可以實現真空的腔體107 ；如果在常壓下進行鍵合，那么腔體107內的壓力就為常壓；而如果在高壓下進行鍵合，那么腔體107內的壓力就為高壓。根據本領域技術人員可以在面對實際的需要時進行相應的調整。如圖16所示，以缺陷層202為界，通過退火工藝在150°C -1050°C之間的溫度下將較薄的表層基底203與較厚的覆蓋基底201剝離開，其中退火工藝的優選溫度可以為 180 "C -750 "C，例如其具體可以為 200 "C、230"C、250 "C、280 "C、300"C、330 "C、350 "C、380"C、 400 "C、450 "C、500 °C、550 °C、600 °C、650 °C、700 °C 以及 750 °C 等。因為表層基底203與覆蓋基底201之間有造成晶格缺陷的缺陷層202的存在，所以使用退火可以使表層基底203和覆蓋基底201在缺陷層202的界面上自動地剝離開來， 而將表層基底203保留在腔體基底101的表面。最終形成的腔體結構可以如圖17所示。于是僅有厚度較薄的表層基底203仍保留在腔體基底101的表面，繼續封閉住腔體基底101，與腔體基底101之間密封有腔體107。而剝離下來的覆蓋基底201的厚度會很厚，通過平坦化工藝之后可以多次重復性地使用，因此，此舉降低了基底的使用成本，同時達到節能減排的目的。在本發明中，在腔體基底101的內部形成腔體107之后，還可以采用化學機械拋光法將腔體基底101表面的阻擋層102去除(如圖18所示)，然后再將腔體基底101和覆蓋基底201進行鍵合(如圖19所示)。顯然，在此過程中，兩者鍵合的界面是腔體基底101與表層基底203的接觸面。這是本發明另一種與上面詳細描述的實施例不同的實施方式。另外，本發明在將表層基底203與覆蓋基底201分割開之后，還可以在腔體基底 101上方的表層基底203上制造一些其他功能器件。如果覆蓋基底201采用半導體材料基底，例如硅材料基底，那么可以在表層基底203上制造一些半導體器件。在此不再展開詳述。本發明的制造方法屬于正面加工工藝，不采用與傳統CMOS工藝不兼容并且價格昂貴的背面工藝，其與傳統的CMOS制造工藝完全兼容。在隨后的表面層的覆蓋封閉工藝中，本發明采用的工藝溫度低于400度，并且不需要施加高電壓，實現工藝簡單，形成腔體后的晶圓總厚度也大大減薄了。在覆蓋了封閉層后，本發明利用其中形成的缺陷層造成的剝離效應，通過退火實現表層基底之外的其余基底的剝離，在腔體的頂部可以僅保留兩微米以下的材料。其余基底材料通過平坦化工藝之后還可以回收重復利用，不但能夠降低制造費用，具有較好的成本優勢，而且與器件小型化趨勢相適合。本發明雖然以較佳實施例公開如上，但其并不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和范圍內，都可以做出可能的變動和修改。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何修改、等同變化及修飾，均落入本發明權利要求所界定的保護范圍之內。
權利要求
1.一種與半導體工藝兼容的制造隔離腔體的方法，包括步驟提供腔體基底，在所述腔體基底上形成阻擋層；依次刻蝕所述阻擋層和所述腔體基底，在所述腔體基底上形成槽；在所述阻擋層的表面和所述槽的側壁與底部淀積保護層；去除所述阻擋層的表面和所述槽的底部的保護層，在所述槽的側壁形成側壁保護層；以所述阻擋層和所述側壁保護層為掩膜，繼續刻蝕所述槽，形成深槽；采用濕法腐蝕法腐蝕所述深槽，在所述腔體基底的內部形成腔體；提供覆蓋基底，在所述覆蓋基底中形成缺陷層，所述覆蓋基底被所述缺陷層從中劃分出一表層基底；將所述覆蓋基底和所述腔體基底面對面進行鍵合，將所述腔體與外界隔離；以所述缺陷層為界，將所述表層基底與所述覆蓋基底分割開，所述表層基底仍保留于所述腔體基底的表面，繼續封閉所述腔體。
2.根據權利要求1所述的制造隔離腔體的方法，其特征在于，所述方法在所述腔體基底的內部形成腔體之后，還包括采用化學機械拋光法去除所述腔體基底表面的阻擋層。
3.根據權利要求1或2所述的制造隔離腔體的方法，其特征在于，所述方法在將所述表層基底與所述覆蓋基底分割開之后，還包括在所述表層基底上方制造其他功能器件。
4.根據權利要求1或2所述的制造隔離腔體的方法，其特征在于，所述阻擋層包括一層或者多層不同類型和/或厚度的材料。
5.根據權利要求4所述的制造隔離腔體的方法，其特征在于，所述阻擋層的材料包括氧化硅、氮化硅、氮氧化硅、多晶硅、氧化鋁和氮化鋁。
6.根據權利要求1所述的制造隔離腔體的方法，其特征在于，所述槽的形狀和/或深度根據實際需要是可調節的。
7.根據權利要求6所述的制造隔離腔體的方法，其特征在于，所述槽的深度為0.1 20 μ m0
8.根據權利要求1所述的制造隔離腔體的方法，其特征在于，所述保護層是通過化學氣相淀積法或者原子層淀積法形成的。
9.根據權利要求8所述的制造隔離腔體的方法，其特征在于，所述阻擋層的表面和所述槽的底部的保護層是通過回刻工藝去除的。
10.根據權利要求9所述的制造隔離腔體的方法，其特征在于，所述深槽的深度為 0. 1 80 μ Hio
11.根據權利要求1所述的制造隔離腔體的方法，其特征在于，所述濕法腐蝕法采用各向異性的腐蝕工藝在所述腔體基底的內部形成腔體。
12.根據權利要求11所述的制造隔離腔體的方法，其特征在于，所述濕法腐蝕的溶液為KOH或者TMAH。
13.根據權利要求1、11或12所述的制造隔離腔體的方法，其特征在于，所述腔體的形狀和/或深度是任意的。
14.根據權利要求1所述的制造隔離腔體的方法，其特征在于，所述覆蓋基底為半導體基底。
15.根據權利要求14所述的制造隔離腔體的方法，其特征在于，所述覆蓋基底為硅材料基底。
16.根據權利要求15所述的制造隔離腔體的方法，其特征在于，在所述覆蓋基底中形成缺陷層的方法包括離子注入法或者擴散加離子注入法。
17.根據權利要求1、14至16中任一項所述的制造隔離腔體的方法，其特征在于，所述離子注入法通過注入H原子、B原子、0原子、C原子、N原子、Ar原子、P原子、Al原子、Si 原子、F原子和As原子中的一種或者多種，在所述覆蓋基底中形成缺陷層。
18.根據權利要求17所述的制造隔離腔體的方法，其特征在于，位于所述覆蓋基底表層的所述表層基底的厚度為0. 1-5 μ m。
19.根據權利要求1所述的制造隔離腔體的方法，其特征在于，所述腔體的真空度由所述鍵合的工藝決定，包括真空、常壓或者高壓。
20.根據權利要求18所述的制造隔離腔體的方法，其特征在于，通過退火工藝將所述表層基底與所述覆蓋基底分割開。
21.根據權利要求20所述的制造隔離腔體的方法，其特征在于，所述退火工藝的溫度為 150°C -1050°C。
22.根據權利要求21所述的制造隔離腔體的方法，其特征在于，所述退火工藝的溫度為 180°C -750°C。
23.一種采用上述權利要求1至22中任一項所述的方法制造的隔離腔體。
全文摘要
本發明提供一種與半導體工藝兼容的制造隔離腔體的方法，包括步驟提供腔體基底，其上形成阻擋層；刻蝕阻擋層和腔體基底，形成槽；在阻擋層表面和槽側壁與底部淀積保護層；去除阻擋層表面和槽底部的保護層，在槽側壁形成側壁保護層；以阻擋層和側壁保護層為掩膜，形成深槽；濕法腐蝕深槽，在腔體基底內形成腔體；提供覆蓋基底，其中形成缺陷層，從中劃分出一表層基底；將覆蓋基底和腔體基底鍵合，腔體與外界隔離；以缺陷層為界，將表層基底與覆蓋基底分開。相應地，本發明還提供一種隔離腔體。本發明屬于正面工藝，與傳統半導體工藝兼容。其實現方式簡單，形成腔體后的基底厚度大大減薄。不但能降低制造費用，而且與器件小型化趨勢相符。
文檔編號B81C1/00GK102259828SQ20111018589
公開日2011年11月30日 申請日期2011年7月4日 優先權日2011年7月4日
發明者張挺, 謝志峰, 邵凱 申請人:上海先進半導體制造股份有限公司