專利名稱：一種在硅材料中形成納米間隙的方法
技術領域：
本發明涉及半導體制造領域，特別涉及微納機電器件制作工藝中、在硅材料中制
作出納米間隙的方法。
背景技術：
目前，微機電系統，例如加速度計、諧振器、陀螺儀已經廣泛的應用到各種電子產 品中，而靜電驅動讀出又是微機電系統最常見的換能方式。靜電驅動結構簡單，檢測方式成 熟，但靜電驅動結構微機電系統的等效輸入輸出阻抗高，在與IC集成的過程中需要加入額 外的阻抗匹配電路。減小微機電系統的電容間隙不僅可以降低輸入輸出阻抗，同時能提高 器件的靈敏度，在微機電系統里采用納米間隙電容已經成為趨勢。 例如，可將納米間隙制備方法用于電容驅動和傳感的平面電容式諧振器的制備， 諧振器利用換能方式工作，驅動電極加交流信號，在諧振體上加直流偏置，則傳感電極輸出 一個交流電流信號。在交流信號和直流偏置的共同作用下，傳感和驅動電極信號通過電容 耦合到諧振體，在諧振體上施加靜電力，當輸入信號頻率與諧振頻率一致時發生共振。諧振 信號通過諧振子和多晶硅輸出電極間的電容耦合到輸出電極上，驅動力和輸出電流信號可 分別表示為 F =丄^_v 、2^ f、
2 改 ^,=FDcT~; (2) 其中VDC、 va。分別為直流偏壓和交流電壓信號，C為電容。當減小驅動傳感電極與 諧振體的間隙時，相同的驅動信號將產生更大的驅動力FMre，諧振體相同的位移會產生更 大的輸出電流i。ut。 諧振器的等效運動阻抗Rm^ dVU其中d電容極板間隙，Q是品質因子。顯然諧振 器的動態特性依賴于諧振器的電容極板間隙d，顯然減小諧振器的電容極板間隙在減小諧 振體等效運動阻抗方面起著重要作用。 常見的制造微機電系統的電容間隙的方式為光刻圖形并高深寬比刻蝕，常規的光 刻圖形的寬度受到光刻膠材料、光刻板掩膜、光刻機等諸多因素的影響，一般無法做到亞微 米量級。亞微米量級的電容一般采用犧牲層或聚焦離子束刻蝕的方式制造，聚焦離子束的 成本高昂，無法大規模生產，目前報道的大多數都采用犧牲層的方式。 在納隙電容的研究中，Siavash， M. Koskenvuori等人是采用自對準的方 式制備纟內米間隙(Pourkamali， S. ;Ayazi， F. ， 〃 High frequency capacitive micromechanical resonators withreduced motional resistance using the HARPSS technology, 〃 Silicon Monolithic IntegratedCircuits in RF Systems,2004. Digest of Papers. 2004 Topical Meeting on， vol. ， no. ， pp. 147-150， 8-10 S印t. 2004)，即在器
3件結構定義完成后，生長納米厚度的氧化層，再回刻氧化層，這樣諧振體側壁的氧化層被保 留下來。這層氧化層將作為犧牲層，在最后的氫氟酸腐蝕釋放結構時被腐蝕掉，這樣在傳感 /驅動電極與器件中間就留下寬度為氧化層厚度的空氣間隙。 自對準方式在減小電容極板間隙的同時，面臨著厚的器件結構有效釋放問題，同 時在結構因應力發生形變時容易出現驅動/傳感電極與可動結構發生電互聯的問題，且制 備工藝復雜。因此，需要提供一種加工方式更為簡單，成品率更高的制備納米間隙的方法。
發明內容
本發明的目的是提供一種在硅材料中制作納米間隙的方法，以應用于微納機電器
件的制備，要求該方法制作成本低，工藝簡單可靠。 為實現上述目的，本發明采用如下技術方案 —種在硅材料中形成納米間隙的方法，包括如下步驟 1)在硅材料上淀積一氮化硅薄層； 2)在氮化硅薄層上淀積多晶硅，光刻并刻蝕多晶硅，形成具有一定寬度間隙的多 晶硅圖形； 3)氧化多晶硅，形成的氧化層使得多晶硅圖形中的間隙變窄至納米量級；
4)以步驟3)形成的氧化層為掩膜進行各向異性刻蝕，先采用RIE(反應離子刻 蝕)去除間隙處的氮化硅，再采用ICP-ASE(電感耦合等離子體深硅刻蝕)刻蝕硅材料至所 需深度，形成納米間隙。 上述方法利用了多晶硅氧化的特性，以及各向異性刻蝕對硅和氧化硅硬掩膜的高 刻蝕選擇比。目前半導體光刻工藝的精度決定了難以直接光刻定義出納米寬度的間隙，光 刻定義的多晶硅中的間隙寬度大概在1 P m-2 ii m，隨著多晶硅氧化后體積膨脹，間隙的寬度 縮小至納米級。最終獲得的間隙寬度與光刻精度、多晶硅的厚度以及氧化速度和時間有關。 硅材料中納米間隙可達到的深度則受限于氧化硅掩膜的厚度和刻蝕選擇比，對于一定的間 隙深度要求，刻蝕選擇比越高，所需要的氧化硅掩膜厚度越小，而氧化硅掩膜的厚度又是由 多晶硅的厚度和氧化程度決定的。對于本領域的技術人員來說，根據上述的方法，在一定的 光刻精度下，選取一定范圍內的多晶硅厚度和氧化條件(包括氧化溫度和時間等)，通過有 限次的實驗就能確定出各步驟具體的參數，對于不同的納米間隙寬度和深度要求，多晶硅 的厚度和氧化時間有所不同。 優選的，上述方法中，步驟1)用低壓化學氣相沉積法(LPCVD)淀積氮化硅，形成 氮化硅薄層是為了防止后續氧化步驟中所述硅材料被氧化，該氮化硅薄層的厚度一般以 50 150nm為宜。 步驟2)用低壓化學氣相沉積法(LPCVD)淀積多晶硅，多晶硅的厚度取決于光刻精
度和納米間隙的尺寸，一般在O. 5 1.5iim范圍內；步驟3)氧化溫度優選950 1050°C，
氧化時間要根據氧化速度和納米間隙的寬度而定，通常在0. 5 1. 5小時范圍內。 本發明采用具有納米間隙的硬掩膜在硅基材上制作納米間隙，克服了采用犧牲層
工藝制備納米間隙面臨的釋放困難、可靠性差、工藝復雜的問題。本發明提出的納米間隙制
作工藝簡單，間隙采用干法各向異性刻蝕的方式加工完成，避免了濕法腐蝕中液體的表面
張力造成器件與驅動粘附的問題，釋放時間更容易控制，加工過程不會對器件的其他材料
4造成腐蝕等其他不利影響。本制造工藝可應用于多種微納機電器件的制備，例如納隙電容 式諧振器，提高器件的可靠性，同時降低成本。
圖l(a)-(d)為本發明實施例制作納米間隙的工藝流程示意圖，其中(a)是淀積 氮化硅薄層步驟；(b)是淀積多晶硅，光刻并刻蝕形成多晶硅圖形間隙的步驟；(c)是氧化 多晶硅步驟；(d)是各向異性刻蝕形成納米間隙步驟。
具體實施例方式
下面結合附圖，通過實施例進一步詳細描述本發明的方法，但不以任何方式限制 本發明的范圍。 實施例1、在硅襯底中制作納米間隙
圖1所示的工藝流程圖具體步驟如下 1)在硅襯底1上LPCVD 100nm氮化硅層2，如圖1 (a)所示，該氮化硅層2是防止 后續氧化工藝時，硅襯底1同時被氧化； 2) LPCVD淀積800nm多晶硅3，光刻并刻蝕多晶硅3，形成寬度為1 y m的多晶硅圖 形間隙，如圖l(b)所示； 3)氧化多晶硅3，95(TC氫氧合成氧化0. 5小時，多晶硅圖形間隙減至IOO納米，這
層帶有納米間隙的氧化層4將作為刻蝕硅襯底的掩膜，如圖l(c)所示； 4)反應離子刻蝕(RIE)去除間隙處氮化硅后，ASE各向異性刻蝕硅襯底20 y m，由
于ASE刻蝕對單晶硅(硅襯底1)和氧化硅(氧化層4)有很好的刻蝕選擇比，可以得到所
述的納米間隙5。
權利要求
一種在硅材料中形成納米間隙的方法，包括如下步驟1)在硅材料上淀積一氮化硅薄層；2)在氮化硅薄層上淀積多晶硅，光刻并刻蝕多晶硅，形成具有一定寬度間隙的多晶硅圖形；3)氧化多晶硅，形成的氧化層使得多晶硅圖形中的間隙變窄至納米量級；4)以步驟3)形成的氧化層為掩膜進行各向異性刻蝕，先采用反應離子刻蝕去除間隙處的氮化硅，再采用電感耦合等離子體深硅刻蝕刻蝕硅材料至所需深度，形成納米間隙。
2. 如權利要求l所述的方法，其特征在于，步驟l)中氮化硅薄層的厚度為50 150nm。
3. 如權利要求l所述的方法，其特征在于，步驟l)用低壓化學氣相沉積法淀積氮化硅。
4. 如權利要求1所述的方法，其特征在于，步驟2)在多晶硅圖形中的間隙寬度為1 2 ii m。
5. 如權利要求1所述的方法，其特征在于，步驟2)用低壓化學氣相沉積法淀積多晶硅。
6. 如權利要求1所述的方法，其特征在于，步驟2)多晶硅的厚度為0.5 1.5iim。
7. 如權利要求1所述的方法，其特征在于，步驟3)氧化多晶硅的溫度為950 105(TC， 氧化時間為0. 5 1. 5小時。
全文摘要
本發明公開了一種在硅材料中形成納米間隙的方法，先在硅材料上依次淀積一氮化硅薄層和多晶硅，光刻并刻蝕多晶硅，在多晶硅圖形上形成具有一定寬度的間隙，然后氧化多晶硅，形成的氧化層使間隙變窄至納米量級，以氧化層為掩膜各向異性刻蝕硅，形成納米間隙。該方法簡單易行且成本低，可應用于微納機電器件的制備，例如納隙電容式諧振器的制備。
文檔編號B82B3/00GK101767772SQ201010103879
公開日2010年7月7日 申請日期2010年1月29日 優先權日2010年1月29日
發明者于曉梅, 劉毅, 張宇飛 申請人:北京大學