半導體納米結構和制造方法及其應用的制作方法

專利名稱：半導體納米結構和制造方法及其應用的制作方法
技術領域：
本發明涉及半導體領域，尤其涉及一種半導體納米結構和制造方法及其應用。
背景技術：
在過去四十多年中，硅基CMOS技術通過縮小特征尺寸來提高性能，然而當半導體 技術發展到納米尺度后，硅集成電路技術日益逼近其技術極限，采用新材料與新結構來提 升CMOS的性能 已經成為延續摩爾定律的一個重要方向。在新材料方面，采用高遷移率溝道材料是提高晶體管飽和驅動電流、縮短柵延遲 時間的有效方法，而且可以延長集成電路生產線的使用壽命。III-V族半導體材料的室溫電 子遷移率大約是硅的6-60倍，具有非常優異的電子輸運性能；并且，擁有直接帶隙的III-V 族半導體非常適合制作光電器件。為了結合硅基集成電路的產業優勢與III-V族半導體的 優良特性，在硅襯底上集成生長III-V族半導體材料將是高性能III-V族半導體CMOS技術 與硅基光電集成的理想選擇。然而，硅襯底與III-V族半導體材料之間存在晶格常數失配、 熱膨脹系數失配與晶體結構失配，難以在硅襯底上生長高質量的III-V族半導體外延層。 晶格常數失配在異質外延過程中將引入大量的位錯與缺陷；熱膨脹系數差異將導致熱失 配，在高溫生長后的降溫過程中產生熱應力，從而使外延層的缺陷密度增加甚至產生裂紋； 晶體結構失配往往導致反向疇問題。在硅襯底上異質外延生長III-V族半導體材料的工作 主要圍繞解決這三種失配問題而展開。目前比較常用的方法是利用外延技術生長某種柔性 中間層，把晶格失配產生的缺陷局限在柔性層內，然后再外延漸變緩沖層，從而獲得高質量 的III-V族半導體外延層。這種方法需要大概幾個微米較厚的柔性層與緩沖層來獲得低缺 陷密度的III-V族半導體薄層，從而導致外延成本高，而且與傳統CMOS平面工藝不兼容。 在圖形化硅襯底表面異質外延生長III-V族半導體材料是近年發展起來的一種新技術，通 過選擇圖形介質窗口的高寬比(h/w > tan 54. 7° )來限制位錯擴展到III-V族半導體的 上表面，然而如圖1所示，圖1為現有技術III-V族半導體材料104在帶有圖形化介質102 的(100)硅襯底101上選區外延生長時位錯擴展與終止的結構示意圖，在選區外延生長時 其表面并不總是平行于襯底的表面，晶體生長時因表面起伏而產生的W01]晶向附近的位 錯105并不能被有效消除。一旦這些位錯擴展到器件的有源區，將會顯著降低載流子的遷 移率以及集成電路的成品率。在新器件結構方面，采用非平面多柵極結構能有效抑制晶體管的短溝效應。隨著 晶體管的柵長縮小至20納米時，傳統平面MOS器件的溝道厚度要求降低至6納米(柵長的 三分之一)來改善器件的亞閾值特性與電流的開關比，然而，采用現有的集成電路制造工 藝實現10納米以下的超薄溝道已經非常困難。雖然采用新型的雙柵極(FinFET)或者三柵 極(Tri-Gate)的器件結構可以將溝道厚度增加至單柵極器件的2倍左右，但是這些器件的 Fin型結構非常難以制造。例如，對于一個柵長為16納米的雙柵極MOS器件(FinFET)，Fin 的寬度僅為10納米，并且要求高寬比大于5的幾何特征，這對現有的光刻技術與等離子體 刻蝕技術來說極具挑戰性。而且，如圖2所示，圖2為現有技術III-V族半導體FinFET器件制作在晶格失配緩沖層上的結構示意圖，傳統的III-V族半導體FinFET器件的溝道205 都位于異質外延緩沖層206的上方，在后續的半導體工藝的高溫處理過程中，位錯容易擴 展至溝道區，使晶體管性能退化。

發明內容

本發明針對現有技術III-V族半導體材料在圖形化硅襯底上選區外延生長時產 生的位錯會擴展到器件的有源區，而顯著降低載流子的遷移率以及集成電路的成品率，以 及由其制造的器件在后續的半導體工藝的高溫處理過程中，位錯容易擴展至溝道區，使器 件性能退化的不足，提供了一種半導體III-V族半導體納米結構和制造方法及其應用。本發明解決上述技術問題的技術方案如下一種半導體納米結構包括單晶硅襯 底、介質薄膜、第一緩沖層、半導體籽晶材料層、第二緩沖層和半導體納米功能區；所述介質 薄膜形成于所述單晶硅襯底上；所述單晶硅襯底上具有圖形化窗口，所述第一緩沖層形成 于所述圖形化窗口中的單晶硅襯底上，所述半導體籽晶材料層形成于所述第一緩沖層上； 所述第二緩沖層和半導體納米功能區形成于所述介質薄膜上。進一步，所述半導體籽晶材料、第二緩沖層與半導體犧牲層為同一種材料，并包括 以下任意一種材料鍺、磷化鎵、砷化鎵、磷化銦、砷化銦、銻化鎵、銻化銦、氮化鎵、氮化鋁、 氮化銦以及它們的多元合金。進一步，所述介質薄膜層包括以下任意一種或幾種材料氧化硅、氮化硅、碳化硅、 金屬氧化物和金屬氮化物。進一步，所述介質薄膜的厚度大于所述單晶硅襯底上的圖形化窗口寬度的1.41倍。進一步，所述第一緩沖層的晶格常數介于所述單晶硅和半導體籽晶材料之間，其 包括以下任意一種材料=SiGe合金、Ge半導體、III-V族半導體以及它們的多元合金。進一步，所述的半導體納米結構，其特征在于，所述半導體納米功能區包括以下任 意一種材料或幾種材料鍺、磷化鎵、砷化鎵、磷化銦、砷化銦、銻化鎵、銻化銦、氮化鎵、氮化 鋁、氮化銦、以及它們的多元合金，或者包括以下任意一種或幾種結構的功能組合半導體 P-N結、半導體異質結、半導體量子阱、半導體超晶格、半導體光波導和半導體光反射器。本發明還提供一種解決上述技術問題的技術方案如下一種半導體納米結構的制 造方法包括以下步驟步驟10 在單晶硅襯底上形成介質薄膜層；步驟20 通過圖形化介質薄膜層，在單晶硅襯底上形成圖形化窗口 ；步驟30 在所述單晶硅襯底上的圖形化窗口中形成第一緩沖層；步驟40 在所述第一緩沖層上生長半導體籽晶材料，并形成側向外延過生長區；步驟50 刻蝕所述側向外延過生長區，從而形成與所述介質薄膜層表面垂直的半 導體籽晶材料側向晶面；步驟60 在所述半導體籽晶材料側向晶面上外延生長第二緩沖層；步驟70 在所述第二緩沖層上依次選擇性外延半導體納米功能區和半導體犧牲 層；步驟80 平坦化所述半導體籽晶材料、半導體納米功能區和半導體犧牲層的頂部，保留垂直于介質薄膜的側向外延部分；步驟90 濕法選擇性腐蝕所述半導體籽晶材料、第二緩沖層和半導體犧牲層，在 介質薄膜上形成半導體納米結構。進一步，所述半導體納米功能區的化學腐蝕特性與半導體籽晶材料、第二緩沖層、 半導體犧牲層均不相同，通過濕法選擇性腐蝕方法將半導體籽晶材料、第二緩沖層與半導 體犧牲層去除，而不損傷半導體納米功能區。進一步，所述步驟30、步驟40、步驟60和步驟70中所述選擇性外延的方法包括 金屬有機化學氣相沉積、超高真空化學氣相沉積以及其他化學氣相沉積技術。本發明還提供一種解決上述技術問題的技術方案如下一種由半導體納米結構制 造的器件，所述半導體納米結構應用于下列器件的功能部件場效應晶體管、雙極晶體管、 共振隧穿二極管、肖特基二極管、光發射器件、光探測器、光波導、光調制器、光學耦合器和 光學開關。本發明的有益效果是本發明半導體納米結構在硅襯底上集成生長時，使其載流 子遷移率、幾何特征與異質結構都能滿足高性能CMOS技術與硅基光電集成的要求。


圖1為現有技術III-V族半導體材料在圖形化硅襯底上選區外延生長時位錯擴展 與終止的結構示意圖；圖2為現有技術III-V族半導體FinFET器件制作在晶格失配緩沖層上的結構示 意圖；圖3為本發明實施例提供的半導體納米結構的制造方法的流程示意圖；圖4為本發明實施例提供的半導體納米結構的制造方法中步驟20對應的結構示 意圖；圖5為本發明實施例提供的半導體納米結構的制造方法中步驟40對應的結構示 意圖；圖6為本發明實施例提供的半導體納米結構的制造方法中步驟50對應的結構示 意圖；圖7為本發明實施例提供的半導體納米結構的制造方法中步驟70對應的結構示 意圖；圖8為本發明實施例提供的半導體納米結構的制造方法中步驟80對應的結構示 意圖；圖9為本發明實施例提供的半導體納米結構的制造方法中步驟90對應的結構示 意圖；圖10為本發明實施例提供的半導體納米結構應用于FinFET器的結構示意圖；圖11為本發明實施例提供的半導體納米結構應用于RTD器件的結構示意圖。
具體實施例方式
以下結合附圖對本發明的原理和特征進行描述，所舉實例只用于解釋本發明，并 非用于限定本發明的范圍。
圖3為本發明實施例提供的半導體納米結構的制造方法的流程示意圖。如圖3所示，制造方法包括以下步驟步驟10 在單晶硅襯底401上形成介質薄膜層402。單晶硅襯底的結晶取向可以為(100)，晶面方向可以為<100>。介質薄膜層包括以 下任意一種或幾種材料氧化硅、氮化硅、碳化硅、金屬氧化物和金屬氮化物。在本實施例， 介質薄膜層為高溫生長的氮化硅。步驟20 通過圖形化介質薄膜層402，在單晶硅襯底401上形成圖形化窗口 403。圖4為本發明實施例提供的半導體納米結構的制造方法中步驟20對應的結構示 意圖。如圖4所示，可以采用干法刻蝕技術在單晶硅襯底401上形成圖形化窗口，介質薄膜 402的厚度大于單晶硅襯底401上的圖形化窗口 403寬度的1. 41倍，這樣就可以將失配位 錯限制在圖形化窗口 403中。這個步驟完成后，再進行下一個步驟前，采用各向異性濕法工藝在單晶硅襯底401 上的圖形化窗口 403中形成V型槽。步驟30 在單晶硅襯底401上的圖形化窗口 403中選擇性外延第一緩沖層。第一緩沖層的晶格常數介于單晶硅401和半導體籽晶材料405之間，其包括以下 任意一種材料=SiGe合金、Ge半導體、III-V族半導體以及它們的多元合金。步驟40 在第一緩沖層上選擇性外延半導體籽晶材料405，并形成側向外延生過 長區404。半導體籽晶材料405的選擇性外延的方法包括金屬有機化學氣相沉積(MOCVD)、 超高真空化學氣相沉積(UHVCVD)以及其他化學氣相沉積技術(CVD)。半導體籽晶材料405 在填滿圖形化窗口后繼續進行側向外延過生長，從而形成側向外延過生長區404。半導體籽 晶材料的頂部要求高出介質薄膜層402的上表面。由于單晶硅襯底產生的失配位錯和外延 過程中產生的位錯均被限制在圖形化窗口 403中以及窗口的上方區域，因而側向外延過生 長區404的位錯密度極低，甚至無任何位錯。圖5為本發明實施例提供的半導體納米結構的制造方法中步驟40對應的結構示 意圖。如圖5所示，半導體籽晶材料405包括以下任意一種材料鍺、磷化鎵、砷化鎵、磷化 銦、砷化銦、銻化鎵、銻化銦、氮化鎵、氮化鋁、氮化銦、以及它們的多元合金。步驟50 刻蝕側向外延過生長區404，從而形成與介質薄膜層表面垂直的半導體 側向晶面406。圖6為本發明實施例提供的半導體納米結構的制造方法中步驟50對應的結構示 意圖。如圖6所示，在半導體籽晶材料405的表面光刻出所需要的圖形。刻蝕的方法可以 采用干法刻蝕，也可以采用濕法腐蝕。在形成與介質薄膜層表面垂直的半導體側向晶面406 后，采用濕法化學工藝對其側向晶面406進行拋光腐蝕。步驟60 在半導體側向晶面406上外延生長第二緩沖層407。第二緩沖層407與半導體籽晶材料405為同一種材料，第二緩沖層407的功能是 過濾位錯。步驟70 在第二緩沖層407上依次選擇性外延第一半導體納米功能區408、第二半 導體納米功能區410和半導體犧牲層409。圖7為本發明實施例提供的半導體納米結構的制造方法中步驟70對應的結構示意圖。如圖7所示，可以外延至少一個半導體納米功能區時，半導體納米功能區的材料可以 為鍺、磷化鎵、砷化鎵、磷化銦、砷化銦、銻化鎵、銻化銦、氮化鎵、氮化鋁、氮化銦、以及它們 的多元合金。當外延至少兩個半導體納米功能區時，各個半導體納米功能區的材料可以相 同，也可以不相同。當外延一個半導體納米功能區時，半導體納米功能區還可以包括以下任 意一種或幾種結構的功能組合半導體P-N結、半導體異質結、半導體量子阱、半導體超晶 格、半導體光波導和半導體光反射器。在本實施例中，第一半導體納米功能區408和第二半 導體納米功能區410包括以下任意一種材料或幾種材料鍺、磷化鎵、砷化鎵、磷化銦、砷化 銦、銻化鎵、銻化銦、氮化鎵、氮化鋁、氮化銦、以及它們的多元合金。半導體犧牲層409與半 導體籽晶材料405為同一種材料，半導體犧牲層409的功能是隔離各個半導體III-V族半 導體納米功能區。半導體納米功能區可以是高遷移率溝道材料來制造高性能CMOS器件，也 可為異質結或者量子阱結構來制作光電子器件。第一半導體納米功能區408、第二半導體納 米功能區410和半導體犧牲層409的厚度是由生長時間來精確控制的。步驟80 平坦 化半導體籽晶材料405、第一半導體納米功能區408、第二半導體納 米功能區410和半導體犧牲層409的頂部，保留垂直于介質薄膜層402的側向外延部分。平坦化的方法包括化學機械拋光法，可以實現表面的平坦化，該平坦化表面到介 質薄膜層402的上表面的距離決定了第一半導體納米功能區408和第二半導體納米功能區 410的厚度。圖8為本發明實施例提供的半導體納米結構的制造方法中步驟80對應的結構示 意圖。如圖8所示，步驟90 濕法選擇性腐蝕半導體籽晶材料405、第二緩沖層407和半導體犧牲層 409，在介質薄膜層上形成半導體納米結構。圖9為本發明實施例提供的半導體納米結構的制造方法中步驟90對應的結構示 意圖。如圖9所示，由于第一半導體納米功能區408、第二半導體納米功能區410與半導體 籽晶材料405、第二緩沖層407、半導體犧牲層409具有不同的化學腐蝕特性，所以半導體籽 晶材料405、第二緩沖層407和半導體犧牲層409能夠被化學腐蝕工藝選擇性地去除，腐蝕 選擇性要求大于5。半導體納米功能區、第二緩沖層、半導體犧牲層與半導體籽晶材料為晶格匹配關 系，或者存在一定的晶格失配，半導體納米功能區與半導體籽晶材料的晶格失配度、第二緩 沖層與半導體籽晶材料的晶格失配度、半導體犧牲層與半導體籽晶材料的晶格失配度均低 于 士5%。本發明半導體納米結構的制造方法采用二步位錯過濾法，即圖形襯底與選擇性外 延相結合的技術，在單晶硅襯底上集成生長極低位錯密度的半導體籽晶材料；然后利用先 進外延技術能精確控制半導體薄層厚度的特點，在半導體籽晶材料的側向晶面上選擇性外 延半導體納米功能區；然后使用平坦化工藝與半導體犧牲層技術形成半導體納米結構。即 本發明利用圖形襯底選區外延技術將由晶格失配引起的位錯終止在圖形窗口的側墻上，同 時使用選區外延過生長技術進一步過濾位錯，形成極低位錯密度(< IO3CnT2)的半導體側 向晶面，通過結合側向外延手段、平坦化工藝與犧牲層技術，最終在硅襯底上實現極低位錯 密度、高遷移率、高集成度的半導體納米結構，從而滿足高性能半導體電子器件以及硅基光 電異質集成的材料要求。
圖10為本發明實施例提供的半導體納米結構應用于FinFET器的結構示意圖。 如圖10所示，FinFET器件的制造流程為首先采用低壓化學氣相沉積方法(LPCVD)在 Si (100) 501表面高溫生長一層200納米的SiNx介質502，光刻圖形并使用RIE刻蝕SiNx 形成100納米寬的窗口，采用堿性溶液在窗口中腐蝕V型槽；RCA清洗后放入MOCVD生長 室 選區外延InP籽晶材料(選擇GaAs作為第一緩沖層)，然后過生長實現側向外延過生長； 光刻圖形并采用RIE刻蝕側向外延過生長區形成垂直的側向晶面，然后進行拋光腐蝕；徹 底清洗后放入MOCVD生長室進行選區外延，依次外延100納米InP第二緩沖層、20納米N型 In0.7Ga0. 3As溝道503、100納米InP犧牲層、20納米P型GaAs0.3Sb0.7溝道504以及100納米 InP犧牲層；使用化學機械拋光方法(CMP)平坦化表面，控制溝道材料的高度為120納米左 右，然后使用鹽酸溶液選擇性腐蝕InP犧牲層，形成對稱分布的Ina7Gaa3As與GaAsa3Sba7 溝道陣列；最后采用常規的CMOS制造工藝完成ALD LaAlO3柵介質506、TaN/W柵金屬505、 介質側墻、源漏注入與金屬化工藝。與傳統的硅CMOS技術相比，采用本發明制造的硅基高 遷移率III-V族半導體CMOS技術其速度提高2倍以上、功耗降低一個數量級，是后15納米 (post-15nm)CM0S技術的理想選擇。圖11為本發明實施例提供的半導體納米結構應用于RTD器件的結構示意圖。如圖 11所示，RTD器件的制造流程為首先采用低壓化學氣相沉積方法(LPCVD)在Si (100)601 表面高溫生長一層200納米的SiNx介質602，光刻圖形并使用RIE刻蝕SiNx形成100納 米寬的窗口，采用堿性溶液在窗口中腐蝕V型槽；RCA清洗后放入MOCVD生長室選擇性外 延InP籽晶材料(選擇GaAs作為第一緩沖層)，然后過生長實現側向外延；光刻圖形并采 用RIE刻蝕側向外延過生長區形成垂直的側向晶面，然后進行拋光腐蝕；徹底清洗后放入 MOCVD生長室進行選區外延，依次外延InP第二緩沖層、半導體納米功能區603 (在本例中為 AlAs/InGaAs/AlAs雙勢壘RTD異質結構)、InGaAs歐姆接觸層604以及InP犧牲層；使用 化學機械拋光方法(CMP)平坦化表面，然后使用鹽酸溶液選擇性腐蝕InP犧牲層，形成水平 方向的RTD外延結構；最后采用常規的半導體工藝制作歐姆接觸605、臺面腐蝕、介質鈍化 層606。通過實施本發明，可以在硅襯底上實現高性能的AlAs/InGaAs/AlAs雙勢壘RTD，通 過結合RTD與CMOS技術，將為高集成度多值邏輯電路、超高速低功耗電路提供一個新的技 術平臺。以上所述僅為本發明的較佳實施例，并不用以限制本發明，凡在本發明的精神和 原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
權利要求
1.一種半導體納米結構，其特征在于，包括單晶硅襯底、介質薄膜、第一緩沖層、半導體 籽晶材料、第二緩沖層和半導體納米功能區；所述介質薄膜形成于所述單晶硅襯底上；所 述單晶硅襯底上具有圖形化窗口，所述第一緩沖層形成于所述圖形化窗口中的單晶硅襯底 上，所述半導體籽晶材料層形成于所述第一緩沖層上；所述第二緩沖層和半導體納米功能 區形成于所述介質薄膜上。
2.根據權利要求1所述的半導體納米結構，其特征在于，所述半導體籽晶材料、第二 緩沖層與半導體犧牲層為同一種材料，并包括以下任意一種材料鍺、磷化鎵、砷化鎵、磷化 銦、砷化銦、銻化鎵、銻化銦、氮化鎵、氮化鋁、氮化銦以及它們的多元合金。
3.根據權利要求1所述的半導體納米結構，其特征在于，所述介質薄膜層包括以下任 意一種或幾種材料氧化硅、氮化硅、碳化硅、金屬氧化物和金屬氮化物。
4.根據權利要求1所述的半導體納米結構，其特征在于，所述介質薄膜的厚度大于所 述單晶硅襯底上的圖形化窗口寬度的1.41倍。
5.根據權利要求1所述的半導體納米結構，其特征在于，所述第一緩沖層的晶格常數 介于所述單晶硅和半導體籽晶材料之間，其包括以下任意一種材料=SiGe合金、Ge半導體、 III-V族半導體以及它們的多元合金。
6.根據權利要求1所述的半導體納米結構，其特征在于，所述半導體納米功能區包括 以下任意一種材料或幾種材料鍺、磷化鎵、砷化鎵、磷化銦、砷化銦、銻化鎵、銻化銦、氮化 鎵、氮化鋁、氮化銦、以及它們的多元合金，或者包括以下任意一種或幾種結構的功能組合 半導體P-N結、半導體異質結、半導體量子阱、半導體超晶格、半導體光波導和半導體光反 射器。
7.一種半導體納米結構的制造方法，其特征在于，所述制造方法包括以下步驟 步驟10 在單晶硅襯底上形成介質薄膜層；步驟20 通過圖形化介質薄膜層，在單晶硅襯底上形成圖形化窗口 ； 步驟30 在所述單晶硅襯底上的圖形化窗口中選擇性外延第一緩沖層； 步驟40 在所述第一緩沖層上選擇性外延半導體籽晶材料，并形成側向外延過生長區 步驟50 刻蝕所述側向外延過生長區，從而形成與所述介質薄膜層表面垂直的半導體 籽晶材料側向晶面；步驟60 在所述半導體籽晶材料側向晶面上選擇性外延第二緩沖層； 步驟70 在所述第二緩沖層上依次選擇性外延半導體納米功能區和半導體犧牲層； 步驟80:平坦化所述半導體籽晶材料、半導體納米功能區和半導體犧牲層的頂部，保 留垂直于介質薄膜表面的側向外延部分；步驟90 濕法選擇性腐蝕所述半導體籽晶材料、第二緩沖層和半導體犧牲層，在介質 薄膜上形成半導體納米結構。
8.根據權利要求7所述的半導體納米結構的制造方法，其特征在于，所述半導體納米 功能區的化學腐蝕特性與半導體籽晶材料、第二緩沖層、半導體犧牲層均不相同，通過濕法 選擇性腐蝕方法將半導體籽晶材料、第二緩沖層與半導體犧牲層去除，而不損傷半導體納 米功能區。
9.根據權利要求7所述的半導體納米結構的制造方法，其特征在于，所述步驟30、步驟 40、步驟60和步驟70中所述選擇性外延的方法包括金屬有機化學氣相沉積和超高真空化學氣相沉積。
10. 一種由半導體納米結構制造的器件，其特征在于，所述半導體納米結構應用于下 列器件的功能部件場效應晶體管、雙極晶體管、共振隧穿二極管、肖特基二極管、光發射器 件、光探測器、光波導、光調制器、光學耦合器和光學開關。
全文摘要
本發明涉及一種半導體納米結構和制造方法及其應用，屬于半導體材料制備技術領域。所述半導體納米結構包括單晶硅襯底、介質薄膜、第一緩沖層、半導體籽晶材料、第二緩沖層和半導體納米功能區；所述介質薄膜形成于所述單晶硅襯底上；所述單晶硅襯底上具有圖形化窗口，所述第一緩沖層形成于所述圖形化窗口中的單晶硅襯底上，所述半導體籽晶材料層形成于所述第一緩沖層上；所述第二緩沖層和半導體納米功能區形成于所述介質薄膜上。本發明半導體納米結構在硅襯底上集成生長時，其載流子遷移率、幾何特征與異質結構都能滿足高性能CMOS技術與硅基光電集成的要求。
文檔編號B82B1/00GK102107852SQ200910312160
公開日2011年6月29日 申請日期2009年12月24日 優先權日2009年12月24日
發明者劉新宇, 劉洪剛, 吳德馨 申請人:中國科學院微電子研究所