專利名稱：基于多個dsp處理器的列車電子制動控制單元的制作方法
技術領域：
本實用新型涉及列車制動系統內部的一種信息交換裝置，屬于機車車輛制動技術
領域。
背景技術：
隨著我國國民經濟的蓬勃發展和人民生活水平的日益提高，鐵路的客、貨運量將 越來越大，列車牽引重量與運行速度將不斷提高。高速客運及重載貨運列車的發展對列車 制動系統提出了更高更新的要求。與此同時，我國鐵路運輸大規模電氣化，制動系統的集成 度越來越高，各個制動單元承擔的計算控制等任務越來越重，這樣需要制動系統提供運算 速度快、運算能力強的CPU系統來滿足這個要求。 目前廣泛采用的制動控制器多采用頻率較高、操作復雜的單CPU系統，所有的控 制運算功能均有一個CPU完成，對于不同的或者更高的硬件要求，需要更換整個控制器，這 使礙控制器的繼承性受到限制，不易升級，增加了成本，降低了效率。
發明內容本實用新型所要解決的問題是，克服現有技術的缺點，提出一種基于多個DSP處 理器的列車電子制動控制單元。 為了達到以上的目的本實用新型基于多個DSP處理器的列車電子制動控制單 元，其特征是組成包括電源板、母板總線、與母板總線連接的主控CPU板和若干子板，所述 母板總線包括地址總線、數據總線和控制總線，所述和若干子板中至少一塊子板具有DSP 處理器、雙口靜態存儲器、譯碼器，所述雙口靜態存儲器L端的地址總線、數據總線和控制 總線通過母板總線與主控CPU板的DSP處理器連接，其R端的地址總線、數據總線和控制總 線與子板DSP處理器連接，所述地址總線中包含有選擇地址線，所述選擇地址線與譯碼器 連接，譯碼器的片選信號輸出端口與該子板雙口靜態存儲器的L端使能線相連。 前述的控制總線包括寫控制線、讀控制線、信號線。 各個子板都有自己特定的功能，他們把各自采集及運算的結果實時地存放到各子 板的雙口 RAM中，當主板DSP需要這些信息時，可以通過數據總線讀取各子板中雙口 RAM所 存儲的數據信息；當主控制板向各子板發送控制信息時，主控制板可以通過不同地址選取 對應的子板，再通過數據總線將控制信號發送到子板的雙口 RAM中，以便子板DSP實時的讀 取各種控制信息來實現實時地控制。保證了各種信息的可靠性和實時性。 本實用新型專利提出了一種采用多個DSP，通過母板總線以及共享雙口 RAM的方 式，實現多個DSP間的高速數據通信的列車電子制動控制單元。制動控制系統中所有的現 場測控信息經各子板上的DSP或者CPLD單元進行必要的實時處理后，最終都要傳遞給主控 CPU板上的DSP進行數據的綜合處理，從而實現復雜的管理、診斷和顯示功能。采用這樣一 種的控制方式，減輕了主CPU控制的負擔，采用共享雙口 RAM的方式實現多個DSP間的高速 通信，既提高了系統信息交換的實時性又增強了通信的可靠性，實現了對機車的精確控制；采用這樣一種模塊化的結構，增強了系統的擴展性。以下結合附圖對本實用新型作進一步的說明。
圖1為本實用新型電子控制單元結構框圖。 圖2為本實用新型電子控制單元的硬件框圖。 圖3為本實用新型電子控制單元中主板與子板的電路連接原理圖。
具體實施方式
本實施例基于多個DSP處理器的列車電子制動控制單元，如
圖1、圖2圖3所示，其 組成包括電源板、母板總線、與母板總線連接的主控CPU板和若干子板(本例中，子板包括 網卡、通信板、速度輸入板、AD/DA板、10板、P麗輸入輸出板)，母板總線包括地址總線、數 據總線和控制總線，所述和若干子板中至少一塊子板具有DSP處理器、雙口靜態存儲器、譯 碼器，所述雙口靜態存儲器L端的地址總線、數據總線和控制總線通過母板總線與主控CPU 板的DSP處理器連接，其R端的地址總線、數據總線和控制總線與子板DSP處理器連接，所 述地址總線中包含有選擇地址線，所述選擇地址線與譯碼器連接，譯碼器的片選信號輸出 端口與該子板雙口靜態存儲器的L端使能線相連。 如圖3所示，本實用新型雙口 RAM在列車制動控制器中的應用，由多片DSP系統 組成，主控制板上DSP系統為主板DSP，子板上DSP系統分別為各子板DSP。主板上DSP的 數據口 D0-D15通過母板和雙口 RAM芯片的L端數據口 D0L-D15L相連；主板上DSP的地 址口 A0-A11通過母板直接與雙口 RAM的L端地址口 A0L-A11L相連，主板上DSP的地址口 A12-A15作為子板的選擇地址線通過母板送至各個子板后通過快速譯碼器進行譯碼作為子 板上雙口 RAM芯片的片選信號與各子板上雙口 RAM的L端使能線CEL相連；主板上DSP的 寫控制總線WR與各子板上雙口 RAM芯片的L端寫使能線WRL相連；主板上DSP的讀控制 線RD和各子板上雙口 RAM的L端讀使能線RDL相連；主板上DSP的信號線READY和各子 板上雙口 RAM的L端信號線BUSY相連。各子板上DSP的數據口 D0-D15分別與本子板上雙 口 RAM芯片的R端數據口 D0R-D15R相連；各子板上DSP的地址口 AO-All分別與本子板上 雙口 RAM芯片的R端地址口 A0R-A11R相連；各子板上DSP的片選控制線CS與本子板上雙 口 RAM的R端使能線CER相連；各子板上DSP的寫控制線WR與本子板上雙口 RAM的R端寫 控制線WRR相連；各子板上DSP的讀控制線RD與本子板上雙口 RAM的R端讀控制線RDR相 連；各子板上DSP的信號線READY與本子板上雙口 RAM的R端信號線BUSY相連。 列車控制器硬件工作的時侯，主板上的DSP負責整個系統的調度和控制，它通過 地址線的A12-A15來選擇需要交互信息的子板，通過地址口 AO-All向所選子板上雙口 RAM 芯片的L端提供地址，并通過控制線控制雙口 RAM芯片的L端讀操作和寫操作，通過信號線 BUSY反映雙口 RAM芯片的L端的總線狀態，再通過數據口 D0-D15和雙口 RAM芯片的L端 交互數據；各個子板實現自己特定功能，同樣各子板上的DSP通過數據口 D0-D15和本子板 上雙口 RAM芯片的R端交互數據，通過地址AO-All向本子板上的雙口 RAM芯片的R端提供 地址，并通過控制線控制雙口 RAM芯片的R端讀操作和寫操作，通過信號線BUSY反映雙口 RAM芯片的R端的總線狀態。 CPU板上的DSP處理器主要用于總線控制，制動缸壓力控制，防滑控制等工作。設 置實時時鐘RTC用于提供當前時間。當發生故障時，對應的故障代碼和當前時間會被DSP存入EEPR0M，用于事后讀取。RTC和EEPROM采用IIC總線與DSP相連。CPU前面板上設有 3個7段LED燈，用于顯示EBCU運行故障代碼，并設有一個輕觸開關用于EBCU的復位， 一個 撥碼開關用于顯示信息的切換。前面板上還設有一個RS232測試接口用于連接PC機，運行 時用于在線獲得系統各種運行參數，存儲于PC機中進行分析研究；在測試時可通過該接口 由上位機向EBCU發送各種測試命令，并返回測試的結果數據。 速度板上的DSP通過硬件捕獲單元對列車速度反饋信號進行檢測，并計算所需制 動力，計算結果存放在雙口 RAM中。 AD/DA板上的DSP負責對列車壓力反饋信號進行檢測，同時根據由主CPU傳送來的 速度信號實時計算容積風缸目標壓力；雙口 RAM用于存儲計算后的模擬量及要輸出的數字 IO板上設置一塊CPLD用于存放調理后的輸入開關量以及輸出開關量。 P麗輸入輸出板上的DSP用于P麗制動需求指令信號的解調。 電子制動單元的通信由通信板負責，本實施例中采用NXP公司的ARM芯片，其與
DSP之間采用SCI接口通信。通信板可以通過不同的接口與外部通信。系統的參數調整和
功能設置是通過人機接口實現的。 除上述實施例外，本實用新型還可以有其他實施方式。凡采用等同替換或等效變 換形式的技術方案，均落在本實用新型要求的保護范圍。
權利要求基于多個DSP處理器的列車電子制動控制單元，其特征是組成包括電源板、母板總線、與母板總線連接的主控CPU板和若干子板，所述母板總線包括地址總線、數據總線和控制總線，所述和若干子板中至少一塊子板具有DSP處理器、雙口靜態存儲器、譯碼器，所述雙口靜態存儲器L端的地址總線、數據總線和控制總線通過母板總線與主控CPU板的DSP處理器連接，其R端的地址總線、數據總線和控制總線與子板DSP處理器連接，所述地址總線中包含有選擇地址線，所述選擇地址線與譯碼器連接，譯碼器的片選信號輸出端口與該子板雙口靜態存儲器的L端使能線相連。
2. 根據權利要求1所示的基于多個DSP處理器的列車電子制動控制單元，其特征是所 述控制總線包括寫控制線、讀控制線、信號線。
3. 根據權利要求1所述的基于多個DSP處理器的列車電子制動控制單元，其特征是所 述的子板包括網卡、通信板、速度輸入板、AD/DA板、10板、P麗輸入輸出板。
專利摘要基于多個DSP處理器的列車電子制動控制單元，包括電源板、母板總線、主控CPU板和若干子板，若干子板中至少一塊子板具有DSP處理器、雙口靜態存儲器、譯碼器，所述雙口靜態存儲器L端通過母板總線與主控CPU板的DSP處理器連接，其R端的子板DSP處理器連接。采用多個DSP對電子制動單元進行控制，減輕了主CPU處理器的負擔；采用共享雙口RAM的方式實現多個DSP間的高速通信，既提高了系統信息交換的實時性又增強了通信的可靠性，實現了對機車的精確控制；采用這樣一種模塊化的結構，增強了系統的擴展性。
文檔編號B60T8/17GK201520289SQ20092023073
公開日2010年7月7日 申請日期2009年9月8日 優先權日2009年9月8日
發明者劉寅虎, 尹燕萍, 楊正專, 王愛武, 袁偉 申請人:南車南京浦鎮車輛有限公司