專利名稱：Al基金屬層的刻蝕方法
技術領域：
本發明涉及半導體裝置的制造方法，更詳細地說，涉及包含以Al或Al合金等的鋁為基體材料的布線層的干法刻蝕技術。
近些年來，為了得到低電阻值且具有良好的接觸性以及抗電遷徙能力，使用對Al或Al合金膜與金屬勢壘層進行疊層后的、
圖1所示構造的布線層。布線層10形成于半導體襯底11上，該布線層10用Ti膜12,TiN膜13,Al或Al合金膜14,Ti膜15及TiN膜16的疊層膜構成。在上述布線構造中，由作為布線基體材料所使用的是Al或Al合金膜14，故可以得到低電阻值。此外，由于TiN膜13、16起著防止上述膜14中的Al遷徙到半導體襯底11中去的勢壘層的作用，所以提高了抗電遷徙的能力，而且，上述Ti膜12減小了與上述半導體襯底11中的雜質擴散層、布線層和電極等之間的接觸電阻。
關于這種布線構造及其刻蝕(圖形化)工序，例如已在美國專利5207868中公開。
圖2示出了在上述布線層的刻蝕工序中所用的等離子刻蝕裝置的概略構成。該裝置是平行平板式電極構造，在反應室17內相向地設有一對平板式電極18、19。為了進行等離子體的發生和離子的牽引，一方的電極18連接到高頻電源20上，另一方的電極19則接地。在上述電極19上載置將成為刻蝕對象的晶片21。從吸氣口22向上述反應室17內，邊導入與刻蝕對象的材質相應的反應氣體，例如在刻蝕Al或Al合金等的布線層的情況下導入Cl2和BCl3的混合氣體，邊進行刻蝕，并從排氣口23排出反應后的混合氣體。
然而，一般Cl2用作金屬刻蝕工序的主要成分氣體。在上述刻蝕工序中，要求具有高的刻蝕速率，在金屬層、光刻膠和氧化膜之間要求具有高的選擇性。在該工序中所使用的高濃度的Cl2氣體是起著Al或Al合金的刻蝕所要求的作用的氣體，滿足高刻蝕速率的要求。但是，在Al或Al合金的干法刻蝕工序中，若用在使用上述那樣的高密度等離子體源的裝置，用Cl2氣體進行刻蝕，則存在著產生過剩的中性的活化物(active species)、引起將成為布線層的金屬膜的側壁的刻蝕或圖形形狀的不合格的問題。
為了避免因Al或Al合金的各向同性刻蝕所產生的上述那樣的金屬膜側壁的刻蝕或圖形形狀不合格，在例如美國專利5221430中，公開了在Al-Si圖形的側壁上形成側壁保護膜的技術。作為上述側壁保護膜用的是C-Clx或C-Clx-Iy等。但是，如果C-Clx等的側壁聚合物不充分，則存在著下述問題在圖形側壁上，歸因于因作為刻蝕氣體用的Cl2或等離子體而離解了的活化物形成了空隙1或基蝕(undercut)2(參看圖1)。除此之外，上述側壁聚合物對Al或Al合金膜(例如Al-Cu膜)是有害的，為了避免布線層的腐蝕，雖然在刻蝕結束后必須將其完全除去，但是由于C-Clx或C-Clx-Iy等是有機材質，故難于從Al或Al合金的布線層上剝離。為此，產生了新的問題上述側壁聚合物的除去工序將招致造價的上升，招致后處理的復雜化。
象上述那樣應用Cl2氣體的現有的以Al為基體材料的刻蝕布線層(圖形化)的工序，盡管具有高的刻蝕速率和高的刻蝕選擇比，但是卻存在著因過剩的中性活化物的產生會引起布線層的側壁的刻蝕或圖形形狀不合格的問題。在為了避免由各向同性刻蝕所產生的這樣的問題，在形成了側壁聚合物的情況下，存在著如果側壁聚合物不充分則會形成空隙或基蝕的問題。此外，在已經形成了側壁聚合物時，將產生必須在刻蝕結束后完全除去，因而使后處理復雜化，使造價提高這樣的新問題。
因此，本發明的目的是提供一種可以在保持高的刻蝕速率和高的刻蝕選擇比的同時可以抑制布線層的側壁刻蝕或圖形形狀不合格的半導體裝置的制造方法。
本發明的另一目的是提供可以抑制在布線層的側壁上發生的空隙或基蝕的半導體裝置的制造方法。
本發明的再一個目的是提供一種可以簡化制造工序和降低造價，高吞吐率的半導體裝置的制造方法。
本發明的上述目的可以用具備下述工序的半導體裝置的制造方法實現。上述工序是在半導體襯底上邊形成以Al為基體材料的金屬層的工序；在上述金屬層上邊涂敷光刻膠，進行光刻形成光刻膠圖形的工序；把上述半導體襯底放入ICP裝置的反應室內，向上述反應室導入含有HCl和BCl3的混合氣體，以上述光刻膠圖形為掩模刻蝕上述金屬層的工序。
倘采用這樣的制造方法，借助于在ICP裝置中用含有HCl和BCl3的混合氣體進行金屬層的刻蝕，由于可以抑制過剩的中性活化物的產生，而且，用源于HCl和BCl3的不論哪一方的Cl離子的分離進行金屬層的刻蝕而無須用Cl2氣體，所以可以抑制歸因于使用Cl2氣體而產生的各向同性刻蝕所產生的側壁的刻蝕或圖形形狀不合格。上述Cl離子進行的刻蝕是高速率的刻蝕，可以確保對金屬層和光刻膠及氧化膜的高刻蝕選擇比。在刻蝕上述金屬層時，由于把借助于用Cl離子和用做刻蝕掩模的光刻膠之間的反應在金屬層的側壁上形成側壁保護膜，故可以抑制空隙的發生和基蝕。
此外，本發明的上述目的，還可以用具備下述工序的半導體裝置的制造方法實現。這些工序是在半導體襯底上邊形成以Al為基體材料的第1金屬層的工序；在上述第1金屬層上邊涂敷光刻膠，進行光刻形成第1光刻膠圖形的工序；把上述半導體襯底放入ICP裝置的反應室內，向上述反應室導入含有HCl和BCl3的混合氣體，以上述第1光刻膠圖形為掩模刻蝕上述第1金屬層的工序；在上述第1金屬層上邊形成絕緣膜的工序；在上述絕緣膜的上述第1金屬層的一部分上形成接觸孔的工序；在上述絕緣膜上形成通過上述接觸孔與上述第1金屬層電連的第2金屬層的工序；在上述第2金屬層上邊涂敷光刻膠，進行光刻形成第2光刻膠圖形的工序；以上述第2光刻膠圖形為掩模刻蝕上述第2金屬層的工序。
倘采用這樣的制造方法，借助于在ICP裝置中用含有HCl和BCl3的混合氣體進行第1金屬層的刻蝕，由于可以抑制中性活化物的產生，而且，用源于HCl和BCl3的不論哪一方的Cl離子的分離進行第1金屬層的刻蝕而無須用Cl2氣體，所以可以抑制歸因于使用Cl2氣體而產生的各向同性刻蝕所產生的側壁的刻蝕或圖形形狀不合格。上述Cl離子及Cl活化物進行的刻蝕是高速率的刻蝕，可以確保對第1金屬層和光刻膠及氧化膜的高刻蝕選擇比。在刻蝕上述第1金屬層時，由于把借助于用Cl離子和用做刻蝕的掩模的光刻膠之間的反應在第1金屬層的側壁上形成保護膜，故可以抑制空隙的發生和基蝕。第2金屬層的刻蝕，由于線條寬度和間隔寬度可以大，故也可以應用用Cl2氣體進行的現有的刻蝕技術。
圖1是對現有的半導體裝置的制造方法進行說明的說明圖，是Al或Al合金膜和金屬勢壘層疊層后的布線構造的剖面圖。
圖2是在布線層的刻蝕工序中使用的現有的等離子體刻蝕裝置的概略構成的剖面圖。
圖3是對遵從本發明的實施例的半導體裝置的制造方法進行說明的說明圖，該圖示出了布線層的刻蝕(圖形化)工序的流程。
圖4的剖面圖概略性地示出了圖3中的第1布線層的刻蝕工序中所用的刻蝕裝置(ICP裝置)的構成。
圖5是用圖3所示的第1布線層的刻蝕工序形成的布線層的剖面圖。
圖6的刻蝕條件表，一攬子示出了第1布線層的刻蝕工序中的各個工藝參數。
圖7A是用圖6所示的工藝加工后的布線層的照片，是晶片的中央部分的圖形。
圖7B是用圖6所示的工藝加工后的布線層的照片，是晶片的周邊部分的圖形。
圖8A是用來對用刻蝕裝置進行的布線層的側壁聚合物的俄歇譜進行說明的說明圖，示出的是現有的刻蝕工序中的u-俄歇譜。
圖8B是用來對用刻蝕裝置進行的布線層的側壁聚合物的俄歇譜進行說明的說明圖，示出的是本發明的刻蝕工序中的u-俄歇譜。
圖3是對遵從本發明的實施例的半導體裝置的制造方法進行說明的說明圖，該圖示出了布線層的刻蝕(圖形化)工序的流程。圖4的剖面圖概略性地示出了圖3中的第1布線層的刻蝕工序中所用的刻蝕裝置(ICP感應耦合等離子體裝置)的構成。圖5是用圖3所示的第1布線層的刻蝕工序形成的布線層的剖面圖。圖6一攬子示出了第1布線層的刻蝕工序中的各個工藝參數。
在這里，著眼于半導體裝置的制造方法中的金屬布線的圖形化工序進行圖示，示出的是不使用氯氣(Cl2)對含有Al-Cu膜的疊層膜進行刻蝕形成布線層的工序。特別是為需要用0.25微米設計規則或者0.35微米的設計規則進行金屬布線刻蝕(圖形化)的256MB或64MB的微細化DRAM而開發出來的工序。但是，本發明并不是僅僅應用于DRAM，一般也可以應用到半導體裝置中的金屬膜的刻蝕或圖形化。
其次，對布線層的刻蝕工序，特別是著眼于256MB的DRAM中的第1布線層和第2布線層的圖形化工序對本發明的半導體裝置的制造工序進行說明。
在形成了位線(W布線)后，如圖3的流程所示，在半導體襯底上邊淀積形成厚度約4000埃的等離子體TEOS(SiO2)膜，進行光刻，以在其上形成用于使形成的第1布線層和上述位線之間進行接觸的接觸孔(步驟1)。
在該光刻后，進行上述TEOS膜的刻蝕，形成接觸孔(步驟2)。
在形成了接觸孔后，灰化除去光刻膠掩模。這時，為了充分地除去光刻膠，還可以用溶液進行后處理(步驟3)。
其次，在上述TEOS膜上邊用CVD法形成W薄膜，采用用CMP法除去接觸孔內以外的W的辦法形成接觸栓(步驟4)然后，進行第1布線層的形成。在該布線層的形成中，首先，在半導體襯底上邊，用濺射法順次蒸鍍厚200埃的Ti膜，厚100埃的TiN膜，厚2000～3000埃的Al-Cu膜(0.5％Cu)，厚50埃的Ti膜，和厚400埃的TiN膜以形成疊層膜(步驟5)。
在形成了上述布線層后，在進行用來加工布線層的光刻時，為了充分地抑制由位于最上層的TiN膜對暴露的光進行反射的反射光所產生的影響，涂敷由有機材料構成的抗反射膜(步驟6)。該抗反射膜的膜厚約為900埃左右。
接著，進行光刻，以在上述抗反射膜上邊形成用于使第1布線層圖形化的掩模(步驟7)。這時所用的光刻膠的厚度約為8500埃，在刻蝕結束時厚度將減少到約6500埃。
在上述第1布線層的圖形化之前，首先進行上述抗反射膜的加工(步驟8)。一般地說，用氧化膜的刻蝕裝置加工上述抗反射膜，但是也可以用Al的刻蝕裝置進行抗反射膜的加工。
在加工抗反射膜之后，進行第1布線層的刻蝕(步驟9)。該布線層的刻蝕用以下3個工序執行。最初的工序從開始刻蝕到Al-Cu膜上邊的TiN膜和Ti膜的刻蝕結束為止。但是，也可以不必進行到TiN膜和Ti膜的刻蝕完全結束為止。第2個工序從TiN膜和Ti膜的刻蝕后開始到Al-Cu膜的刻蝕結束為止，第3個工序，從Al-Cu膜的刻蝕結束后到已形成于半導體襯底的表面上的基底氧化膜露出來、布線層的刻蝕完全結束為止。
在上述Al-Cu膜的刻蝕中，應用了圖4所示的那種ICP裝置(Research公司制造)ICP LAM 9600。該ICP裝置在反應室17內具備2個高頻電源20-1、20-2，用高頻電源20-1進行等離子體的發生，用高頻電源20-2進行離子的牽引。在這里，在反應室17內的壓力為2mTorr，上部高頻電源20-1的功率為440W，下部高頻電源20-2的功率為180W,HCl氣體的流量為100sccm,BCl3氣體的流量為25sccm,N2氣體的流量為20sccm，晶片21表面He的壓力為8Torr，反應溫度為40℃的條件下進行刻蝕。
在上述步驟9的第2個工序中，不用Cl2而用含有Cl離子的混合氣體進行刻蝕，刻蝕劑由含Cl的氣體，就是說由HCl和BCl3供給，進行Al-Cu膜的刻蝕。換句話說，用由來自HCl和BCl3不論哪一方的Cl離子的分離進行刻蝕。這種刻蝕對光刻膠具有高的選擇比，側壁的刻蝕少。而且，在進行刻蝕時，過剩的Cl活化物被在等離子體中產生的H離子俘獲變成為HCl，活性下降，不會產生Al的側壁腐蝕。此外，在Al-Cu膜的側壁上還形成由Al2O3構成的側壁保護膜，變成為圖5所示的那種構造。如圖5所示，在半導體襯底11的表面上，形成了TEOS膜11a，在該TEOS膜11a的上邊，形成了第1布線層10。上述布線層10由Ti膜12,TiN膜13,Al-Cu膜14′,Ti膜15和TiN膜16疊層構成，在上述TiN膜16的上邊，形成有抗反射膜24和光刻膠25。此外，在上述布線層10的側壁上，形成有由聚合物構成的側壁保護膜26。該保護膜26具有高的抗腐蝕性，保護Al-Cu膜14′不受各向同性的刻蝕，抑制空隙或側壁腐蝕的發生。這樣，就可以在確保高刻蝕速率和對光刻膠的高選擇比的同時，可以抑制空隙和側壁腐蝕。結果使高精度的加工成為可能。
在上述第1布線層10的圖形化結束后，在一定的時間內灰化除去光刻膠25(步驟10)。這一工序是為了防止因殘余氯元素產生的腐蝕。
在灰化除去上述光刻膠25之后，為了除去由反應物構成的聚合物26，進行溶液處理(步驟11)。由于在現有的制造工藝中形成的C-Clx或C-Clx-Iy等是有機性的材質，故難于從Al-Cu膜14上剝離，但是，因為Al2O3是金屬性的材料，故易于從Al-Cu膜14′上剝離，可以容易地用極性溶液處理除掉。
圖7A和圖7B分別是在上邊說過的第1布線層的刻蝕工序中形成的布線層的照片。圖7A是晶片的中央部分的圖形，圖7B是晶片的周邊部分的圖形，布線層的膜厚為1.0微米，間距為0.25微米。由這些照片可知已可以充分地抑制側壁刻蝕或圖形形狀不合格。此外，也沒有觀察到空隙或基蝕。
圖8A和圖8B分別是用于對由刻蝕裝置進行的布線層的側壁聚合物的俄歇譜進行說明的說明圖，圖8A示出的是現有的刻蝕工序中的u-俄歇譜。圖8B示出的是本發明的刻蝕工序中的u-俄歇譜。如圖所示，C的峰值已下降，在現有的側壁聚合物中成為問題的含多量的C、C-Cl的聚合物少，可以減輕布線層的腐蝕或剝離難度等等。
在除去了聚合物26，形成了Al-Cu第1布線層之后，淀積形成厚度為6000埃的等離子體TEOS(SiO2)膜，并進行光刻，用于形成目的為使布線層與該TEOS膜上形成的第2布線層之間接觸的接觸孔(步驟12)。
在上述光刻之后，進行等離子體TEOS膜的刻蝕，形成接觸孔(步驟13)。這時，把第1布線層10的最上層的TiN膜16用做刻蝕的停止層，使刻蝕結束不刻蝕第1布線層10。因此，在該刻蝕工序中，希望對TiN的選擇比高。
在形成了接觸孔之后，灰化除去為了形成接觸孔所使用的光刻膠掩模(步驟14)。
在灰化除去了光刻膠之后，進行第2布線層的形成。布線層的形成，用濺射法，蒸鍍厚度為200埃Ti膜，厚度為200埃的TiN膜，厚度為1微米的Al-Cu膜(0.5％Cu)，和厚度為400埃的TiN膜，淀積形成疊層膜(步驟15)。
之后，進行光刻，以形成用來使第2布線層圖形化的掩模，(步驟16)。
用上述掩模對第2布線層選擇性地進行刻蝕，形成布線圖形(步驟17)。由于該第2布線層的圖形與第1布線層比，線條寬度和間隔寬度都可以作得大，故可以用現有的布線層的刻蝕技術。
在第2布線層的加工結束之后，在一定時間內灰化除去光刻膠(步驟18)。這樣做是為了防止殘余氯元素產生腐蝕。
接著，在灰化除去了光刻膠之后，進行溶液處理，以除去由反應生成物構成的聚合物(步驟19)。
用上述那樣的制造工序，完成2層布線的圖形化。
本發明人等雖然在對上邊說過的0.25微米設計規則和0.35微米的設計規則的Al-Cu膜進行圖形化并對側壁進行了研究，但是無論在哪一種情況下都沒有觀察到空隙或基蝕。而且，已經確認厚度為1微米的Al-Cu膜的圖形化也是完全可能的，可以得到高縱橫比的刻蝕。
另外，本發明并不限于上述實施例，在不脫離發明的要旨的范圍內可以進行種種的變形來實施。例如，在上述實施例中，作為以Al為基體材料的金屬舉出了Al-Cu的例子進行說明，但是，也可以用Al-Si等其他的Al合金，即便是用Al本身也可以得到同樣的效果。此外，為了實現刻蝕停止層或防止電遷徙，用的是Ti和TiN，但是，也可以采用W等其他的金屬層和Al或Al合金膜的疊層構造。雖然說明的是5層構造的布線層圖形化的情況，但是例如對用2層TiN膜把Al合金膜夾在中間的3層構造的布線層，當然也可以應用，只要是把Al用做基體材料的布線層不論多少層都可以應用。
如上所述，在本發明中，為了對布線層中的Al或Al合金進行刻蝕，使用了ICP裝置，而且作為刻蝕氣體使用了含有HCl和BCl3的混合氣體。ICP裝置不是象平行平板式電極構造的等離子體刻蝕裝置(ECR電子回旋共振)那樣，用一個高頻電源進行等離子體的發生和離子牽引，而是具備等離子體發生用和離子牽引用這么2個高頻電源，使用了用現有的裝置所不能使用的HCl與BCl3氣體的混合氣體使Al或Al合金膜的刻蝕變成為可能。用該ICP裝置進行的刻蝕工序，不使用Cl2氣體，而是使不論來自HCl與BCl3中的任何一方的Cl離子、Cl活化物分離，用該Cl離子、Cl活化物來執行。這時，Cl離子和正在作為掩模使用的光刻膠進行反應，在Al或Al合金膜的側壁上生成Al2O3。上述Al2O3使Al或Al合金膜的側壁穩定化并有效的地進行保護。這樣一來，就可以在確保高刻蝕速率，確保對光刻膠和氧化膜的高刻蝕選擇比的同時，抑制側壁刻蝕和圖形形狀不合格。此外，由于在刻蝕工序中用上述Al2O3保護Al或Al合金膜的側壁，故可以抑制在布線層的側壁上產生空隙或基蝕，得到可以使制造工序簡化，降低造價和高吞吐率的半導體裝置的制造方法。
如上所述，倘采用本發明，則可以得到在保持高刻蝕速率和高刻蝕選擇比的同時可以抑制側壁刻蝕或圖形形狀的不合格的半導體裝置的制造方法。
此外，還可以得到可以抑制在布線層的側壁上產生的空隙或基蝕的半導體裝置的制造方法。
再有，還可以得到可以使制造工序簡化，造價降低，高精度的半導體裝置的制造方法。
權利要求
1.一種半導體裝置的制造方法，具備下述工序在半導體襯底上邊形成以Al為基體材料的金屬層的工序；在上述金屬層上邊涂敷光刻膠，進行光刻形成光刻膠圖形的工序；和把上述半導體襯底放入ICP(感應耦合等離子體)裝置的反應室內，向上述反應室導入含有HCl和BCl3的混合氣體，以上述光刻膠圖形為掩模刻蝕上述金屬層的工序。
2.權利要求1所述的半導體裝置的制造方法，其特征是上述金屬層含有Al或Al合金膜和金屬勢壘層。
3.權利要求1所述的半導體裝置的制造方法，其特征是形成上述金屬層的工序是用濺射法在上述半導體襯底上順次蒸鍍Ti膜、TiN膜、Al合金膜、Ti膜和TiN膜以形成疊層膜。
4.權利要求3所述的半導體裝置的制造方法，其特征是刻蝕上述金屬層的工序具備下述工序以上述光刻膠圖形為掩模，刻蝕上述Al合金膜上的Ti膜和TiN膜的第1工序；以上述光刻膠圖形為掩模，用上述含有HCl和BCl3的混合氣體刻蝕上述Al合金膜的第2工序；以上述光刻膠圖形為掩模，一直到達上述半導體襯底為止刻蝕上述Ti膜和TiN膜的第3工序。
5.權利要求2所述的半導體裝置的制造方法，其特征是上述Al合金是Al-Cu。
6.權利要求1所述的半導體裝置的制造方法，其特征是刻蝕上述金屬層的工序在ICP裝置的反應室內從HCl氣體和BCl3氣體的至少一方中分離出Cl離子，并使上述Cl離子或Cl活化物與上述金屬層進行反應。
7.權利要求6所述的半導體裝置的制造方法，其特征是在刻蝕上述金屬層的工序中，采用使上述Cl離子或Cl活化物與上述光刻膠進行反應的辦法，在上述金屬層的側壁上生成以聚合物為主要成分的側壁保護膜。
8.權利要求7所述的半導體裝置的制造方法，其特征是在上述金屬層的側壁上生成的以聚合物為主要成分的側壁保護膜，在刻蝕上述金屬層的工序中，保護上述金屬層的側壁免受各向同性的刻蝕并且使之穩定化。
9.權利要求7所述的半導體裝置的制造方法，其特征是以上述聚合物為主要成分的側壁保護膜是Al2O3。
10.權利要求1所述的半導體裝置的制造方法，其特征是上述ICP裝置具有等離子體發生用的第1高頻電源和離子牽引用的第2高頻電源。
11.權利要求1所述的半導體裝置的制造方法，其特征是在形成上述金屬層的工序之前，還具備在上述半導體襯底上形成絕緣膜的工序。
12.權利要求11所述的半導體裝置的制造方法，其特征是上述絕緣膜是等離子體TEOS(四乙氧基硅烷)膜。
13.權利要求11所述的半導體裝置的制造方法，其特征是為了使設于上述半導體襯底中的導電層與上述金屬層電連，還具備在上述絕緣膜上形成接觸孔的工序。
14.權利要求13所述的半導體裝置的制造方法，其特征是在形成上述金屬層的工序之前，還具備用接觸栓填埋上述接觸孔的工序。
15.權利要求14所述的半導體裝置的制造方法，其特征是用接觸栓填埋上述接觸孔的工序，包括用CVD法在上述絕緣膜上邊和上述接觸孔內形成接觸栓材料膜的工序，和用CMP法除去上述絕緣膜上邊的上述接觸栓材料膜的工序。
16.權利要求1所述的半導體裝置的制造方法，其特征是在形成上述金屬層的工序之后，還具備在上述金屬層上邊形成由有機材料構成的抗反射膜的工序，在上述抗反射膜上邊涂敷用于形成上述光刻膠圖形的光刻膠。
17.權利要求1所述的半導體裝置的制造方法，其特征是在刻蝕上述金屬層的工序之后，還具備在預定的時間內灰化除去上述光刻膠圖形的工序。
18.權利要求17所述的半導體裝置的制造方法，其特征是在灰化除去上述光刻膠圖形的工序之后，還具備進行溶液處理，用以使上述Cl離子與上述光刻膠進行反應，以除去在上述Al合金膜的側壁上生成的聚合物的工序。
19.一種半導體裝置的制造方法，包括下述工序在半導體襯底的主表面上形成第1絕緣膜的工序；在上述第1絕緣膜上形成包含以Al為基體材料的第1金屬層的工序；在上述第1金屬層上邊涂敷光刻膠，進行光刻形成第1光刻膠圖形的工序；把上述半導體襯底放入ICP(感應耦合等離子體)裝置的反應室內，向上述反應室導入含有HCl和BCl3的混合氣體，以上述第1光刻膠圖形為掩模刻蝕上述第1金屬層的工序；在上述第1金屬層上邊形成第2絕緣膜的工序；在上述第2絕緣膜的上述第1金屬層的一部分上形成接觸孔的工序；在上述第2絕緣膜上形成通過上述接觸孔與上述第1金屬層電連的第2金屬層的工序；在上述第2金屬層上邊涂敷光刻膠，進行光刻形成第2光刻膠圖形的工序；和以上述第2光刻膠圖形為掩模刻蝕上述第2金屬層的工序。
20.權利要求19所述的半導體裝置的制造方法，其特征是上述第2絕緣膜是等離子體TEOS膜。
21.權利要求19所述的半導體裝置的制造方法，其特征是形成上述第2金屬層的工序在上述第2絕緣膜上邊，用濺射法順次蒸鍍Ti膜、TiN膜、Al合金膜和TiN膜形成疊層膜。
22.權利要求19所述的半導體裝置的制造方法，其特征是在刻蝕上述第2金屬層的工序之后，還具備在預定的時間內灰化除去上述第2光刻膠圖形的工序。
全文摘要
在半導體襯底上邊形成以Al為基體材料的金屬層,在上述金屬層上邊涂敷光刻膠,進行光刻形成光刻膠圖形,把上述半導體襯底放入ICP(感應耦合等離子體)裝置的反應室內,向上述反應室導入含有HCl和BCl
文檔編號C23F1/12GK1221809SQ9812417
公開日1999年7月7日 申請日期1998年11月13日 優先權日1998年11月13日
發明者布魯諾·斯普勒, 威林德爾·格雷沃, 成田雅喜, 楊智華(音譯) 申請人:西門子公司, 國際商業機器公司, 株式會社東芝