再濺射銅籽晶層的制作方法

專利名稱：再濺射銅籽晶層的制作方法
技術領域：
本發明一般涉及半導體集成電路形成中的濺射沉積。更確切的說，本發明涉及形成襯墊層(liner layer)中濺射沉積和濺射蝕刻的結合。
技術背景磁控濺射長久以來一直用于諸如鋁和銅的金屬化水平延展層的沉積中。最 近，磁控濺射已適用于在諸如層間電接觸(contact)，也即通孔(via)，的高 深寬比的孔中沉積襯墊層的更有挑戰性的任務。圖l的截面圖中所示的用于銅 金屬化的通孔部件10形成于下電介質層14表面的導電特征12的上方。上電介質 層16沉積于下電介質層14和其導電特征12上方，并且通孔18經蝕刻貫穿上電介 質層16至導電特征12。在隨后的高級集成電路的產生過程中，通孔18的寬度減 小至65nm以下，而電介質層14、16的厚度基本保持在大約500至1000nm的常數。 這樣，通孔18的深寬比將明顯的增大。在高深寬比孔中填充金屬化和特別的襯 墊層呈現出極大的挑戰。用于兩個電介質層14、 16的傳統電介質材料為二氧化硅(硅石)，但是， 最近已研發出低k電介質材料，其中某些低k電介質材料由具有很大氫含量的 碳氧化硅組成。并且，電介質材料可形成為多孔以得到極低的介電常數值。為 了防止銅遷移到電介質材料中，將薄阻擋層沉積于通孔側壁22以及通常也在 上電介質層16頂部的場區24上。優選情況下，阻擋層20不形成于通孔底部 26上，以減小與下面的導電特征12的接觸電阻。用于銅金屬化的傳統阻擋層 為鉭，或者為單個Ta層或者為Ta/TaN阻擋層。釕和鎢為可用于阻擋的其它 耐高溫金屬。釕和鉭的合金也很適合做電介質材料。現在已研發出通過鉭、釕、 或釕鉭靶的磁控濺射將阻擋層20選擇性涂覆到狹窄的通孔18中。類似的，通 過將氮添加進濺射腔室的反應濺射來沉積氮層。盡管可以應用無電鍍，但是通常應用電化學鍍法(ECP)用銅填充通孔18。 ECP銅通常需要銅籽晶層作為電鍍電極以及形成晶核并濕化EPC銅。因此，將銅籽晶層30沉積于通孔側壁22、場區24和通孔底部26上的共形匹配層中。 另外，已發展出滿足這些要求的用于沉積銅的磁控濺射技術。這些技術依賴于 濺射的銅原子的高電離分數和晶片的電偏置以將銅較深地牽引進通孔18以沉 積成底部32以及恰當厚度的側壁部分34。側壁涂層可部分通過由晶片偏置加 速的高能銅離子以及將銅從底部部分32再再濺射，即濺射蝕刻，到側壁部分 34上來完成。銅濺射也可在場區24的頂部上產生相對較厚的場部分36。在通 孔18的頂部的場部分36的拐角上產生的明顯的突起38形成了較窄的孔頸40。 我們己經觀察到，突起38大多數形成于場區20中的阻擋層20上方。g口，孔 頸40的最狹窄部分在銅場部分36的底部上方。為了完成金屬化，例如，通過電鍍，在通孔18中鍍銅。ECP銅過填充通 孔18并沉積在場區24上。應用化學機械拋光(CMP)從通孔18外側的阻擋層 20上去除銅，從而僅在通孔18中保留銅。金屬化結構通常比圖1的通孔結構18更復雜。通常，將通孔部件形成為 盡可能寬度最窄的大致的正方形或圓形。另一方面，將較深的溝槽形成為寬度 具有相對較窄的維度而沿溝槽方向具有更長的維度。圖2的截面圖中所示的更 為復雜結構的雙嵌入式互連結構包括電介質層16的下部分中的通孔部件42， 而上部分中的更寬的，水平延伸的溝槽44連接通孔部件42并提供與更高的金 屬化平面的接觸。通孔部件42和溝槽44的阻擋層和籽晶的沉積以及ECP填 充都用單一程序執行。圖1中的導電特征12可為在下電介質層14中雙嵌入式 金屬化的溝槽。然而，濺射沉積于雙嵌入式結構中的銅籽晶層46在溝槽44 和通孔部件42的底部的拐角上形成明顯的突起48。突起48在涂覆通孔側壁 中造成困難，由于其在通孔42的頂部形成的較窄的孔頸。回到圖1中的簡單的通孔結構，盡管困難與雙嵌入式結構基本相同，但是 突起38更加趨向于限制沉積銅籽晶的濺射工藝的執行。如果銅籽晶層30相對 較厚，突起38將變大而孔頸40將收縮，從而增加了用于濺射到通孔18中的 有效的深寬比，結果造成通孔側壁難于得到充分的覆蓋。狹窄的孔頸40也阻 止了電鍍工藝中電解液的流動。如果銅籽晶層30的厚度降低，將減少突起問 題。然而，側壁部分34的最狹窄部分的厚度可能不足，而且側壁部分34會中 斷以形成空隙，從而暴露下面的阻擋材料，而這很難使ECP銅成核。銅籽晶 層30中的這種空隙會在臨近通孔側壁22的電鍍銅中造成空白。一些人相信銅電離分數和晶片偏置的增加造成了銅離子漸進形成不斷生 長的突起。然而，我們認為，高能銅離子并沒有限制突起的生長。相反，高能 銅離子趨向于將銅從突起再再濺射到突起下面的側壁部分。結果，再濺射有效 地將突起向下推到通孔中。當突起的程度略微減小時，如果將突起推到場阻擋 平面以下，突起蝕刻將暴露通孔拐角上的阻擋層的小平面并將其蝕刻穿透，從 而局部地損壞該阻擋。需要另一種降低突起尺寸并提高填充高深寬比通孔的能力的解決方法。另外，當電介質材料為諸如美國加州Applied Materials, Inc.提供的Black DiamondII的含氫和碳的低k電介質材料時，又會出現相關的問題。這種材料 不能提供可用于硅石的高各向異性蝕刻。當將電介質材料制成多孔以進一步減 小介電常數時，這種問題更加惡化。如在圖3的截面圖中以夸張的方式所示的， 通過蝕刻掩模對多孔含碳低k材料的電介質層50進行的構圖蝕刻趨于不完全 的各向異性，而為略微的各向同性，從而產生具有明顯的凹入的側壁54和在 蝕刻掩模的邊緣下的銳角56的通孔52。將銅濺射涂覆于凹入的側壁54上會 遇到與那些有突起的實例相類似的困難。結果，凹入的側壁的最突出的部分可 能不能完全由通過常規濺射沉積法沉積的銅籽晶層涂覆。另外，在介電蝕刻工藝中待蝕刻貫穿的縱向結構可能比上面所述的更加復 雜。如圖4的截面圖中所示的，例如氮化鈦(TiN)的硬掩模層60經常被沉積于 未構圖的上電介質層16的上方。其根據上方的光刻膠掩模蝕刻為圖案并隨后 將其用做上電介質層16的更進一步蝕刻的硬掩模以形成通孔18。同時，例如 氮化硅(SiN)層的蝕刻停止層62經常沉積于下電介質層14以及其導電特征12 的上方。其組成選擇為不容易由介電蝕刻而蝕刻的成分，使得電介質層16過 蝕刻，從而確保導電特征12的金屬不被電介質蝕刻的高能離子蝕刻，并進一 步確保未對準的掩模不會導致下電介質層14被明顯的蝕刻。然而，各向異性 電介質蝕刻很可能在接近硬掩模層60的介電材料中形成凹槽64并在與蝕刻停 止層62的界面形成另一個凹槽66。傳統的銅籽晶濺射沉積很難達到那些凹入 的凹槽64和66。銅籽晶層的濺射沉積不能完全涂覆凹入的側壁54或凹槽64、 66的各側， 導致與上述關于突起相同的問題。發明內容通過多步驟工藝在半導體集成電路中的通孔或其他孔中形成銅籽晶層。首 先在制造高分數銅離子的條件下的等離子濺射工藝中沉積銅，并將晶片偏置以 加速銅離子，并將其中的一些深層引入孔中。銅至少沉積在孔的底部和場區， 并且在孔上方形成突起。其次，形成氬或銅等離子體，并將晶片偏置以加速氬 或銅離子，并至少將它們中的一些較深地引入孔中。高能氬離子將通孔部件底 部的銅再濺射到通孔部件側壁上，同時也濺射蝕刻場區，以減小突起的尺寸。 不會蝕刻在孔的頂部以下的突起。在將銅電鍍到孔的剩余部分以前，執行最后的銅濺射蝕刻。在銅電鍍之前，反復執行濺射沉積和蝕刻工藝以更多地填充？L。如果充分 地重復濺射和蝕刻工藝，則該孔將通過最后的沉積步驟由銅填充，從而在濺射 沉積后立刻執行化學機械拋光。濺射沉積和蝕刻工藝可在單個等離子濺射腔室中執行。例如，在腔室中裝 備RF線圈，以激發氬等離子體或增加濺射銅原子的電離分數。濺射沉積適于 較低的氬氣壓，較高的靶功率，以及較低的線圈功率。濺射蝕刻適于較高的氬 氣壓，較低的靶功率，以及較高的線圈功率。至少在最初的銅沉積步驟以及氬 濺射蝕刻步驟中，襯底應很強的偏置。


圖1所示為具有在銅籽晶層中產生的明顯突起的傳統通孔部件的截面圖。圖2所示為在銅籽晶層中也具有突起的傳統的雙嵌入互連結構的截面圖。圖3所示為通過部分各向同性電介質蝕刻產生的通孔的截面圖。圖4所示為包括硬掩模和蝕刻停止層的通孔的截面圖。圖5所示為適合于執行本發明方法的濺射腔室的截面圖。圖6所示為圖5的濺射腔室的功能的和示意性截面圖。圖7所示為僅在濺射沉積后的通孔的理想化截面圖。圖8所示為圖7的通孔部件在氬濺射蝕刻后的理想化截面圖。圖9和圖10所示為對應于圖7和圖8的測試結構的掃描電子顯微照片(SEM)的圖像。圖11所示為在濺射沉積后測試結構中的通孔的SEM的圖像。圖12、 13、和14所示為圖11的通孔部件在逐漸增多的氬濺射蝕刻后的 SEM的圖像。圖15為應用銅填充通孔，包括電鍍的兩個實施方式的流程圖。圖16、 17、 18、以及19所示為在圖15的方法中形成的通孔的示意性截面圖。圖20所示為應用銅填充通孔但不包括電鍍的流程圖。圖21所示為圖19的通孔在銅填充完成后的示意性截面圖。
具體實施方式
在諸如通孔和雙嵌入互連的高深寬比孔中填充銅，是通過優選情況下在單 一銅濺射腔室中執行的銅濺射沉積和氬或銅濺射蝕刻的結合實現。高能濺射蝕 刻減小突起的尺寸，并也趨于在稱為再再濺射的工藝中將銅重新分布到側壁的 凹入部分。盡管本發明的一些方案并不限于此，但是濺射沉積和濺射蝕刻優選在具有 RF線圈的腔室中執行，在蝕刻過程中如果有銅靶濺射的情況下，RF線圈可以 有限地激發用于氬濺射蝕刻的氬等離子體。Ding等人已在于2004年8月9日 提交的美國專利申請10/915,139，現公布為美國專利申請公開2006/0030151 的專利中對感應耦合濺射腔室中鉭阻擋的濺射沉積/蝕刻順序進行了詳細描 述。截面5中示出了類似的濺射腔室70。真空腔室72 —般相對于中心軸 74對稱形成。其包括主腔室76、下適配器78、以及上適配器80，其全部電接 地并彼此真空密封。用于晶片傳送、抽真空操作以及氣體提供的大多數復雜端 口合并于主腔室76中，而更簡單的適配器78、 80可根據應用以及靶和晶片之 間所需的空間使用所選高度和屏蔽物支架，更為簡單地設計和制造。溝槽狀下 屏蔽物90和中部屏蔽物92分別支撐在下適配器78和上適配器80上，并使得 它們電接地。上屏蔽物94支撐于絕緣體96上并電浮置。屏蔽物90、 92、 94 保護腔室72的壁，使其不被沉積。下部的兩個接地屏蔽物90、 92作為濺射的 陽極，而上部未接地的屏蔽物94積累電荷并將電子擊退到等離子體中。RF線 圈100設置于位于靶和基座之間的下部1/2或1/3空間的晶片周邊的外側。位 于下屏蔽物90的多重絕緣支架102支撐RF線圈100并也提供RF功率和使得 RF線圈接地。線圈IOO優選為單匝、由銅組成的接近管狀線圈，并且在緊密間隔的導線中具有較小的間隙用于電源和接地。銅耙106通過絕緣體108支撐于上適配器80，絕緣體108將電偏置耙106 與接地的真空腔室和接地的屏蔽物90、 92電絕緣。至少靶106的表面由至少 90atn/。銅以及可能的意向性合金并且非意向性雜質總計少于10at。/。組成。基座 IIO支撐待濺射處理的相對于靶106的晶片112。RF線圈110位于靶106和基 座IIO之間的腔室的下部1/2甚至1/3處以在晶片112附近產生等離子體。屏 蔽環114與杯狀的下屏蔽物90的向上的唇緣互鎖并懸于晶片112和基座110 的邊緣之上，以保護它們避免濺射工藝的影響。側壁磁體系統116位于下適配 器78的外側，相同或部分低于RF線圈100的平面，以產生抑制等離子體擴 散到腔室壁的磁壘(magnetic barrier)。磁體系統116可為垂直極化磁體的環 形排列或設置在中心軸74附近的DC線圈。圖6所示為腔室的功能性截面圖。氬氣源120通過質量流量控制器122 向腔室70中提供氬，以作為濺射工作氣體或濺射蝕刻氣體。DC電源124向 靶106提供負電壓以將氬激發為等離子體。將正氬離子吸引到負偏置靶106， 以從其濺射銅。然而，在自持銅濺射中， 一旦等離子體被激發，將切斷氬氣供 應，而靶濺射將繼續，濺射的銅離子被吸引回靶106，以濺射更多的銅。位于耙106的背面的磁電管126包括垂直磁性的外部磁極128，其包圍另 一極性的內部磁極130。磁電管126優選為堅固的、較小的、并且在整個磁場 強度上不均衡，外部磁極128的磁場大于其包圍的內部磁極130的磁場。其在 靶106前方形成磁場以捕獲電子，并從而增加等離子體的密度并從而提高濺射 率。銅靶為可自持的濺射，從而一旦等離子體激發，由于高密度等離子體使濺 射的銅原子離子化，并且銅離子部分被吸引回靶106以從其濺射甚至更多的 銅，所以氬氣源壓力可降低，甚至降至為零。為了產生更均勻的靶濺射，盡管 磁電管126遠離中心軸74，其可通過旋轉沿中心軸74延伸的旋轉軸134的電 機132圍繞中心軸旋轉，以更均勻地濺射靶106。固定于旋轉軸134的支臂136 在轉動中支撐磁電管126。線圈RF電源136為RP線圈100提供RF功率以產生氬等離子體或增加 遠離靶106的區域中濺射的銅的電離分數。通常，靶106在濺射沉積中是DC 供電，并且RF線圈100在濺射蝕刻晶片112時是RF供電。在銅離子蝕刻的 情況下， 一些DC電源需適用于靶106以產生銅原子。然而，RF源可為靶濺射供能。偏置RF電源138通過電容耦合電路140電偏置基座110。在等離子存在 時，電容耦合電路偏置引起基座110產生負性DC自偏置，以將離子從等離子 體吸引并加速到晶片112。這樣吸引的離子可為離子化的耙106濺射出的銅原 子或最初由RF線圈100產生的氬離子。這種濺射腔室可用于連續執行銅濺射沉積和濺射蝕刻步驟。如圖7的截面圖中所示，將銅離子高偏置濺射沉積至通孔18中，會在上 電介質層14頂部上生成較厚的銅場部分140，并在通孔18的頂部拐角生成一 些突起142，以及在通孔部件18的底部上生成略微薄的銅底部分144，但很少 沉積在通孔的側壁22上。另一方面，如圖8的截面示意圖中所示，圖7中的 結構的高偏置氬濺射蝕刻充分地減小了場部分140的厚度，并減小了突起142 的延伸，而非簡單地將其向下推到通孔18中。由于高能氬離子濺射來自銅底 部分144的銅，并有效地將濺射蝕刻過的銅轉移到通孔側壁22上的側壁部分 146上，氬濺射蝕刻也略微減小了銅底部分144的厚度。在圖7的濺射蝕刻過 程中，RF線圈可保持不供電，而對靶供電，以產生較高的銅離子分數。在圖 8的氬濺射蝕刻過程中，靶可保持不供電，而對RF線圈供電，以產生氬離子。 在上述兩種情況下，應偏置晶片以將銅或氬離子吸引并加速為高能，并較深地 各向異性地穿透通孔18。可拍攝掃描電子顯微照片，以用實驗的方法確定沉積和蝕刻兩個步驟。如 圖9的截面圖中所示，應用38kW靶功率和1000W晶片偏置功率將銅濺射入 65nm溝槽150中，以形成其突起154幾乎關閉溝槽150的銅薄膜152。隨后 將晶片傳送至為偏置晶片的氬濺射蝕刻配置的預清洗腔室。在濺射蝕刻后，如 截面10中所示，銅薄膜152的場部分的厚度充分減小到突起154從上部 蝕刻并因此有效地縮減的程度。底部分的厚度略微減小而側壁部分的厚度增 加。也可以更具系統性的實驗設置拍攝SEMS。如截面11中所示，將 100nm或140nm的銅濺射沉積到狹窄的溝槽中以形成產生了明顯的突起158 的銅薄膜156。突起158明顯地位于由諸如阻擋層的下面層的位置決定的拐角 特征之上。相繼氬濺射蝕刻至25nm、 50nm、以及70nm的深度，如在場區中 測得的，將產生分別如圖12、 13、以及14的截面圖中所示的結構。在另一種實施方式中，這些蝕刻深度對應于回蝕率30%、 60%、以及80%。氬蝕刻程度 的增加會減小場銅的厚度，減小突起158的凸出，并通常降低突起158。我們 觀察到， 一旦孔頸的最窄部分與下面的特征同一平面時，進一步的氬蝕刻將無 法發改進突起158。濺射蝕刻步驟依賴于將諸如氬的高能重離子向晶片加速并濺射來自晶片 的材料。單個充電離子功率五/CW取決于晶片浮動電位F/104r以及由晶片偏 置決定的等離子體電壓W)ZASM4。根據下式 EION=eVFLOAT+eVPLASMA通常，浮動電位F/^XO4r小于20伏，所以需要通過提高提供至基座電極 的RF功率，提高離子體電壓WIL4SM^以獲得更大的離子功率五/CW。通過 增加諸如電容耦合等離子體中的等離子體電位可有效提高離子功率。等離子體 氬離子和從靶濺射出的銅離子有效地濺射沉積的銅，而且它們具有各自的優 勢。通常，氬等離子體通常可達到更高的電離密度，但是氬離子去除了通孔部 件底部的材料，并且氬離子蝕刻似乎降低了間隙填充的等級。在另一方面，高 能銅離子同時磨減了間隙頂部的銅突起并重新分布間隙底部的銅。RF線圈100 也允許應用低于0.4毫托的氬的極低壓強銅濺射蝕刻。產生濺射蝕刻的離子的能量影響間隙填充的性能。更高能的離子更有效地 去除突起并打開孔頸，以在通孔部件中生成更好的籽晶層，并促進ECP填充， 從而促進間隙填充。在70%的回蝕中320eV的離子能會比70eV的離子能生成 明顯更好的間隙填充。大概由于銅在高溫下回流，所以也發現蝕刻工藝中基座的溫度和因此的晶 片溫度在減小突起中起到重要的作用。由于在lkW的RF線圈功率和lkW的 晶片偏置下，晶片溫度從28。C升至150。C，所以突起明顯的減小。然而，進 一步升溫至250 。C生成明顯的銅突起，和明顯的底部涂覆。在總體而言，大 約50或70 。C的沉積溫度可降低突起的尺寸，以促進濺射進入通孔。甚至大 約150 。C的更高的沉積溫度促進已經沉積的銅再流入且留在通孔中，從而改 善了側壁涂覆。然而，大約250 。C的沉積溫度會引起銅的薄層凝聚成局部島 狀，因此應在一些應用中避免，以保證連續的薄籽晶層。應用用于濺射沉積和濺射蝕刻的相同腔室可實現多種的銅間隙填充工藝。 如流程15中所示的，沉積步驟160和蝕刻步驟162的單一的或重復的次序可充分地打開通孔；在ECP步驟164中，將銅電鍍到通孔中，并將其填充； 而在CMP步驟166中，同過化學機械拋光去除通孔外側的剩余的銅。如圖16 中所示，沉積步驟160生成具有較厚的場部分和較薄的側壁部分的銅薄膜170。 用于在300mm晶片160上沉積銅的技術的例子包括向300mm晶片的靶提供 20至56kW的DC功率，并在激發后在較低的腔室壓強下，向基座提供150 至1000W的RF功率。如圖17所示，蝕刻步驟162減小場厚度，并將一些底部部分濺射到通孔 側壁上，特別是在底部。實施蝕刻步驟162的幾個相關方法包括在13.56MHz 或其他頻率下顯著晶片偏置的DC磁電管濺射。然而，各種不同的蝕刻方法在 重要的細節上是不同的，并在重要的要求上產生不同的結果。在一種方法中，將相對較低值的DC功率提供至靶，而且RF線圈給出很 強的功率，從而，大多數晶片蝕刻受到氬離子的影響。氬濺射可以有效地去除 銅底部分32，但是其似乎在通填充孔的工藝中產生了困難。第二種方法可獲得較高的銅電離分數，并為晶片提供較高的偏置功率和極 少的氬。這樣，晶片蝕刻主要受到銅離子的影響。用于允許自持濺射的銅濺射， 減小氬氣壓或者停止其對主腔室的供應。銅濺射蝕刻受益于底部附近的再濺射 并且促進了銅孔填充。銅離子蝕刻需要產生較高銅電離分數的磁電管并一般需要額外的測量手 段以實現良好的蝕刻均勻性。這些額外的測量手段包括側壁磁體或接近晶片的 電磁體。銅離子濺射可在兩種不同類型的腔室中完成。通過向靶提供較高的 DC功率而不應用RF線圈，電容耦合等離子體可產生足夠的等離子體密度以 產生許多銅離子。該濺射工藝條件可至少接近那些要求自持濺射的條件。然而， 電容耦合濺射蝕刻缺乏由RF線圈提供的附加工藝控制。另一方面，電感耦合 等離子體依靠RF感應線圈以支持晶片附近的等離子體從而提高銅離子化。電 感耦合等離子體的產生減弱了對較高靶功率和強磁電管的需求，所以用于提高 蝕刻均勻性的輔助手段就不太重要。通過晶片的雙頻率(HF/VHF)偏置，例如13.56MHz以及60MHz，通過介于靶和基座中間的RF電感線圈，或通過應用基座附近的輔助電極的靶的附加 VHF偏置，例如60MHz。提高了高等離子體密度，特別是用于氬離子蝕刻的產生。電感耦合氬蝕刻的例子包括向耙提供0到lkW之間的DC功率；向電感線圈提供2MHz下450W至3kW之間的RF功率；以及向基座提供13.56MHz 下400至1250W之間的RF功率。在氬蝕刻中，磁電管相對不是很重要。氬 腔室壓強維持在0.4至5毫托之間，并向四重電磁體陣列的底部內和外電磁體 提供-17A到17A的反向旋轉DC電流，該四重電磁體由Gung等人在美國專 利申請公開2005/0263390中描述，其全文在此引用作為參考。用于電容耦合氬離子蝕刻的技術的例子包括向由強磁電管掃描的靶提供 1至10kW的DC功率；向基座提供13.56MHz下800至1250W的RF偏置功 率；并將氬腔室的壓強保持在0.4至1.5毫托之間。用于電容耦合銅離子蝕刻的技術的例子包括向由強磁電管掃描的靶提供 15至30kW的DC功率；向基座提供13.56MHz下1.5至2.5kW的RF偏置功 率；并將氬腔室的壓強保持在0.4至1.5毫托之間。高偏置功率產生凈蝕刻率。用于雙頻率基座的技術的例子包括向基座提供60MHz下500至200W 的VHF功率以及13.56MHz下400至1200W的HF功率；并將氬腔室的壓強 保持在2至30毫托之間。用于位于腔室下部的輔助環形電極的技術的例子包括向輔助電極提供 60MHz下lkW的VHF功率并向基座提供13.56MHz下lkW的HF功率，并 且氬壓強為0.5至4毫托。用于濺射蝕刻腔室的技術的例子包括在1至4毫托的排氣壓強下，向基 座電極提供1的2kW的VHF功率并向靶提供60MHz下1至2kW的VHF功 率，以及向晶片基座提供13.56MHz下0至1.2kW的HF功率。圖17的結構對于ECP填充是足夠的。然而，圖15的可選的閃銅沉積(flash copper deposition)步驟168可在ECP銅填充步驟164之前執行以在場區，尤 其是在通孔頂部的小平面的任何銅空白中涂覆銅薄層，從而確保銅的連續性。 閃銅沉積步驟168可在相同的濺射蝕刻腔室中執行，并且應用最小的或不用晶 片偏置，從而最小化再濺射。在一種方法中，優選通過向靶提供15至40kW 的DC功率，產生高電離分數和低再濺射率。低晶片偏置產生更加各向同性的 銅離子濺射流量并減小了再濺射。上述工藝己應用于在測試晶片中填充大量通孔，在測試晶片中，通孔部件 具有35至50nm的臨界尺寸，其深寬比為大于5:1。對ECP填充結構的界面采集SEM圖像。在對比試驗中，沉積50nm的籽晶銅并隨后應用ECP銅，而 不采用中間蝕刻填充通孔。發現很大部分的通孔形成具有通過其底部1/3至1/2 延伸的空間。當銅籽晶以本發明的氬濺射蝕刻的40%回蝕時，空白的通孔的數 量將減少但不會消除。當回蝕擴大到70%和80%時，基本上全部的通孔將被 完全填充。在本發明工藝的進一步實施方式中，可重復沉積步驟160和蝕刻步驟162， 以分別產生如圖18和圖19的截面圖中所示的結構。其效果是增加了銅籽晶層 底部和側壁部分的厚度，而保持了場部分的厚度和突起的程度。在這一點上， 通孔18甚至更好的為ECP銅填充做好準備。兩次或三次沉積和蝕刻極大地促 進了ECP間隙填充。仍是在進一步實施方式中，仍可多次重復沉積步驟160和蝕刻步驟162， 例如，總共三或四次，如流程20中所示，以基本填充通孔18。在這種情 況下，最終銅沉積步驟174完全填充通孔18，如截面21中所示，直至通 孔18的底部轉移到下面的層的特征之上。這樣，就不需要銅電鍍，而圖21 的結構可直接進行CMP平坦化。最終銅沉積步驟不是在留在銅中的狹窄的通 孔中運行的，從而不需要強晶片偏置，而且它近似于最后的閃銅沉積步驟。本發明可以適于減少相繼濺射沉積步驟之間的晶片偏置量。本發明可以實踐于單獨的濺射沉積和濺射蝕刻腔室。本發明提供了幾個制造方法，可用于將銅籽晶層濺射到深寬比升高的通孔 中的可商購的商業設備中。
權利要求
1.一種用于在電介質層中的孔中形成銅金屬化的銅沉積工藝，其在具有銅靶和支撐待執行濺射工藝的襯底的基座電極的磁電管濺射腔室中執行，該工藝包括以下步驟第一沉積步驟，其包括向銅靶提供第一靶級別的DC功率，以激發腔室中的第一等離子體，從而濺射來自靶的銅，并應用第一偏置級別的RF功率電偏置基座電極以在襯底上沉積銅；以及后續的蝕刻步驟，其在不同的工藝條件下執行，以激發腔室中的第二等離子體，并應用第二偏置級別的RF功率電偏置基座，從而應用離子濺射蝕刻沉積在所述襯底上的銅。
2. 根據權利要求1所述的工藝，其特征在于， 所述腔室包括在所述腔室內巻繞的RF線圈，以及 其中所述蝕刻步驟包括將小于所述第一靶級別的DC功率提供給所述銅靶，在所述腔室中引入氬，向所述線圈提供RF功率，以及在所述第二等離 子體中，應用氬離子濺射蝕刻所述襯底。
3. 根據權利要求1所述的工藝，其特征在于， 在所述蝕刻工藝中，所述腔室中引入不大于1.5毫托的氬，以及 其中所述蝕刻步驟包括向所述銅靶提供第二靶等級的DC功率，并在所述第二等離子體中，應用銅離子濺射蝕刻所述襯底。
4. 根據權利要求1所述的工藝，其特征在于， 所述腔室包括在所述腔室內巻繞的RF線圈，以及 其中所述蝕刻步驟包括向所述線圈提供RF功率。
5. 根據權利要求1所述的工藝，其特征在于，進一步包括以電鍍工藝中 使用銅填充所述孔的剩余部分的后續步驟。
6. 根據權利要求1所述的工藝，其特征在于，進一步包括將來自所述靶 的銅濺射到所述襯底上的后續第二沉積步驟。
7. 根據權利要求6所述的工藝，其特征在于，其中該后續第二沉積步驟 包括向所述基座電極提供小于所述第一偏置等級的第三偏置等級的RF功率。
8. 根據權利要求7所述的工藝，其特征在于，所述第二沉積步驟包括，應用小于第一偏置等級的第一偏置等級RF功率，或者電浮所述基座電極，或 者電偏置所述基座電極。
9. 根據權利要求6所述的工藝，其特征在于，在所述第二沉積步驟前， 多次反復所述第一沉積步驟和蝕刻步驟。
10. 根據權利要求9所述的工藝，其特征在于，進一步包括不應用中間銅 電鍍工藝而對所述襯底進行后續的化學機械拋光。
11. 根據權利要求9所述的工藝，其特征在于，所述第一和第二沉積步驟 以及所述蝕刻步驟使用銅填充所述孔。
12. 根據權利要求1所述的工藝，其特征在于，進一步包括，在所述沉積 步驟中，將所述基座的溫度保持在50至250°C的范圍內。
13. 根據權利要求12所述的工藝，其特征在于，其中所述范圍為150至 250oC。
14. 一種用于在電介質層中的孔中形成銅金屬化的銅沉積工藝，其在具有 銅靶、所述腔室四周的RF線圈、和支撐將要執行濺射工藝的襯底的基座電極 的磁電管濺射腔室中執行，該工藝包括以下步驟第一沉積步驟，其包括向所述銅靶提供第一靶級別的DC功率，并向 所述RF線圈提供不大于第一線圈級別的RF功率，以激發所述腔室中的第一 等離子體，從而濺射來自所述靶的銅，并應用第一偏置級別的RF功率電偏置 所述基座電極以在所述襯底上沉積銅；以及后續的蝕刻步驟，其包括向所述銅靶提供第二靶級別的DC功率，向 所述RF線圈提供大于所述第一線圈級別的第二線圈級別的RF功率，以激發 所述腔室中的第二等離子體，并應用第二偏置級別的RF功率電偏置所述基座， 從而應用銅離子濺射蝕刻沉積在所述襯底上的銅。
15. 根據權利要求14所述的工藝，其特征在于，所述蝕刻步驟在氬壓強 不超過1.5毫托的腔室中執行。
16. 根據權利要求14所述的工藝，其特征在于，在所述沉積步驟中，將 所述基座的溫度保持在50至250°C的范圍內。
17. —種用于在電介質層中的孔中形成銅金屬化的銅沉積工藝，其在具有 銅靶、所述腔室四周的RF線圈、和支撐將要執行濺射工藝的襯底的基座電極 的磁電管濺射腔室中執行，該工藝包括以下步驟第一沉積步驟，其包括向所述銅靶提供第一靶級別的DC功率以激發 所述腔室中的第一等離子體，從而濺射來自所述靶的銅，并應用第一偏置級別的RF功率電偏置所述基座電極以在所述襯底上沉積銅；以及后續的蝕刻步驟，其包括在所述濺射腔室中引入氬，向所述RF線圈 提供RF功率，以激發所述腔室中的氬等離子體，并應用第二偏置級別的RF 功率電偏置所述基座，從而應用氬離子濺射蝕刻沉積在所述襯底上的銅。
18.根據權利要求17所述的工藝，其特征在于，在所述沉積步驟中，將 所述基座的溫度保持在50至250°C的范圍內。
全文摘要
本發明公開了一種綜合的銅沉積工藝，特別適用于在電化學鍍銅之前，在狹窄的通孔部件中形成銅籽晶層，該工藝包括銅濺射沉積(160)和其后的對已沉積的銅的濺射蝕刻(162)步驟的至少一個循環，優選在相同的濺射腔室中執行。這種沉積是在促進高銅電離分數和強晶片偏置的條件下執行的，從而將銅離子牽引進通孔部件中。該蝕刻可應用氬離子完成，優選通過腔室四周的RF線圈電感激發，或通過形成于高靶功率以及強磁電管或通過應用RF線圈產生的銅離子完成。可執行兩次或更多的沉積/蝕刻循環。在高銅離子化和低晶片偏置的條件下可執行最終的閃沉積(168)。
文檔編號C23C14/35GK101240413SQ20081000811
公開日2008年8月13日 申請日期2008年2月4日 優先權日2007年2月8日
發明者丹尼爾·柳伯恩, 華 仲, 傅新宇, 吉克·于, 唐先民, 帕布拉姆·古帕拉加, 炯·曹, 王榮鈞, 約翰·福斯特, 千 羅, 阿納塔·蘇比瑪尼, 阿維德·蘇尼達瑞杰恩, 龔則敬 申請人:應用材料股份有限公司