半導體器件及其制造方法

專利名稱：半導體器件及其制造方法
技術領域：
本發明涉及具有氮化鈦膜的半導體器件及其制造方法。
背景技術：
以往，在使用了Ta2O5、HfO2、BaSrTiO3等金屬氧化物的強電介質作為電介質層的電容器中，作為上部電極，可以使用通過化學汽相生長法(Chemical Vapor Deposition method，以下稱為CVD)形成的氮化鈦膜(以下稱為TiN膜)。作為該TiN膜的制造條件，一般采用鹵化鈦氣體(例如，TiCl4氣體)和氨氣(NH3氣體)作為原料氣體，在成膜溫度約為600℃下進行。
但是，在下部電極中采用多晶硅的MIS(金屬絕緣體硅)電容器、下部電極中具有金屬或金屬導電性氮化物等的MIM(金屬絕緣體金屬)電容器中，如果在600℃下形成作為上部電極的TiN膜，則存在電容器的漏電流增大的問題。因此，將TiN膜的成膜溫度降低至400℃～500℃來形成TiN膜(例如，參照(日本)特開平08-279558號公報)。
可是，如果將TiN膜的成膜溫度降低至500℃或500℃以下，則電容器的漏電流變小，但在TiN膜上產生異常生長物。這樣的異常生長物，在作為上部電極的TiN膜的加工時，作為腐蝕殘渣被保留，本來應該絕緣的上部電極和接觸栓塞產生電接觸，有時產生半導體器件的動作缺陷。
此外，即使在被期待作為下一代晶體管的、采用HfO2等的強電介質作為柵極絕緣膜的晶體管中，也要求作為柵電極的TiN膜形成時的低溫化。這是因為存在以下問題上述高介電常數的金屬氧化物因400℃～500℃的熱經歷而引起結晶化，通過其結果產生的以晶粒邊界或缺陷能級為媒介的導電，漏電流增加。可是，如果將TiN膜的成膜溫度下降至400℃或400℃以下，則在TiN膜上產生很多異常生長物，如果作為柵電極還埋入鎢(以下，稱為W)等，則TiN膜的具有異常生長物的部分減少W的截面積，與TiN相比，電流集中在電阻小的W上，使電遷移壽命明顯降低。

發明內容
本發明的目的在于提供一種半導體器件及其制造方法，即使在CVD法中將TiN膜的成膜溫度降低至450℃或450℃以下、甚至降低至400℃或400℃以下，仍可抑制TiN膜的異常生長物的發生。
本發明為半導體器件的制造方法，該半導體器件包含氮化鈦膜，其特征在于，該制造方法包括通過化學汽相生長法形成TiN膜的成膜工序；將形成的TiN膜在氨氣的氣氛下進行熱處理的退火工序；將所述氨氣進行提純的氨氣提純工序；以及將所述成膜工序、所述退火工序和所述氨氣提純工序重復進行至少一次的工序；所述成膜工序采用鹵化鈦氣體和氨氣作為原料氣體，在成膜溫度為300℃～450℃、成膜壓力為10Pa～100Pa、鹵化鈦氣體的分壓為1Pa～10Pa、氨氣的分壓為9Pa～99Pa的條件下進行，在每次所述成膜工序中形成厚度為1nm～5nm的TiN膜，將所述退火工序進行2秒～60秒。
如上述那樣，根據本發明，可以提供一種半導體器件及其制造方法，即使CVD法中TiN膜的成膜溫度在450℃或450℃以下，進而下降至400℃或400℃以下，TiN膜的異常生長物的產生也被抑制。
本發明的上述和其他目的、特征、方案和優點從與添加的附圖相關聯理解的有關本發明的以下詳細的說明中會清楚。


圖1是說明本發明的半導體器件的一制造方法的示意圖。
圖2是說明本發明的半導體器件的另一制造方法的示意圖。
圖3是說明本發明的半導體器件的又一制造方法的示意圖。
圖4是說明本發明的半導體器件的又一制造方法的示意圖。
圖5是說明本發明的半導體器件的又一制造方法的示意圖。
圖6是表示本發明的一半導體器件的概略剖面圖。
圖7是表示本發明的另一半導體器件的概略剖面圖。
圖8是表示本發明的又一半導體器件的概略剖面圖。
圖9是表示本發明的又一半導體器件的概略剖面圖。
圖10A～圖10G說明將產生了異常生長物的TiN膜用作電容器的上部電極時的問題點。
圖11說明將產生了異常生長物的TiN膜用作晶體管的柵電極時的問題點。
圖12表示包含了電容器的半導體器件的漏電流特性。
圖13是通過本發明以外的半導體器件的制造方法獲得的一TiN膜的SEM照片。
圖14是通過本發明的半導體器件的制造方法獲得的一TiN膜的SEM照片。
圖15是通過本發明的半導體器件的制造方法獲得的另一TiN膜的SEM照片。
具體實施例方式
以下，根據

本發明的實施方式。在實施方式1～實施方式3中，參照圖1～圖3，說明本發明的半導體器件的制造方法。在圖1～圖3的各個圖中，橫軸表示時間，縱軸表示原料氣體的分壓。此外，圖中，D表示通過CVD法形成TiN膜的成膜工序，A表示在氨氣提純的氣氛下熱處理氮化鈦膜的退火工序，AP表示對氨氣進行提純的氨氣提純工序，DP表示對原料氣體進行提純的原料氣體提純工序。
(實施方式1)參照圖1，本發明的半導體器件的一個制造方法，用于制造包含了TiN膜的半導體器件，它包括通過CVD法形成TiN膜的成膜工序(D工序)；將形成的TiN膜在氨氣(NH3)的氣氛下進行熱處理的退火工序(A工序)；將NH3氣體進行提純的NH3提純工序(AP工序)；以及將上述成膜工序、退火工序和NH3氣體提純工序重復進行至少一次的工序，上述成膜工序采用鹵化鈦氣體和NH3氣體作為原料氣體，在成膜溫度為300℃～450℃、成膜壓力為10Pa～100Pa、鹵化鈦氣體的分壓為1Pa～10Pa、NH3氣體的分壓為9Pa～99Pa的條件下進行，每次成膜工序中形成厚度為1nm～5nm的TiN膜，將上述退火工序進行2秒～60秒。根據這樣的條件，可以抑制在TiN膜的成膜中產生異常生長物。特別是使每個成膜工序的TiN膜的厚度小于等于5nm，在成膜工序后設有退火工序，對抑制TiN膜的異常生長是有效的。
這里，在上述成膜工序中，使用鹵化鈦氣體和NH3氣體作為原料氣體。即使降低成膜溫度，也可作為TiN膜的成膜原料。作為鹵化鈦氣體，期望采用四氯化鈦(TiCl4)氣體、四碘化鈦(TiI4)氣體等。
成膜工序中的成膜溫度為300℃～450℃。如果低于300℃，則不能形成連續的TiN膜，如果超過450℃，則在形成電容器的上部電極的情況下產生電容器的電介質層的還原，電容器的漏電流增大，而如果超過400℃，則在形成晶體管的柵電極的情況下產生柵極絕緣層的結晶，晶體管的漏電流增大。從這樣的觀點來看，成膜溫度為300℃～400℃較好。
成膜工序的成膜壓力為10Pa～100Pa。如果低于10Pa，則成膜速度下降，而如果超過100Pa，則表面形態粗糙，容易產生異常生長物。從這樣的觀點來看，25Pa～50Pa較好。這樣的壓力，由作為原料氣體的鹵化鈦氣體和NH3氣體、以及作為稀釋氣體的氬(Ar)氣、氦(He)氣、氮氣(N2)等惰性氣體形成。這里，在CVD法中，在成膜溫度高的情況下，N2氣體用作供給氮的原料氣體，但如本發明那樣，在低的成膜溫度(300℃～450℃)中具有作為惰性氣體的作用。
成膜工序中的鹵化鈦的分壓為1Pa～10Pa。如果低于1Pa，則成膜速度下降，而如果超過10Pa，則容易產生異常生長物。從這樣的觀點來看，鹵化鈦的分壓為2.5Pa～5Pa較好。此外，成膜工序中的NH3氣體的分壓為9Pa～99Pa。如果低于9Pa，則成膜速度下降，而如果超過99Pa，則容易產生異常生長物。從這樣的觀點來看，NH3氣體的分壓為22.5Pa～45Pa較好。
每次成膜工序中成膜的TiN膜的厚度為1nm～5nm。如果低于1nm，則電容器或晶體管的漏電流增大，而如果超過5nm，則容易產生異常生長物。從這樣的觀點來看，每次成膜工序中成膜的TiN膜的厚度為2.5nm～5nm較好。
退火工序的退火時間為2秒～60秒。如果低于2秒，則TiN膜的粘結性下降并容易剝落，而如果超過60秒，則引起電介質層或絕緣層的還原，電容器或晶體管的漏電流增大。從這樣的觀點來看，退火時間為5秒～30秒較好。
退火工序中的退火壓力和退火溫度沒有特別限制，但退火壓力和退火溫度中至少一個分別大于上述成膜工序的成膜壓力和成膜溫度較好。通過至少使退火壓力比成膜壓力高、或退火溫度比成膜溫度高，可以促進除去TiN膜中的鹵素等雜質，進一步抑制異常生長物的產生。這里，退火壓力為成膜壓力的5倍～20倍較好。如果低于5倍，則異常生長的抑制效果小，而如果超過20倍，則引起電介質層或絕緣層的還原，電容器或晶體管的漏電流有增大的傾向。
退火工序在NH3氣體氣氛下進行。此外，NH3氣體還可以與Ar氣體、He氣體、N2氣體等的惰性氣體同時使用。這里，NH3氣體相對于退火壓力的分壓之比為0.5～1.0較好。如果NH3氣體的分壓比低于0.5，則異常生長的抑制效果變小。退火溫度與成膜溫度相比高25℃～150℃較好。如果與成膜溫度之差低于25℃，則異常生長的抑制效果小，而如果超過150℃，則引起電介質層或絕緣層的還原，電容器或晶體管的漏電流有增大的傾向。
NH3氣體提純工序在對NH3氣體進行提純的方法上沒有特別限制，但通過惰性氣體進行提純的工序或通過減壓的提純工序較好。無論哪個工序，都可以有效地提純NH3氣體。在通過惰性氣體來提純NH3氣體的工序中，在惰性氣體的壓力、流量上沒有特別限制，但氣體壓力越大、流量越多，可以越有效地提純NH3氣體。這里，作為惰性氣體，如上述那樣，最好采用Ar氣體、He氣體、N2氣體等。而在通過減壓來提純NH3氣體的工序中，只要比退火壓力小，則在減壓的程度上沒有特別限制，但小于等于100Pa較好，小于等于10Pa更好。
如果比較NH3氣體提純工序的通過惰性氣體進行提純的工序和通過減壓進行提純的工序，則后者與前者相比，可以更有效地進行NH3氣體提純，但系統內的壓力、溫度變動增大。因此，根據作為制品的半導體器件的規格、制造方法和制造裝置的條件或制約，可以選擇更合適的工序。
此外，在NH3氣體提純工序中，可以包括基于惰性氣體的提純工序和基于減壓的提純工序。通過進行基于惰性氣體的提純工序和基于減壓的提純工序，提高NH3氣體提純效率，同時通過縮短減壓時間，可以抑制系統內的壓力、溫度變動。
(實施方式2)參照圖2，本發明的半導體器件的另一制造方法，用于制造包含了TiN膜的半導體器件，它包括通過CVD法形成TiN膜的成膜工序(D工序)；提純原料氣體的原料氣體提純工序(DP工序)；將形成的TiN膜在氨氣(NH3)的氣氛下進行熱處理的退火工序(A工序)；提純NH3氣體的NH3提純工序(AP工序)；以及將上述成膜工序、原料氣體提純工序、退火工序和NH3氣體提純工序重復進行至少一次的工序，上述成膜工序采用鹵化鈦氣體和NH3氣體作為原料氣體，在成膜溫度為300℃～450℃、成膜壓力為10Pa～100Pa、鹵化鈦氣體的分壓為1Pa～10Pa、NH3氣體的分壓為9Pa～99Pa的條件下進行，每次成膜工序中形成厚度為1nm～5nm的TiN膜，將上述退火工序進行2秒～60秒。
在實施方式1中，由于在成膜工序后接續進行退火工序，所以在退火工序的初期殘留作為原料氣體的鹵化鈦氣體，有時與NH3氣體進行反應而引起TiN膜的生長，而在本實施方式中，通過在成膜工序和退火工序之間設有原料氣體提純工序，可以將鹵化鈦氣體可靠地排出到系統外部，所以可更精確地進行TiN膜厚度的控制。另外，有關成膜工序的條件、退火工序的條件，與實施方式1相同。
再有，在本實施方式中也與實施方式1同樣，退火工序的退火壓力和退火溫度沒有特別限制，但退火壓力和退火溫度中至少一個分別大于上述成膜工序的成膜壓力和成膜溫度較好。
原料氣體提純工序在提純原料氣體的方法上沒有特別限制，但通過惰性氣體進行提純的工序或通過減壓的提純工序較好。無論在哪個工序中，都可以有效地提純原料氣體。在基于惰性氣體來提純NH3氣體的工序中，惰性氣體的壓力、流量上沒有特別限制，但氣體壓力越大、流量越多，可以越有效地提純原料氣體。這里，作為惰性氣體，如上述那樣，最好采用Ar氣體、He氣體、N2氣體等。而在基于減壓的提純NH3氣體的工序中，只要比成膜壓力小，在減壓程度上就沒有特別限制，但小于等于10Pa較好。再有，有關NH3氣體提純工序，與實施方式1相同。
此外，在本實施方式中也與實施方式1同樣，可以將上述原料氣體提純工序和NH3氣體提純工序分別作為基于惰性氣體的提純工序和基于減壓的提純工序，上述原料氣體提純工序和上述NH3氣體提純工序的至少一個工序成為包含基于惰性氣體的提純工序和基于減壓的提純工序的工序。
(實施方式3)參照圖3，本發明的半導體器件的又一制造方法，用于制造包含了TiN膜的半導體器件，它包括通過CVD法形成TiN膜的成膜工序(D工序)；將形成的TiN膜在NH3氣體的氣氛下進行熱處理的退火工序(A工序)；以及將上述成膜工序和退火工序重復進行至少一次的工序，上述成膜工序采用鹵化鈦氣體和NH3氣體作為原料氣體，在成膜溫度為300℃～450℃、成膜壓力為10Pa～100Pa、鹵化鈦氣體的分壓為1Pa～10Pa、NH3氣體的分壓為9Pa～99Pa的條件下進行，每次成膜工序中形成厚度為1nm～5nm的TiN膜，將上述退火工序進行2秒～60秒。
再有，在本實施方式中也與實施方式1同樣，退火工序的退火壓力和退火溫度沒有特別限制，但退火壓力和退火溫度中至少一個分別大于上述成膜工序的成膜壓力和成膜溫度較好。
在實施方式1和實施方式2中，如果將每次成膜工序中形成的TiN膜的厚度變小而增大成膜工序和退火工序的次數，則存在成膜工序后的原料氣體提純工序和退火工序后的NH3氣體提純工序所需的時間增長，處理能力降低的問題，所以本實施方式省略了成膜工序后的原料氣體提純和/或退火工序后的NH3氣體提純工序，從而提高處理能力。但是，在從成膜工序到退火工序、從退火工序到成膜工序的氣體切換時鹵化氣體和NH3氣體在不能控制的狀態下產生混雜，所以難以進行TiN膜的厚度、電阻率等的精密控制。因此，本實施方式不適合于作為需要進行TiN膜的厚度、電阻率等的精密控制的包含有晶體管的半導體器件的制造方法，但可以適合于作為不需要進行TiN膜的厚度、電阻率等的精密控制的包含有電容器的半導體器件的制造方法。
接著，在實施方式4～實施方式7中，說明通過包含了上述半導體器件的制造方法的工序形成的包含有TiN膜的半導體器件。
(實施方式4)參照圖6，本發明的一個半導體器件是至少包含了具有下部電極105、電介質層106和上部電極107的電容器的半導體器件，上述電介質層106上形成的上部電極107是由上述半導體器件的制造方法中包含的工序所形成的TiN膜。即，如圖6所示，該半導體器件在硅襯底101上依次疊層下層層間絕緣層102、層間絕緣層104、上層層間絕緣層108，在層間絕緣層104和上層層間絕緣層108之間形成用于構成電容器的下部電極105、電介質層106和上部電極107。此外，下部電極105通過接觸栓塞103、上層層間絕緣層108上形成的上部布線層110通過接觸栓塞109，分別獨立地與硅襯底101中形成的作為導電層的雜質擴散區202電連接。這里，上部電極107與接觸栓塞103電連接。
在該半導體器件中，上部電極107是根據上述半導體器件的制造方法制造的TiN膜。通過這樣的制造方法獲得的TiN膜，抑制了TiN膜的異常生長物的發生，獲得包含有動作缺陷少的電容器的半導體器件。
這里，關于將產生了異常生長物的TiN膜用作上部電極的情況下的問題，參照圖10A～圖10G，進行以下說明。例如，在將具有圖10A所示的異常生長物107P的TiN膜用作上部電極107的情況下，如果在上部電極107上設置抗蝕劑302的圖形，對上部電極107和電介質層106進行腐蝕而設置腐蝕開口部306，則如圖10B所示，異常生長物107P作為腐蝕殘渣而殘留。接著，除去抗蝕劑302，在上部電極107上形成上層絕緣層108后，如果設置用于在規定的位置上形成接觸栓塞的栓塞開口部304，則如圖10D所示，在栓塞開口部304內產生異常生長物107P的突起。如果這種狀態下在栓塞開口部內進行接觸栓塞109的填埋，則如圖10F所示，接觸栓塞109和上部電極107產生電接觸，產生半導體器件的動作缺陷。再有，圖10C、圖10E和圖10G分別是在圖10B、圖10D和圖10F中從半導體器件的上面方向觀察異常生長物107P附近的放大圖。
此外，包含了將這樣獲得的TiN膜作為上部電極的電容器的半導體，與包含了采用在高溫(600℃)下成膜的TiN膜的現有的電容器的半導體相比，由于漏電流小，所以在用作DRAM(動態隨機存取存儲器)器件的情況下，具有能夠加長更新周期、降低消耗功率等特長。
(實施方式5)參照圖7，本發明的另一個半導體器件是至少包含了具有下部電極105、電介質層106和上部電極107的電容器的半導體器件，上述電介質層106上形成的上部電極107由至少兩層電極導電層構成，該電極導電層的至少一層是由上述半導體器件的制造方法中包含的工序所形成的TiN膜。特別是在兩層或兩層以上的電極導電層中與電介質層106相鄰的相鄰電極導電層107A是由上述半導體器件的制造方法中包含的工序所形成的TiN膜。
通過上述半導體器件的制造方法中包含的工序形成的TiN膜，如果其厚度變大，則因膜應力而容易發生損傷，因而該TiN膜的厚度小于等于100nm較好。另一方面，在尋求進一步減小布線電阻的情況下，需要增大上部電極的厚度。這樣，在需要上部電極的厚度超過100nm的半導體器件的情況下，將上部電極作為至少兩層的電極導電層，使通過上述制造方法中包含的工序形成的TiN膜的厚度小于等于100nm是非常有效的方法。這里，參照圖7，作為上部電極107的相鄰電極導電層107A，通過CVD法的上述制造方法形成厚度20nm的TiN膜，作為上部電極107的電極導電層107B，通過濺射法形成厚度100nm的TiN膜時，相鄰電極導電層107A的薄膜電阻值為1kΩ/□左右，電極導電層107B的薄膜電阻值為2Ω/□左右，所以作為上部電極107的合成薄膜電阻值可以降低至2Ω/□或2Ω/□以下。在圖7中，由濺射法形成的電極導電層107B僅形成在由CVD法形成的相鄰電極導電層107A的上部水平部分上，而根據該濺射法的覆蓋特性，有時也形成在相鄰電極導電層107A的垂直部分上和下部水平部分上。
在上部電極107由至少兩層電極導電層構成的情況下，通過這些電極導電層的至少一層、特別是兩層或兩層以上的電極導電層中與電介質層106相鄰的相鄰電極導電層107A為抑制了上述異常生長物產生的TiN膜，從而可獲得包含了動作缺陷少的電容器的半導體器件。
(實施方式6)參照圖8，本發明的另一個半導體器件是至少包含了具有柵極絕緣層203和柵電極204的晶體管的半導體器件，上述柵極絕緣層203上形成的柵電極204是由上述半導體器件的制造方法中包含的工序所形成的TiN膜。即，該半導體器件在硅襯底101上依次疊層了層間絕緣層206、上層層間絕緣層208，在層間絕緣層206和上層層間絕緣層208之間形成柵極絕緣層203、柵電極204。此外，上層層間絕緣層208上形成的上部布線層110通過接觸栓塞109與硅襯底101中形成的作為導電層的雜質擴散區202電連接。這里，在柵極絕緣層203中，通常使用HfO2等的強電介質材料，為了抑制柵極絕緣層的結晶化，400℃或400℃以下的TiN膜形成工序較好，通過由上述半導體器件的制造方法來制造TiN膜，可以抑制柵極絕緣層的結晶化，獲得漏電流小的晶體管。
(實施方式7)參照圖9，本發明的另一個半導體器件是至少包含了具有柵極絕緣層203和柵電極204的晶體管的半導體器件，上述柵極絕緣層203上形成的柵電極204由至少兩層柵極導電層構成，上述柵極導電層的至少一層是由上述半導體器件的制造方法中包含的工序所形成的TiN膜。特別是在上述至少兩層柵極導電層中與柵極絕緣層203相鄰的相鄰柵極導電層204A具有通過由上述半導體器件的制造方法中包含的工序形成的TiN膜的特征。
在柵電極由至少兩層柵極導電層構成的情況下，將這些柵極導電層的至少一層、特別是至少兩層柵極導電層中與柵極絕緣層203相鄰的相鄰電極導電層204A的TiN膜由上述半導體器件的制造方法中包含的工序來形成，從而可以抑制柵極絕緣層的結晶化，獲得漏電流小的晶體管。
這里，對于將產生了異常生長物的TiN膜用作柵電極204的相鄰電極導電層204A的情況下的問題，參照圖11進行以下說明。如圖11所示，作為相鄰電極導電層204A，使用采用了發生異常生長物204P的TiN膜，則在埋入作為柵電極204的柵極導電層204B的W(鎢)的情況下，存在TiN膜的異常生長物204P的部分減少了作為柵極導電層204B的W的截面積，與TiN相比，電阻小，電流集中在W中，電遷移壽命顯著降低。因此，在柵電極由至少兩層柵極導電層構成的情況下，通過將這些柵極導電層的至少一層形成為沒有上述異常生長物的TiN膜，也可以消除上述問題。
有關本發明的半導體器件的制造方法，根據實施例進一步具體地說明。
(比較例1)在成膜工序(D工序)中，根據CVD法，在成膜溫度為350℃、成膜壓力為50Pa(這里，TiCl4分壓為5Pa、NH3分壓為45Pa)、TiCl4流量為50sccm(sccm表示標準狀態(0℃、1013hPa)中的流量(cm3/min)的單位)、NH3流量為500sccm的條件下形成了厚度為25nm的TiN膜。在接著的退火工序(A工序)中，在退火溫度為350℃、退火壓力為50Pa(這里，NH3壓力為50Pa)、NH3流量為500sccm的條件下進行了30秒退火。作為接著的NH3氣體提純工序的最初工序(AP1工序)，使用N2氣體在壓力為50Pa下進行30秒NH3氣體的提純，然后作為NH3氣體提純工序的接續工序(AP2工序)，使用減壓泵進行30秒減壓，使壓力達到10Pa。用掃描型電子顯微鏡(Scanning Electron microscope；以下記為SEM)觀察這樣獲得的TiN膜的表面，如圖13所示，產生許多呈現白色的異常生長。此外，以圖12的虛線表示了包含以該TiN膜作為上部電極的電容器的半導體器件的漏電流特性。
(實施例1)參照圖4，在成膜工序(D工序)中，根據CVD法，在成膜溫度為350℃、成膜壓力為50Pa(這里，TiCl4分壓為5Pa、NH3分壓為45Pa)、TiCl4流量為50sccm、NH3流量為500sccm的條件下形成了厚度為5nm的TiN膜。在接著的退火工序(A工序)中，在退火溫度為350℃、退火壓力為50Pa(這里，NH3壓力為50Pa)、NH3流量為500sccm的條件下進行了30秒退火。作為接著的NH3氣體提純工序的最初工序(AP1工序)，使用N2氣體在壓力為50Pa下進行30秒NH3氣體的提純，然后作為NH3氣體提純工序的接續工序(AP2工序)，使用減壓泵進行30秒減壓，直至減壓到10Pa。將上述成膜工序、退火工序、NH3氣體提純工序(基于N2氣體的提純工序和基于減壓的提純工序)再重復進行四次，形成厚度25nm的TiN膜。用SEM觀察該TiN膜的表面，如圖14所示，異常生長的發生被抑制。
(實施例2)參照圖4，在成膜工序(D工序)中，根據CVD法，在成膜溫度為350℃、成膜壓力為50Pa(這里，TiCl4分壓為5Pa、NH3分壓為45Pa)、TiCl4流量為50sccm、NH3流量為500sccm的條件下形成了厚度為5nm的TiN膜。在接著的退火工序(A工序)中，在退火溫度為400℃、退火壓力為400Pa(這里，NH3壓力為400Pa)、NH3流量為500sccm的條件下進行了30秒退火。作為接著的NH3氣體提純工序的最初工序(AP1工序)，使用N2氣體在壓力為400Pa下進行30秒NH3氣體的提純，然后作為NH3氣體提純工序的接續工序(AP2工序)，使用減壓泵進行30秒減壓，直至減壓到50Pa。將上述成膜工序、退火工序、NH3氣體提純工序(基于N2氣體的提純工序和基于減壓的提純工序)再重復進行四次，形成厚度25nm的TiN膜。用SEM觀察該TiN膜的表面，如圖15所示，異常生長的發生被抑制。
此外，以圖12的實線表示了包含將該TiN膜作為上部電極的電容器的半導體器件的漏電流特性。再有，圖12的虛線表示除了成膜溫度為600℃以外、包含將與比較例1同樣形成的TiN膜作為上部電極的電容器的半導體器件的漏電流特性。從圖12可知，以成膜溫度為350℃形成TiN膜的實施例2和比較例1的半導體器件的漏電流，小于以成膜溫度為600℃形成TiN膜的半導體器件的漏電流，顯示出良好的漏電流特性。
(實施例3)參照圖5，在成膜工序(D工序)中，根據CVD法，在成膜溫度為350℃、成膜壓力為50Pa(這里，TiCl4分壓為5Pa、NH3分壓為45Pa)、TiCl4流量為50sccm、NH3流量為500sccm的條件下形成了厚度為5nm的TiN膜。在接著的原料氣體的提純工序(DP工序)中，使用N2氣體在壓力為50Pa下進行30秒NH3氣體的提純。在接著的退火工序(A工序)中，在退火溫度為400℃、退火壓力為400Pa(這里，NH3壓力為400Pa)、NH3流量為500sccm的條件下進行了30秒退火。作為接著的NH3氣體提純工序的最初工序(AP1工序)，使用N2氣體在壓力為400Pa下進行30秒NH3氣體的提純，然后作為NH3氣體提純工序的接續工序(AP2工序)，使用減壓泵進行30秒減壓，直至減壓到50Pa。將上述成膜工序、退火工序、NH3氣體提純工序(基于N2氣體的提純工序和基于減壓的提純工序)再重復進行四次，形成厚度25nm的TiN膜。用SEM觀察該TiN膜的表面，與實施例2的情況同樣，異常生長的發生被抑制。
如上述那樣，本發明在包含TiN膜的半導體器件及其制造方法中，可廣泛用于TiN膜的異常生長物的發生被抑制的半導體器件及其制造方法。
盡管詳細地說明了本發明，但它們僅用于例示，而不作為限定，應該指出的是，發明的精神和范圍僅由權利要求來限定。
權利要求
1.一種包含氮化鈦膜的半導體器件的制造方法，包括通過化學汽相生長法形成氮化鈦膜的成膜工序；將形成的氮化鈦膜在氨氣的氣氛下進行熱處理的退火工序；將所述氨氣進行提純的氨氣提純工序；以及將所述成膜工序、所述退火工序和所述氨氣提純工序重復進行至少一次的工序；所述成膜工序采用鹵化鈦氣體和氨氣作為原料氣體，在成膜溫度為300℃～450℃、成膜壓力為10Pa～100Pa、鹵化鈦氣體的分壓為1Pa～10Pa、氨氣的分壓為9Pa～99Pa的條件下進行，在每次所述成膜工序中形成厚度為1nm～5nm的所述氮化鈦膜，將所述退火工序進行2秒～60秒。
2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述退火工序的退火壓力和退火溫度中的至少一個分別大于所述成膜工序的所述成膜壓力和所述成膜溫度。
3.如權利要求1所述的半導體器件的制造方法，其特征在于，所述氨氣提純工序是借助于不活潑氣體的提純工序或借助于減壓的提純工序。
4.如權利要求1所述的半導體器件的制造方法，其特征在于，所述氨氣提純工序包括借助于不活潑氣體的提純工序和借助于減壓的提純工序。
5.一種包含氮化鈦膜的半導體器件的制造方法，包括通過化學汽相生長法形成氮化鈦膜的成膜工序；將原料氣體進行提純的原料氣體提純工序；將形成的氮化鈦膜在氨氣的氣氛下進行熱處理的退火工序；將所述氨氣進行提純的氨氣提純工序；以及將所述成膜工序、所述原料氣體提純工序、所述退火工序和所述氨氣提純工序重復進行至少一次的工序；所述成膜工序采用鹵化鈦氣體和氨氣作為原料氣體，在成膜溫度為300℃～450℃、成膜壓力為10Pa～100Pa、鹵化鈦氣體的分壓為1Pa～10Pa、氨氣的分壓為9Pa～99Pa的條件下進行，在每次所述成膜工序中形成厚度為1nm～5nm的所述氮化鈦膜，將所述退火工序進行2秒～60秒。
6.如權利要求5所述的半導體器件的制造方法，其特征在于，所述退火工序的退火壓力和退火溫度中的至少一個分別大于所述成膜工序的所述成膜壓力和所述成膜溫度。
7.如權利要求5所述的半導體器件的制造方法，其特征在于，所述原料氣體提純工序和所述氨氣提純工序分別是借助于不活潑氣體的提純工序或借助于減壓的提純工序。
8.如權利要求5所述的半導體器件的制造方法，其特征在于，所述原料氣體提純工序和所述氨氣提純工序的至少一個工序包括借助于不活潑氣體的提純工序和借助于減壓的提純工序。
9.一種包含氮化鈦膜的半導體器件的制造方法，包括通過化學汽相生長法形成氮化鈦膜的成膜工序；將形成的氮化鈦膜在氨氣的氣氛下進行熱處理的退火工序；以及將所述成膜工序和所述退火工序重復進行至少一次的工序；所述成膜工序采用鹵化鈦氣體和氨氣作為原料氣體，在成膜溫度為300℃～450℃、成膜壓力為10Pa～100Pa、鹵化鈦氣體的分壓為1Pa～10Pa、氨氣的分壓為9Pa～99Pa的條件下進行，在每次所述成膜工序中形成厚度為1nm～5nm的所述氮化鈦膜，將所述退火工序進行2秒～60秒。
10.如權利要求9所述的半導體器件的制造方法，其特征在于，所述退火工序的退火壓力和退火溫度中的至少一個分別大于所述成膜工序的所述成膜壓力和所述成膜溫度。
11.一種半導體器件，至少包含具有下部電極和電介質層及上部電極的電容器，其特征在于，所述電介質層上形成的所述上部電極是通過權利要求1中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
12.一種半導體器件，至少包含具有下部電極和電介質層及上部電極的電容器，其特征在于，所述電介質層上形成的所述上部電極是通過權利要求5中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
13.一種半導體器件，至少包含具有下部電極和電介質層及上部電極的電容器，其特征在于，所述電介質層上形成的所述上部電極是通過權利要求9中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
14.一種半導體器件，至少包含具有下部電極和電介質層及上部電極的電容器，其特征在于，所述電介質層上形成的所述上部電極至少由兩層電極導電層構成，所述電極導電層的至少一層是通過權利要求1中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
15.一種半導體器件，至少包含具有下部電極和電介質層及上部電極的電容器，其特征在于，所述電介質層上形成的所述上部電極至少由兩層電極導電層構成，所述電極導電層的至少一層是通過權利要求5中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
16.一種半導體器件，至少包含具有下部電極和電介質層及上部電極的電容器，其特征在于，所述電介質層上形成的所述上部電極至少由兩層電極導電層構成，所述電極導電層的至少一層是通過權利要求9中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
17.一種半導體器件，至少包含具有下部電極和電介質層及上部電極的電容器，其特征在于，所述電介質層上形成的所述上部電極至少由兩層電極導電層構成，所述電極導電層中與所述電介質層相鄰的相鄰電極導電層是通過權利要求1中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
18.一種半導體器件，至少包含具有下部電極和電介質層及上部電極的電容器，其特征在于，所述電介質層上形成的所述上部電極至少由兩層電極導電層構成，所述電極導電層中與所述電介質層相鄰的相鄰電極導電層是通過權利要求5中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
19.一種半導體器件，至少包含具有下部電極和電介質層及上部電極的電容器，其特征在于，所述電介質層上形成的所述上部電極至少由兩層電極導電層構成，所述電極導電層中與所述電介質層相鄰的相鄰電極導電層是通過權利要求9中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
20.一種半導體器件，至少包含具有柵極絕緣層和柵電極的晶體管，其特征在于，所述柵極絕緣層上形成的所述柵電極是通過權利要求1中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
21.一種半導體器件，至少包含具有柵極絕緣層和柵電極的晶體管，其特征在于，所述柵極絕緣層上形成的所述柵電極是通過權利要求5中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
22.一種半導體器件，至少包含具有柵極絕緣層和柵電極的晶體管，其特征在于，所述柵極絕緣層上形成的所述柵電極是通過權利要求9中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
23.一種半導體器件，至少包含具有柵極絕緣層和柵電極的晶體管，其特征在于，所述柵極絕緣層上形成的所述柵電極至少由兩層柵極導電層構成，所述柵極導電層的至少一層是通過權利要求1中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
24.一種半導體器件，至少包含具有柵極絕緣層和柵電極的晶體管，其特征在于，所述柵極絕緣層上形成的所述柵電極至少由兩層柵極導電層構成，所述柵極導電層的至少一層是通過權利要求5中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
25.一種半導體器件，至少包含具有柵極絕緣層和柵電極的晶體管，其特征在于，所述柵極絕緣層上形成的所述柵電極至少由兩層柵極導電層構成，所述柵極導電層的至少一層是通過權利要求9中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
26.一種半導體器件，至少包含具有柵極絕緣層和柵電極的晶體管，其特征在于，所述柵極絕緣層上形成的所述柵電極至少由兩層柵極導電層構成，所述柵極導電層中與所述柵極絕緣層相鄰的相鄰柵極導電層是通過權利要求1中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
27.一種半導體器件，至少包含具有柵極絕緣層和柵電極的晶體管，其特征在于，所述柵極絕緣層上形成的所述柵電極至少由兩層柵極導電層構成，所述柵極導電層中與所述柵極絕緣層相鄰的相鄰柵極導電層是通過權利要求5中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
28.一種半導體器件，至少包含具有柵極絕緣層和柵電極的晶體管，其特征在于，所述柵極絕緣層上形成的所述柵電極至少由兩層柵極導電層構成，所述柵極導電層中與所述柵極絕緣層相鄰的相鄰柵極導電層是通過權利要求9中記載的半導體器件的制造方法中包含的所述工序而形成的所述氮化鈦膜。
全文摘要
一種包含TiN膜的半導體器件的制造方法，包括通過CVD法形成TiN膜的成膜工序；將形成的TiN膜在NH
文檔編號C23C16/44GK1641843SQ20051000409
公開日2005年7月20日 申請日期2005年1月14日 優先權日2004年1月14日
發明者奧平智仁, 林剛司, 藤原浩志, 藤田靖, 小林清輝 申請人:株式會社瑞薩科技, 東京毅力科創株式會社