利用氟化氬曝光光源制造半導體器件的方法

專利名稱：利用氟化氬曝光光源制造半導體器件的方法
技術領域：
本發明涉及一種用于制造半導體器件內圖案的方法；更具體地講，涉及一種利用硬掩模(hard mask)制造導電層圖案的方法，其中通過利用氟化氬(ArF)曝光光源使該硬掩模的上表面變平坦。
背景技術：
由于半導體器件的集成化，各圖案之間的距離會逐漸變小且用以作為蝕刻掩模的光刻膠層(photoresist layer)的高度也會逐漸變低。因為光刻膠層的厚度變薄，故該光刻膠層無法在高縱橫比的接觸孔或是自對準式接觸孔形成過程中完美地發揮作為蝕刻氧化物層或是其它層的蝕刻掩模的作用。因此，需要高質量的硬掩模以保證可在高縱橫比下施行高選擇性的蝕刻程序。
諸如氮化物層及多晶硅層之類的各種層業已被用做硬掩模，且必須在使用硬掩模對光刻膠層進行選擇性蝕刻處理中確保處理余量(processingmargin)。此外，通過將臨界尺寸(以下稱作CD)的耗損減小至最低限度，業已降低了CD偏移(光刻膠圖案及實際形成圖案之間的差異)。
不過，在使用氮化物硬掩模的情況下，由于減小了其設計尺寸(designrule)從而使該氮化物層的厚度減小。為了在氧化物層蝕刻過程中獲得氮化物層的高選擇性蝕刻比，在形成接觸孔時使用大量的產生氣體的聚合物。這種大量的聚合物會造成重復出現問題和減小接觸面積。接觸面積的減小由其中的傾斜蝕刻輪廓造成的，且該傾斜輪廓在接觸孔內導致金屬連接的高電阻。
另一方面，在使用多晶硅層作為硬掩模的情況下，可以克服由產生氣體的聚合物造成的問題，但是，在去除這種多晶硅層時，要獲得包括半導體基板的硅材料的高選擇性蝕刻比是非常困難的。特別是，在使用已被廣泛應用的利用氟化氬(ArF)曝光光源形成微細圖案的光刻膠層的情況下，也會造成黏合問題，且進一步使多晶硅硬掩模構圖本身變得如此之困難。在一位線(bitline)及一字線中，蝕刻目標(etching target)的深度會隨著這些線的垂直厚度的增加而增加。同時為了形成該位線及字線，可使用具有高蝕刻阻擋特征(high etching barrier characteristics)的貴金屬作為硬掩模，同時也可使用由氮化物及貴金屬構成的雙重型硬掩模。
圖1A到1C是用以說明形成半導體器件內導電層的常規的方法的剖面圖。
首先參照圖1A，在其上已形成有各種不同的元件的半導體基板(未標示)上形成一待蝕刻的導電層10，并且依序在導電層10上形成用做第一硬掩模的氮化物層11以及用做第二硬掩模的鎢層12。為了防止在光刻處理程序中出現隨機反射作用并改善對氟化氬(ArF)光刻膠層的下層的黏著強度，在鎢層12上形成一抗反射涂層13并在抗反射涂層13上形成一用以形成圖案(柵極)的光刻膠層14。導電層10是一種由多晶硅層及鎢層構成的疊層，而抗反射涂層13是一有機材料層。
參照圖1B，利用光刻膠層14作為蝕刻掩模依序對抗反射涂層13和用做第二硬掩模的鎢層12進行蝕刻，從而形成一抗反射涂覆圖案13’和第二硬掩模圖案12’，同時形成光刻膠圖案14’。
隨后參照圖1C，利用光刻膠圖案14’、抗反射涂覆圖案13’及第二硬掩模圖案12’作為蝕刻掩模形成第一硬掩模圖案11’，從而形成一種由第一和第二硬掩模圖案構成的疊層硬掩模圖案。
如圖1C所示，當形成第一硬掩模圖案11’時，在第二硬掩模圖案12’上形成一尖頂形(spire-shaped)硬掩模圖案12”，這是因為在第二硬掩模圖案12’上施行錐狀(tapered)蝕刻程序造成的。
圖2是使用掃瞄式電子顯微鏡(SEM)拍攝到的照片，以顯示于第二硬掩模圖案12’上所形成的這類錐形頂部部分，而圖3是使用掃瞄式電子顯微鏡(SEM)拍攝到的照片，以顯示通過蝕刻該導電層所形成的導電層圖案。
圖2中顯示了一種尖頂形硬掩模圖案12”。參照圖3，第一硬掩模圖案11’也具有一錐形頂部部分，以形成一尖頂形硬掩模圖案11”，這是因為第一硬掩模圖案11’是通過使用尖頂形硬掩模圖案12”作為蝕刻掩模蝕刻的。
圖4是使用透射式電子顯微鏡(TEM)拍攝到的照片以顯示具有由鎢層及多晶硅層構成的疊層結構的導電層圖案。導電層圖案10’是通過將一多晶硅層圖案10b和一鎢層圖案10a疊層在一起而形成的，而尖頂形硬掩模圖案11”則是形成于導電層圖案10’上，這是因為尖頂形硬掩模圖案12”凸出至第一硬掩模圖案11’。
如上所述，該尖頂形硬掩模會造成下列問題1)這會使由氮化物層構成的第一硬掩模在單元區域與周緣區域之間出現厚度差異。這意味著該第一硬掩模會根據該導電層的尺寸而出現厚度差異。例如，該導電層的線尺寸(line size)增加得愈多，則該第一硬掩模的厚度會增加得愈多。在100nm的線工藝技術(line technique)中，該第一硬掩模可能在單元區域(cell area)與周緣區域之間出現400到500的厚度差異。
2)當沉積插塞材料(plug material)而在各導電層圖案之間形成插塞部分并進行平面化及隔離工藝時，會因為其在尖頂形部分上拋光速率的顯著增高而很難控制第一硬掩模的厚度。這可能會造成SAC缺陷而使半導體器件發生故障。
3)在不超過70nm的線工藝技術(line techniques)中，該尖頂部分可能進一步造成使裝置發生故障的各種問題。
因此，必需開發一種經過改進的方法以防止硬掩模于蝕刻及構圖程序中產生該尖頂形(spire-shaped)或圓形(round-shaped)部分。

發明內容
本發明的目的在于提供一種用于制造導電層圖案的方法，按照該方法可防止用于導電層構圖的硬掩模出現錐狀蝕刻作用。
本發明的另一目的在于提供一種用于形成在蝕刻掩模圖案的頂部沒有尖頂形(spire-shaped)或圓形(round-shaped)部分的蝕刻掩模的經過改進的方法。
根據本發明的一個方面，提供了一種利用氟化氬(ArF)曝光光源制造半導體器件的方法，該方法包括下列步驟于一半導體基板上形成一導電層；依序于該導電層上形成一第一硬掩模層、一第二硬掩模層及一第三硬掩模層；利用氟化氬(ArF)曝光光源于該第三硬掩模層上形成一光刻膠圖案，以形成一預定圖案；通過使用該光刻膠圖案作為蝕刻掩模對該第三硬掩模層進行蝕刻，形成一第一硬掩模圖案；通過使用該第一硬掩模圖案作為蝕刻掩模對該第二硬掩模層進行蝕刻，形成一第二硬掩模圖案；移除該第一硬掩模圖案；以及使用該第二硬掩模圖案作為蝕刻掩模對該第一硬掩模層和導電層進行蝕刻，并形成一含有該導電層以及該第二和第一硬掩模圖案的疊層硬掩模圖案。
根據本發明的另一方面，提供了一種利用氟化氬(ArF)曝光光源制造半導體器件之方法，該方法包括下列步驟于一半導體基板上形成一導電層；依序于該導電層上形成一第一硬掩模層、一第二硬掩模層及一第三硬掩模層；利用氟化氬(ArF)曝光光源于該第三硬掩模層上形成一光刻膠圖案，以便形成一預定圖案；通過使用該光刻膠圖案作為蝕刻掩模對該第三硬掩模層進行蝕刻形成一第一硬掩模圖案；至少使用該第一硬掩模圖案對該第二硬掩模層和第一硬掩模層進行蝕刻并形成一含有該第一硬掩模圖案、第二硬掩模圖案及第三硬掩模圖案的三重疊層硬掩模圖案；以及使用該三重疊層硬掩模圖案作為蝕刻掩模對該導電層進行蝕刻且同時移除該第一硬掩模圖案，從而形成一含有該導電層以及該第二硬掩模圖案和第三硬掩模圖案的疊層結構。
根據本發明的又一方面，提供了一種利用氟化氬(ArF)曝光光源制造半導體器件之方法，該方法包括下列步驟于一半導體基板上形成一導電層；依序于該導電層上形成一第一硬掩模層及一第二硬掩模層；利用氟化氬(ArF)曝光光源于該第二硬掩模層上形成一光刻膠圖案以便形成一預定圖案；通過使用該光刻膠圖案作為蝕刻掩模對該第二硬掩模層進行蝕刻形成一第一硬掩模圖案；至少使用該第一硬掩模圖案對該第一硬掩模層進行蝕刻并形成一第二硬掩模圖案，從而形成了第一最終結構；于該第一最終結構上沉積一絕緣層；以及使用該第二硬掩模圖案作為蝕刻掩模對該導電層進行構圖。
本發明中，通過使用一三重疊層硬掩模圖案為該導電層進行構圖以防止出現尖頂形掩模圖案。由于在為該導電層進行蝕刻之前將尖頂形圖案自該三重疊層硬掩模圖案上移除掉，故不致使該導電層的圖案輪廓出現任何失真現象。
此外，還可通過一雙重疊層硬掩模為該導電層進行構圖以防出現尖頂形掩模圖案。該雙重疊層硬掩模通過施行三個濕蝕刻程序以移除其尖頂形圖案而形成的。


本發明的上述及其它目的、特性、及優點通過以下參照附圖對優選實施例的說明將變得更加清楚。
圖1A到1C是顯示一種用以形成半導體器件內導電層的常規方法的剖面圖。
圖2是使用掃瞄式電子顯微鏡(SEM)拍攝到的照片，用以顯示于一硬掩模圖案上所形成的這類尖頂形頂部。
圖3是使用掃瞄式電子顯微鏡拍攝到的照片，用以顯示通過蝕刻該導電層所形成的導電層圖案。
圖4是使用透射式電子顯微鏡(TEM)拍攝到的照片，用以顯示具有由鎢層及多晶硅層構成的疊層結構的導電層圖案。
圖5A到5D是用以顯示一種根據本發明第一實施例用以形成半導體器件內導電層圖案的方法的剖面圖。
圖6A到6D是用以顯示一種根據本發明第二實施例用以形成半導體器件內導電層圖案的方法的剖面圖。
圖7A到7E是用以顯示一種根據本發明第三實施例用以形成半導體器件內導電層圖案的方法的剖面圖。
圖8是使用掃瞄式電子顯微鏡(SEM)拍攝到的照片，用以顯示一種具有根據本發明的導電層圖案的半導體器件。
附圖標記說明10導電層10’ 導電層圖案11氮化物層11’ 第一硬掩模圖案12鎢層12’ 第二硬掩模圖案13抗反射涂層13’ 抗反射涂層圖案14光刻膠層14’ 光刻膠圖案50半導體基板51導電層51’ 導電圖案52第一層
52’ 硬掩模圖案53第二層53’ 硬掩模圖案54第三層54’ 硬掩模圖案54” 尖頂形掩模圖案55抗反射涂層55’ 抗反射涂層圖案56光刻膠層56’ 光刻膠圖案60半導體基板61導電層61’ 導電圖案62第一層62’ 硬掩模圖案63第二層63’ 硬掩模圖案64第三層64’ 硬掩模圖案64” 圓形掩模圖案65抗反射涂層65’ 抗反射涂層圖案66光刻膠層66’ 光刻膠圖案70導電層71第一層71’ 硬掩模圖案72第二層72’ 硬掩模圖案72” 尖頂形掩模圖案73抗反射涂層
73’ 抗反射涂層圖案74光刻膠層74’ 光刻膠圖案75流動性絕緣層77尖頂形硬掩模圖案具體實施方式
以下將詳細說明一種用于制造根據本發明的導電層圖案的方法。
圖5A到5D是顯示一種根據本發明第一實施例用以形成半導體器件內導電層圖案的方法的剖面圖。
首先參照圖5A，為了完成一半導體器件的制作，于其上已形成有各種不同的組件的半導體基板50上形成一待蝕刻的導電層51，并且依序分別形成用于第一硬掩模的第一層52、用于第二硬掩模的第二層53以及用于第三硬掩模的第三層54。導電層51的材料是選自包括鎢層、鈦層、硅化鎢層及氮化鈦層的一組中的一種。第一硬掩模的第一層52是一種摻雜的多晶硅層或是未滲雜的多晶硅層，而第二硬掩模的第二層53是一種諸如氮氧化物層或氮硅化物層之類的氮化物層。由于以第三硬掩模的第三層54作為犧牲層，故這可選自與導電層51相同的材料。第一硬掩模的第一層52的厚度落在50到100的范圍內，而第三硬掩模的第三層54的厚度落在500到1000的范圍內。第一層52相對地比第三層54薄得多。
接下來，于第三層54上沉積一抗反射涂層55以防止在光刻法工藝中出現隨機反射作用并提高對用于ArF光刻膠層的下層的黏著強度。于抗反射涂層55上形成一光刻膠層56以形成諸如柵極圖案之類的預定圖案。可使用有機材料作為抗反射涂層55，而光刻膠層56則可為ArF光刻膠層或是COMA(環烯烴-順丁烯二酸酐共聚物)、丙烯酸酯系列及其混合物當中的任意聚合物。
參照圖5B，使用光刻膠層56作為蝕刻掩模對第三硬掩模的抗反射涂層55和第三層54進行蝕刻。通過蝕刻抗反射涂層55和第三層54而形成抗反射涂層圖案55’和硬掩模圖案54’并定義出圖案區域。此時，對光刻膠層56進行局部蝕刻以形成一光刻膠圖案56’。
參照圖5C，施行光刻膠剝除程序以移除光刻膠圖案56’及抗反射涂層圖案55’，并利用硬掩模圖案54’對第二層53進行蝕刻以形成一由硬掩模圖案54’和硬掩模圖案53’構成的疊層結構。此時，會在形成該硬掩模圖案53’時失去硬掩模圖案54’的頂部部分以致形成一尖頂形掩模圖案54”。
另一方面，可以在不進行光刻膠剝除程序條件下于形成硬掩模圖案53’時自然地移除光刻膠圖案56’及抗反射涂覆圖案55’。
在本發明的第一實施例中，由于尖頂形掩模圖案54”可以向下層凸出，所以可通過使用SC-1(NH4OH∶H2O2∶H2O＝1∶4∶20)溶液的濕蝕刻程序去掉尖頂形掩模圖案54”(以虛線表示)。此外，由于可將尖頂形掩模圖案54”用做犧牲層且可使用和導電層51相同的材料，所以通過濕蝕刻程序也可能失去導電層51。從而，用于第一硬掩模的第一層52被定位在導電層51上。
參照圖5D，使用硬掩模圖案53’作為蝕刻掩模對第一層52和導電層51進行蝕刻，因此于導電圖案51’上形成一由硬掩模圖案53’和硬掩模圖案52’構成的疊層結構。
在本實施例中，由于使用一三重型硬掩模且以硬掩模圖案53’上的平面化作業移除尖頂形掩模圖案54”，故并未破壞硬掩模圖案52’和導電層51的蝕刻輪廓。
圖6A到6D是用以顯示一種根據本發明第二實施例用以形成半導體器件內導電層圖案的方法的剖面圖。
首先參照圖6A，于其上已形成有各種不同的組件以制備一種半導體器件的半導體基板60上形成一待蝕刻的導電層61，且分別依序于其上形成有第一硬掩模的第一層62、第二硬掩模的第二層63以及第三硬掩模的第三層64。導電層61的材料是選自包括鎢層、鈦層、硅化鎢層及氮化鈦層的一組中的一種。
第一硬掩模的第一層62是一LPCVD(低壓化學氣相沉積法)(LowPressure Chemical Vapor Deposition)氮氧化物層，而第二硬掩模的第二層63是一PECVD(等離子體強化式化學氣相沉積法)(Plasma EnhancementChemical Vapor Deposition)氮氧化物層。PECVD法以極高的沉積速率產生該氮氧化物層。由于以LPCVD法形成的氮氧化物的密度高于以PECVD法形成的氮氧化物的密度，故該LPCVD氮氧化物層的厚度比該PECVD氮氧化物層的厚度薄。為了使本實施例的這一特征達到最大程度，故令由PECVD氮氧化物層構成的第二層63的厚度為由LPCVD氮氧化物層構成的第一層62厚度的兩倍或更多。
由于以第三硬掩模的第三層64作為犧牲層(sacrificial layer)，故這可選自與導電層61相同的材料。
在第三層64和導電層61兩者都是相同的鎢層的情況下，由于使用SF6/N2等離子體對各鎢層進行蝕刻，所以在對氮化物層進行蝕刻時通過利用CF4/CHF3/Ar等離子體將ArF光刻膠圖案的變化降低到最低限度。因此，在ArF光刻法工藝中最好將第三層64選為鎢層而不是氮化物層。
在第三層64上沉積一抗反射涂層65以防止在光刻法工藝中出現隨機反射作用并提高對ArF光刻膠層的下層的黏著強度。
在抗反射涂層65上形成一光刻膠層66以形成諸如柵極圖案之類的預定圖案。可使用有機材料作為抗反射涂層65，而光刻膠層66則可為一ArF光刻膠層或是任何由COMA(環烯烴-順丁烯二酸酐共聚物)、丙烯酸酯系列及其混合物中的任意聚合物。
參照圖6B，使用光刻膠層66作為蝕刻掩模對抗反射涂層65和第三硬掩模的第三層64進行蝕刻。通過蝕刻抗反射涂層65和第三層64形成抗反射涂層圖案65’和硬掩模圖案64’并定義出圖案區域。此時，對光刻膠層66進行局部蝕刻以形成一光刻膠圖案66’。
參照圖6C，施行光刻膠剝除程序以移除光刻膠圖案66’及抗反射涂層圖案65’，并利用硬掩模圖案64’對第二層63和第三層64進行蝕刻以形成一由硬掩模圖案64’、硬掩模圖案63’和硬掩模圖案62’構成的三重疊層結構。此時，會在形成硬掩模圖案63’時失去硬掩模圖案64’的頂部部分以致在其頂部形成一圓形掩模圖案64”。
另一方面，可以在不進行光刻膠剝除程序條件下，于形成硬掩模圖案63’和硬掩模圖案62’時，自然地移除光刻膠圖案66’及抗反射涂層圖案65’。
參照圖6D，使用圓形掩模圖案64”、硬掩模圖案63’和硬掩模圖案62’作為蝕刻掩模對導電層61進行蝕刻，從而于導電圖案61’上形成一由硬掩模圖案63’和硬掩模圖案62’構成的疊層硬掩模圖案。本實施例可施行額外的圓形掩模圖案64”清除步驟，不過也可以在不施行此額外步驟下于蝕刻導電層61時將圓形掩模圖案64”移除掉。
在本發明的第二實施例中，由于圓形掩模圖案64”及導電圖案61’可由相同的材料構成的，故可在導電層61進行構圖時將圓形掩模圖案64”(以虛線顯示)移除掉。
如第一和第二實施例中所述，由于利用該三重疊層結構制作出導電圖案并將尖頂形或圓形掩模圖案移除掉，故防止了由尖頂形或圓形掩模圖案構成的凸出現象，并且不破壞該下邊掩模圖案的蝕刻輪廓。
圖7A到7E是用以顯示一種根據本發明第三實施例用以形成半導體器件內導電層圖案之方法的剖面圖。
首先參照圖7A，于其上已形成有各種不同的組件以半導體器件的半導體基板(未標示)上形成一待蝕刻的導電層70，且依序分別于其上形成第一硬掩模的第一層71以及第二硬掩模的第二層72。
第一硬掩模的第一層71是一種諸如氮氧化物層或是氮化硅層之類的氮化物層，而第二硬掩模的第二層72則是選自包括鎢層及氮化鎢層的一組中一種。
其次，在第二層72上沉積一抗反射涂層73以防止在光刻法工藝中出現隨機反射作用并提高對ArF光刻膠層的下層的黏著強度。在抗反射涂層73上形成一光刻膠層74以形成諸如柵極圖案之類的預定圖案。導電層70的材料是選自包括鎢層、鈦層、硅化鎢層及氮化鎢層的一組中的一種。
可使用有機材料作為抗反射涂層73而光刻膠層74則可以是一種ArF光刻膠層或是任何由COMA(環烯烴一順丁烯二酸酐共聚物)系列其混合物中的任意聚合物。
參照圖7B，使用光刻膠層74作為蝕刻掩模對第二硬掩模的抗反射涂層73和第二層72進行蝕刻。通過蝕刻抗反射涂層73和第二層72而形成抗反射涂層圖案73’和硬掩模圖案72’并定義出圖案區域。此時，對光刻膠層74進行局部蝕刻以形成一光刻膠圖案74’。
參照圖7C，使用光刻膠圖案74’、抗反射涂覆圖案73’及第二硬掩模圖案72’作為蝕刻掩模對第一硬掩模的第一層71進行蝕刻，從而，形成一由硬掩模圖案71’及尖頂形掩模圖案72”構成的堆疊型結構。在形成硬掩模圖案71’時失去硬掩模圖案72’的頂部部分，結果形成一尖頂形掩模圖案72”。此時，光刻膠圖案74’及抗反射涂覆圖案73’自然被除去。
在本發明的第三實施例中，由于在尖頂形硬掩模圖案72”向下層凸出時硬掩模圖案71’也可以具有這樣一種尖頂形圖案，所以尖頂形硬掩模圖案72”被除去。
圖7D到7E是用以顯示一種用以移除尖頂形硬掩模圖案72”的方法的剖圖。
首先如圖7D所示，在具有硬掩模圖案71’及尖頂形硬掩模圖案72”的最終結構上沉積一流動性絕緣層或是有機聚合物層75。該流動性絕緣層或是有機聚合物層75包括一SOG或APL層且具有具備流動及平面化能力的間隙填充(gap-fill)特征。
如圖7E所示，通過濕蝕刻程序的三個步驟除去聚合物75及尖頂形硬掩模圖案72”。假如使用的該流動性絕緣層是一氧化物層，則使用氟化物溶液作為蝕刻劑。假如使用有機聚合物，則使用O2等離子體作為蝕刻劑。由于尖頂形硬掩模圖案72”由鎢材料構成的，故使用SC-1(NH4OH∶H2O2∶H2O＝1∶4∶20)溶液作為蝕刻劑。
通過使用氟化物溶液的濕蝕刻程序去除一部分流動性絕緣層75，并使其移除部分的高度等于第一硬掩模圖案71’高度(參見附圖標記“76””)的一半。尖頂形硬掩模圖案72”(參見附圖標記“77””)通過使用SC-1(NH4OH∶H2O2∶H2O＝1∶4∶20)溶液的濕蝕刻程序移除的。通過使用氟化物溶液的濕蝕刻程序移除流動式絕緣層75的剩余絕緣層(參見附圖標記“78””)。此外，利用第一硬掩模圖案71’作為蝕刻掩模(未標示)將導電層70制作成圖案。
圖8是使用掃瞄式電子顯微鏡(SEM)拍攝到的照片，用以顯示一種具有根據本發明的導電層圖案的半導體器件。
參照圖8，通過沉積流動性絕緣層75和經由三步驟濕蝕刻程序去除尖頂形硬掩模圖案72”，使第一硬掩模圖案71’受到平面化處理，幾乎沒有在導電層70上造成侵蝕。在圖8中，附圖標記SUS表示一個基板，而70’表示一個導電層圖案。
在本發明的第三實施例中，在對導電層70進行構圖時使用一雙重型硬掩模，故可通過沉積該流動性絕緣層及三步驟式濕蝕刻程序移除該第二硬掩模圖案頂部上的尖頂形結構。結果，該尖頂形硬掩模圖案不向下層凸出，使得可以防止持續產生尖頂形。
從本發明可以清楚地看出，可以防止硬掩模出現尖頂形輪廓并增加半導體器件的產率。
盡管已針對各特定實施例對本發明作了說明，然而本領域中的普通技術人員應該能在不偏離所附權利要求書所限定的范圍和精神的前提下作各種變化和改進。例如，雖然本發明中給出的是導電層，然而該導電層也適用于位線(bit line)或是其它金屬導線。
權利要求
1.一種利用氟化氬曝光光源制造半導體器件的方法，該方法包括下列步驟于一半導體基板上形成一導電層；依序于該導電層上形成一第一硬掩模層、一第二硬掩模層及一第三硬掩模層；利用氟化氬曝光光源于該第三硬掩模層上形成一光刻膠圖案，以便形成一預定圖案；通過使用該光刻膠圖案作為蝕刻掩模對該第三硬掩模層進行蝕刻，形成一第一硬掩模圖案；通過使用該第一硬掩模圖案作為蝕刻掩模對該第二硬掩模層進行蝕刻，形成一第二硬掩模圖案；移除該第一硬掩模圖案；以及使用該第二硬掩模圖案作為蝕刻掩模對該第一硬掩模層和導電層進行蝕刻，并形成一含有該導電層以及該第二和第一硬掩模圖案的疊層硬掩模圖案。
2.如權利要求1所述的方法，其中該第一硬掩模層是一摻雜多晶硅層或未摻雜多晶硅層。
3.如權利要求1所述的方法，其中該第二硬掩模層是氮氧化物層或氮化硅層。
4.如權利要求1所述的方法，其中該第三硬掩模層是一種和該導電層相同的材料。
5.如權利要求1所述的方法，其中使用組成為NH4OH∶H2O2∶H2O＝1∶4∶20的溶液對該第三硬掩模層進行蝕刻。
6.如權利要求1所述的方法，其中該第一硬掩模層的厚度落在50到100的范圍內。
7.如權利要求1所述的方法，其中該預定圖案是一種柵極圖案、位線或其它金屬導線圖案。
8.一種利用氟化氬曝光光源制造半導體器件方法，該方法包括下列步驟于一半導體基板上形成一導電層；依序于該導電層上形成一第一硬掩模層、一第二硬掩模層及一第三硬掩模層；利用氟化氬曝光光源于該第三硬掩模層上形成一光刻膠圖案，以便形成一預定圖案；通過使用該光刻膠圖案作為蝕刻掩模對該第三硬掩模層進行蝕刻，形成一第一硬掩模圖案；至少使用該第一硬掩模圖案對該第二硬掩模層和第一硬掩模層進行蝕刻，并形成一含有該第一硬掩模圖案、第二硬掩模圖案及第三硬掩模圖案的三重疊層硬掩模圖案；以及使用該三重疊層硬掩模圖案作為蝕刻掩模對該導電層進行蝕刻，且同時移除該第一硬掩模圖案，因此形成一含有該導電層以及該第二硬掩模圖案和第三硬掩模圖案的疊層結構。
9.如權利要求8所述的方法，其中該第一硬掩模層是一種低壓化學氣相沉積法氮氧化物層，而該第二硬掩模層是一種等離子體強化式化學氣相沉積法氮氧化物層。
10.如權利要求8所述的方法，其中該第二硬掩模層的厚度等于該第一硬掩模層厚度的兩倍或更多倍。
11.如權利要求8所述的方法，其中該第三硬掩模層是一種和該導電層相同的材料。
12.如權利要求8所述的方法，進一步包括于該第三硬掩模層上形成一抗反射涂層的步驟。
13.一種利用氟化氬曝光光源制造半導體器件方法，該方法包括下列步驟于一半導體基板上形成一導電層；依序于該導電層上形成一第一硬掩模層及一第二硬掩模層；利用氟化氬曝光光源于該第二硬掩模層上形成一光刻膠圖案，以便形成一預定圖案；通過使用該光刻膠圖案作為蝕刻掩模對該第二硬掩模層進行蝕刻，形成一第一硬掩模圖案；至少使用該第一硬掩模圖案對該第一硬掩模層進行蝕刻，并形成一第二硬掩模圖案，因此形成了第一最終結構；于該第一最終結構上沉積一絕緣層；以及使用該第二硬掩模圖案作為蝕刻掩模對該導電層進行構圖。
14.如權利要求13所述的方法，其中該絕緣層是一流動性絕緣層或有機聚合物層。
15.如權利要求13所述的方法，其中該第一硬掩模層是一氮化物層，而該第二硬掩模層是鎢層或氮化鎢層的導電層。
16.如權利要求15所述的方法，其中該流動性絕緣層是一SOG層或ALP層。
17.如權利要求16所述的方法，其中移除該絕緣層及第一硬掩模圖案的步驟進一步包含下列步驟利用氟化物溶液施行第一濕蝕刻程序以移除部分絕緣層；利用組成為NH4OH∶H2O2∶H2O＝1∶4∶20的溶液實施第二濕蝕刻程序以移除該第一硬掩模圖案；以及利用氟化物溶液實施第三濕蝕刻程序以移除剩余的絕緣層。
18.如權利要求14所述的方法，該方法進一步包括于該第三硬掩模層上形成一抗反射涂層的步驟。
19.如權利要求13所述的方法，其中該預定圖案是一柵極圖案、位線或是其它金屬導線圖案。
全文摘要
一種制造半導體器件的方法，包括下列步驟于一半導體基板上形成一導電層；依序在該導電層上形成一第一硬掩模層、一第二硬掩模層及一第三硬掩模層；利用氟化氬曝光光源于該第三硬掩模層上形成一光刻膠圖案，以便形成一預定的圖案；使用該光刻膠圖案作為蝕刻掩模對該第三硬掩模層進行蝕刻，形成一第一硬掩模圖案；使用該第一硬掩模圖案作為蝕刻掩模對該第二硬掩模層進行蝕刻，形成一第二硬掩模圖案；移除該第一硬掩模圖案；以及使用該第二硬掩模圖案作為蝕刻掩模對該第一硬掩模層和導電層進行蝕刻，并形成一具有該導電層以及該第二和第一硬掩模圖案的疊層硬掩模圖案，借此從該疊層硬掩模圖案上移除尖頂形圖案。
文檔編號C23F1/02GK1512272SQ20031012352
公開日2004年7月14日 申請日期2003年12月24日 優先權日2002年12月27日
發明者李圣權 申請人:海力士半導體有限公司