基于fpga的納秒級微能脈沖電源的制作方法

專利名稱：基于fpga的納秒級微能脈沖電源的制作方法
技術領域：
本發明涉及一種特種加工技術領域的脈沖電源，具體地說，涉及的是一種基 于FPGA (現場可編程門陣列)的納秒級微能脈沖電源。
背景技術：
微細電火花加工沿襲了普通電火花加工宏觀作用力小，非接觸加工等特點， 成為了微制造領域里一種重要的精密加工方法，在航空航天，汽車，生物制藥等 行業發揮著重要作用。微細電火花加工技術的不斷發展，對微細電火花加工使用 的脈沖電源提出了更高的要求。由于電火花加工利用電極間周期發生的火花放電 所產生的能量來蝕除金屬，因此，微觀意義上的單次放電對宏觀意義上的加工結 果的影響就很巨大。對微細電火花加工來講，采用小而可控的單個脈沖放電能量， 更容易獲得好的加工效果。目前，普遍認為微細電火花加工適合的單個脈沖放電 能量應不超過10—6J，這就要求微細電火花加工用脈沖電源具備不同于普通電火 花加工電源的特殊能力。
微細電火花加工電源呈現出短脈寬和低電壓的兩大發展趨勢。電火花加工的
單個脈沖放電能量可表示為『=^(0"0^，式中，U為極間電壓，i為放電
0
電流，t為單個脈沖的放電時間。對于獨立式脈沖電源，可以通過降低脈寬來縮
短單個脈沖的放電時間，在20 30V的火花放電維持電壓下降低單個脈沖的放電 能量，從而提高微細加工的精度。對于RC電源，則可通過降低放電電壓來減小 單個脈沖放電能量，減小極間距離，增加放電頻率，獲得好的加工效果。
微細電火花加工電源主要有非獨立式的RC電源和獨立式電源兩種形式。獨 立式電源具有脈沖易于控制，放電能量可控的特點，但受到開關元件的結構限制， 較難做到很窄的脈寬，使它的應用受到了制約。RC電源容易獲得較窄的脈寬和 較小的單個脈沖放電能量，但存在單脈沖能量難以控制，脈沖能量不均勻，工藝
參數不穩定的缺點。
4經對現有技術的文獻檢索發現，中國專利號98243556.，名稱為新型電火 花加工脈沖電源，該專利提出了可控RC電源的概念，既保持了普通RC電源單個 脈沖放電能量小的特點，又能較精確的對他的放電電壓，能量，和脈沖寬度進行 控制。但是，現有的微細電火花加工用脈沖電源受元器件性能的限制，很難達到 很小的脈寬，在對微細電火花加工放電狀態的檢測方面存在單一化的問題，沒有 針對不同的脈寬和脈間范圍采取不同的檢測手段。

發明內容
本發明的目的在于針對現有技術的不足，提供一種基于FPGA的納秒級微能 脈沖電源，整合現有不同微細電火花用脈沖電源的優勢，具有高頻、微能、脈沖 寬度和放電能量可調的特點。
本發明是通過如下技術方案實現的，包括脈寬調制與檢測部分，以及主放電 回路部分。其中，脈寬調制與檢測部分包括FPGA (現場可編程門陣列)、光耦、 比較器、A/D轉換模塊、顯示與報警模塊、脈沖寬度輸入模塊；主放電回路部分 包括功率管驅動模塊、充放電回路模塊、放電能量調節模塊。它們之間的連接方 式為FPGA產生的脈沖信號通過光耦隔離后，輸出到功率管驅動模塊的輸入端， 功率管驅動模塊將輸入的脈沖信號放大，產生供驅動充放電回路模塊用的驅動信
號。充放電回路模塊的輸出電壓加載到電火花加工機床的電極與工件，并且，充 放電回路模塊的輸出經衰減后連接到比較器和A/D轉換模塊，比較器和A/D轉換 模塊的輸出端連接到FPGA，由FPGA處理得出放電狀態信息。FPGA通過串行電纜 將這些放電狀態信息輸出到上位機。FPGA的輸出端連接到顯示與報警模塊，顯 示當前的脈沖寬度和脈沖間隔，脈沖寬度輸入模塊連接到FPGA供脈寬調制時作 輸入。放電能量調節模塊連接到主放電回路部分中的充放電回路模塊，調節加工 脈沖的開路電壓和儲能電容的容值。
所述充放電回路模塊的構成為電阻R2的一端與肖特基二極管D的負端連 接，另一端與第一場效應管M2的漏極連接；儲能電容C的一端與肖特基二極管 D的負端連接；第二場效應管Ml的柵極連接到功率管驅動模塊的正相脈沖輸出 端，第一場效應管M2的柵極連接到功率管驅動模塊的負相脈沖輸出端；肖特基 二極管D的正端與場效應管的第二場效應管Ml的漏極連接。
所述放電能量調節模塊的構成為電阻R1的一端與直流電源V的正極連接，儲能電容C的另一端與直流電源V的負極連接。充放電回路模塊的兩個場效應管 Ml和M2的源極均與直流電源V的負極連接，第二場效應管Ml的漏極與電阻Rl 的另一端連接。放電能量調節模塊具有電壓調節和電容調節兩種功能，電壓調節 用于調節直流電源電壓，電容調節用于調節充放電回路模塊中參與充放電過程的 儲能電容的容值和個數。
所述FPGA (現場可編程門陣列)為主要控制芯片，進行脈寬調制的工作。 FPGA接入頻率50MHz以上的晶振，在50MHz的時鐘頻率下，通過編程實現的兩 個參數化計數器，保證其能產生最高頻率25MHz，脈沖寬度和脈沖間隔最小達到 20ns。
所述脈沖寬度輸入模塊能夠任意調節占空比的大小，脈沖寬度和脈沖間隔從 20ns 60ixs可調，并提供不同的脈沖調節步距以及復位功能。當前的脈沖寬度 和脈沖間隔在顯示與報警模塊進行顯示。
本發明中，FPGA輸出正向和反向的兩路脈沖信號，經光耦隔離后，輸出給 功率管驅動模塊，用于控制充放電回路模塊中場效應管的通斷。在充放電回路模 塊中設置了兩個場效應管，采用低變驅動方式，從漏極輸出電壓，分別控制儲能 電容的充電和放電。通過兩個場效應管的交替開關，使儲能電容的充放電過程分 離，從而實現儲能電容每次放電能量的可控制。通過放電能量調節模塊設置儲能 電容容值的大小，可以容易地將儲能電容中儲存的能量減小到10—8J，從而實現 小而可控的單次脈沖放電能量。在儲能電容的充電過程中，通過設置放電能量調 節模塊中直流電源電壓和充電電阻的大小，可以調節儲能電容的充電速度，且可 以調節儲能電容充電所達到的電壓值，繼而調節極間的工作電壓；也可以通過調 節充電電壓的大小來調節極間的工作電壓。
所述比較器和A/D轉換模塊用于極間放電狀態的檢測，其中
比較器采用跳變邊緣檢測方法，用于脈寬脈間均大于200ns時候的檢測。比 較器檢測的是極間電壓的下降沿，通過在FPGA中下降沿的發生時間判斷該脈沖 是正常放電脈沖還是短路脈沖，或開路脈沖。
A/D轉換模塊采用平均電壓采樣檢測方法，用于脈寬或脈間小于200ns時加 工狀態的檢測。A/D轉換模塊以1Msps以上的采樣速率采集電壓值，并在FPGA 中計算平均電壓值，以判斷放電狀態。所述FPGA接受到比較器和A/D轉換模塊輸入的檢測信號后，由FPGA做簡單 的處理，得出當前放電狀態的反饋信息，由此實現對放電狀態進行檢測的功能， 并通過串行通信的方式輸出給上位機，為伺服機構的控制提供依據。
本發明之所以采用兩種不同的檢測方法進行極間放電狀態檢測，是因為脈寬 和脈間的可調范圍很大(20ns 20iis)，而不同的脈沖周期下，所適合采用的檢 測方法也是不同的。經過脈寬調制輸出的脈沖，在經過功率管驅動模塊和場效應 管形成極間加工脈沖后，產生了一定的延時，這個延時約在50ns左右。如果脈 寬和脈間小于200ns，則脈寬調制產生的脈沖和極間加工脈沖之間的相位差異就 很大，較難用跳變邊緣檢測的方法獲得準確的檢測結果。因此，在小脈寬和小脈 間的情況下，采用平均電壓檢測法更為有效。而在脈寬和脈間較大的情況下，延 時占整個脈沖周期的比例很小，延時對跳變邊緣檢測法的影響也變得很小。此時， 采用跳變邊緣檢測法可以獲得每個脈沖的放電狀態，比平均電壓檢測法更為精確 可靠。因此，在脈寬和脈間較大的情況下，就采取跳變邊緣檢測的方法，來確定 放電狀態。
本發明采用FPGA同時完成脈沖電源的脈寬調制和放電狀態檢測任務，實現 與上位機的通訊，具有集成度高，柔性好，成本低的特點。FPGA正向高密度， 高速度，低功耗方向發展，能夠內嵌DSP， MCU， RAM等模塊。本發明采用兩種不 同的放電狀態檢測方案，適應了不同脈沖寬度和脈沖間隔條件下精確檢測的要 求。在本發明中集成兩種方法，有利于擴大電源的應用范圍，可以更有效地進行 脈寬較大的粗加工和脈寬較小時的精加工，有利于提高加工效率。


圖l是本發明的結構框圖2為本發明實施例中采用的主放電回路部分中的充放電回路模塊和放電 能量調節模塊的示意圖中脈寬調制與檢測部分l，主放電回路部分2， FPGA 3，光耦4，功率 管驅動模塊5，充放電回路模塊6，放電能量調節模塊7，比較器8， A/D轉換模 塊9，顯示與報警模塊IO，脈沖寬度輸入模塊ll，串行電纜12，上位機13，電 火花加工機床14。
具體實施方式
下面結合附圖對本發明的實施例作詳細說明本實施例在以本發明技術方案 為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發明的保護 范圍不限于下述的實施例。
如圖1所示，本實施例包括脈寬調制與檢測部分1和主放電回路部分2。其 中，脈寬調制與檢測部分1包括FPGA 3，光耦4，比較器8， A/D轉換模塊9， 顯示與報警模塊IO，脈沖寬度輸入模塊ll;主放電回路部分2包括功率管驅動 模塊5，充放電回路模塊6，放電能量調節模塊7。
FPGA3產生的高電平3. 3V的輸出脈沖通過光耦4隔離后，輸出到功率管驅 動模塊5的輸入端，功率管驅動模塊5將輸入的脈沖放大到12V，產生供驅動充 放電回路模塊6用的驅動信號。充放電回路模塊6的輸出電壓加載到電火花加工 機床14的電極與工件，并且，充放電回路模塊6的輸出經衰減后連接到比較器 8和A/D轉換模塊9，它們的輸出端連接到FPGA 3，由FPGA 3處理得出放電狀 態信息。FPGA 3通過串行電纜12將這些信息輸出到上位機13。 FPGA 3的輸出 端連接到顯示與報警模塊10，顯示當前的脈沖寬度和脈沖間隔，脈沖寬度輸入 模塊11連接到FPGA 3供脈寬調制時作輸入。放電能量調節模塊7連接到主放電 回路部分2中的充放電回路模塊6，調節加工脈沖的開路電壓和儲能電容的容值。
本實施例中，光耦4為邏輯光耦，其帶寬為DC 25MHz。
本實施例采用FPGA 3作為主要控制芯片，進行脈寬調制的工作。具體的， 本實施例采用Actel公司的ProASIC3A3P250 FPGA，擁有25萬個邏輯門，脈沖 電源所需的各個任務模塊均可以在FPGA中編程調試實現，節約了資源。在50MHz 的時鐘頻率下，通過編程實現的兩個參數化計數器，可以使FPGA 3輸出脈寬和 脈間最小達20ns的脈沖。
本實施例中，所述通過脈沖寬度輸入模塊11能夠任意調節占空比的大小， 脈沖寬度和脈沖間隔從20ns 60u s可調，并提供不同的脈沖調節步距以及復位 功能。當前的脈沖寬度和脈沖間隔在顯示與報警模塊io進行顯示。
如圖2所示，本實施例中，充放電回路模塊6和放電能量調節模塊7包括 電阻Rl和R2，儲能電容C，兩個M0SFET (金屬氧化物半導體場效應管)Ml和 M2，肖特基二極管D，直流電源V。其中儲能電容C為兩個模塊公用的元器件。 連接線路為電阻Rl的一端與直流電源V的正極連接，另一端與場效應管Ml
8的漏極連接；電阻R2的一端與肖特基二極管D的負端連接，另一端與場效應管 M2的漏極連接；儲能電容C的一端與肖特基二極管D的負端連接，另一端與直 流電源V的負極連接；場效應管Ml和M2的源極均與直流電源V的負極連接，場 效應管M1的柵極連接到功率管驅動模塊的正相脈沖輸出端，場效應管M2的柵極 連接到功率管驅動模塊的負相脈沖輸出端；肖特基二極管D的正端與場效應管的 Ml的漏極連接。
上述電路中，直流電源V、電阻Rl和儲能電容C構成了放電能量調節模塊7， 其中，直流電源V、電阻R1屬于電壓調節部分，儲能電容C屬于電容調節部分。 通過調節直流電源V和電阻Rl，可以調節儲能電容C的充電速度和開路電壓， 從而調節放電能量；通過調節儲能電容C的容值和個數，可以調節儲能電容C 在一定電壓下儲存的能量值，起到調節放電能量的作用。
電阻R2，儲能電容C，場效應管M1和M2，肖特基二極管D，構成了充放電 回路模塊6的結構，其中，場效應管Ml和M2是核心部件。場效應管Ml和M2 的開通與關斷，是由主放電回路部分2中功率管驅動模塊5輸出的相位相反的兩 路脈沖信號驅動的。
控制儲能電容C充電和放電的場效應管Ml和M2均采用低邊驅動的方式，即 將場效應管的漏極作為輸出端。場效應管Ml和M2是交替通斷的。當場效應管 Ml關斷時，直流電源對儲能電容C進行充電，而此時，場效應管M2是開通的， 場效應管M2的漏極端電壓為零，電極之間電勢為零，處于脈沖間隔狀態，不發 生放電；當場效應管M1開通時，場效應管M1的漏極電壓為零，直流電源停止向 對儲能電容C的充電，此時，場效應管M2關斷，場效應管M2的漏極端電壓瞬間 上升到儲能電容C充電后所達到的電壓值，在電極之間形成一個脈沖，儲能電容 C儲存的能量釋放在電極之間的火花放電中。儲能電容C的充放電過程是分離的， 實現了單個脈沖放電能量的可控。
在場效應管M1開通，場效應管M2關斷的情況下，場效應管M1漏極端電壓 為零，而此時儲能電容C上卻有充電完成后形成的高電壓。為了阻止儲能電容C 中存儲的電量返經場效應管M1通道流失，在通路上設置一個高性能的肖特基二 極管D，實現對通路的快速關斷，以確保儲能電容C中的能量充分用于極間的放 電。本實施例工作過程中，FPGA3輸出正向和反向的兩路脈沖信號，經光耦4隔 離后，輸出給功率管驅動模塊5，用于控制充放電回路模塊6中場效應管Ml和 M2的通斷，充放電回路模塊6中的兩個場效應管M1和M2，采用低變驅動方式， 從漏極輸出電壓，分別控制儲能電容C的充電和放電，放電能量調節模塊7設置 儲能電容C容值的大小，將儲能電容C中儲存的能量減小到10—8J，實現小而可 控的單次脈沖放電能量；在儲能電容C的充電過程中，通過設置放電能量調節模 塊7中直流電源電壓和充電電阻的大小，調節儲能電容C的充電速度、儲能電容 C充電所達到的電壓值，繼而調節極間的工作電壓，也可以通過調節充電電壓的 大小來調節極間的工作電壓。
本實施例分別采用比較器8和A/D轉換模塊9完成兩種不同的方法用于放電 狀態的檢領!l。其中，比較器8執行跳變邊緣檢測法，用于脈寬和脈間較大(〉200ns) 的情況，A/D轉換模塊9執行平均電壓檢測法，用于脈寬和脈間較小(〈200ns) 的情況。
本實施例中，比較器8使用美信公司的MAX999比較器，檢測每個脈沖的下 降沿。如果在空載情況下的脈沖下降沿來臨前，比較器即已檢測到脈沖下降沿， 則視為在該脈沖時段內已發生火花放電；如果在空載情況下脈沖上升沿來臨后， 比較器仍檢測到極間電壓為O，則視為該脈沖時段短路；如果在空載情況下的下 降沿來臨時，比較器檢測到的極間電壓仍然為開路電壓，則視為該脈沖時段開路， 不發生放電。通過統計某一時段內的火花放電、開路和短路的脈沖各所占的比率， 可以得到該時段內的放電狀態信息。
本實施例中，A/D轉換模塊9采用美信公司的MAX1206高速模數轉換器進行 采樣，MAX1206最高采樣率達40MHz，可以滿足本實施例的要求。
上述的比較器8和A/D轉換模塊9的檢測結果輸出到FPGA3， FPGA3接受到 比較器8和A/D轉換模塊9輸入的檢測信號后，經處理得出當前放電狀態的反饋 信息，由此實現對放電狀態進行檢測的功能，并通過串行通信的方式輸出給上位 機13，為伺服機構的控制提供依據。
10
權利要求
1、一種基于FPGA的納秒級微能脈沖電源，其特征在于包括脈寬調制與檢測部分，以及主放電回路部分，所述脈寬調制與檢測部分包括FPGA、光耦、比較器、A/D轉換模塊、顯示與報警模塊、脈沖寬度輸入模塊，所述主放電回路部分包括功率管驅動模塊、充放電回路模塊、放電能量調節模塊，其中FPGA產生的脈沖信號通過光耦隔離后，輸出到功率管驅動模塊的輸入端，功率管驅動模塊將輸入的脈沖信號放大，產生供驅動充放電回路模塊用的驅動信號；充放電回路模塊的輸出電壓加載到電火花加工機床的電極與工件，并且，充放電回路模塊的輸出經衰減后連接到比較器和A/D轉換模塊，比較器和A/D轉換模塊的輸出端連接到FPGA，由FPGA處理得出放電狀態信息；FPGA通過串行電纜將這些放電狀態信息輸出到上位機，FPGA的輸出端連接到顯示與報警模塊，顯示當前的脈沖寬度和脈沖間隔，脈沖寬度輸入模塊連接到FPGA供脈寬調制時作輸入；放電能量調節模塊連接到主放電回路部分中的充放電回路模塊，調節加工脈沖的開路電壓和儲能電容的容值。
2、 根據權利要求1所述的基于FPGA的納秒級微能脈沖電源，其特征是，所 述充放電回路模塊的構成為電阻(R2)的一端與肖特基二極管(D)的負端連接， 另一端與第一場效應管(M2)的漏極連接；儲能電容(C)的一端與肖特基二極管(D) 的負端連接，第二場效應管(M1)的柵極連接到功率管驅動模塊的正相脈沖輸出 端，第一場效應管(M2)的柵極連接到功率管驅動模塊的負相脈沖輸出端，肖特基 二極管(D)的正端與場效應管的第二場效應管(M1)的漏極連接；所述放電能量調節模塊的構成為電阻(R1)的一端與直流電源(V)的正極連接，儲能電容(C)的另一端與直流電源(V)的負極連接；充放電回路模塊的兩個場效應管(Ml)和(M2)的源極均與直流電源(V)的負極 連接，第二場效應管(M1)的漏極與電阻(R1)的另一端連接。
3、 根據權利要求1所述的基于FPGA的納秒級微能脈沖電源，其特征是，所 述FPGA接入頻率50MHz以上的晶振，產生最高頻率25腿z，脈沖寬度和脈沖間 隔最小達到20ns。
4、根據權利要求1所述的基于FPGA的納秒級微能脈沖電源，其特征是，所 述脈沖寬度輸入模塊，其脈沖寬度和脈沖間隔從20ns 60 !i s可調。
全文摘要
一種基于FPGA的納秒級微能脈沖電源，屬于特種加工領域。本發明中，FPGA產生的脈沖信號通過光耦隔離后，輸出到功率管驅動模塊，功率管驅動模塊產生供驅動充放電回路模塊用的驅動信號；充放電回路模塊的輸出電壓加載到電火花加工機床的電極與工件，且充放電回路模塊的輸出經衰減后通過比較器和A/D轉換模塊連接到FPGA，由FPGA處理得出放電狀態信息，并輸出到上位機，FPGA的輸出端連接到顯示與報警模塊，顯示當前的脈沖寬度和脈沖間隔，脈沖寬度輸入模塊連接到FPGA供脈寬調制時作輸入；放電能量調節模塊調節加工脈沖的開路電壓和儲能電容的容值。本發明具有高頻、微能、脈沖寬度和放電能量可調的特點。
文檔編號B23H1/02GK101474698SQ20091004505
公開日2009年7月8日 申請日期2009年1月8日 優先權日2009年1月8日
發明者康小明, 毅 蔣, 趙萬生, 琳 顧 申請人:上海交通大學