陣列基板的電路、陣列基板、顯示裝置的制造方法

陣列基板的電路、陣列基板、顯示裝置的制造方法
【專利摘要】一種陣列基板的電路，陣列基板、顯示裝置。該陣列基板的電路包括為第一信號線提供靜電放電的靜電放電電路和為第一信號線提供測試信號的測試電路；所述靜電放電電路和所述測試電路具有共用的部分。該陣列基板的電路可降低信號線負載，并利于實現窄邊框。
【專利說明】
陣列基板的電路、陣列基板、顯示裝置
技術領域
[0001]本實用新型至少一實施例涉及一種陣列基板的電路、陣列基板、顯示裝置。
【背景技術】
[0002]薄膜晶體管液晶顯不器(ThinFilm Transistor liquid crystal display,TFT-LCD)的結構設計中，陣列基板周邊電路包括靜電放電電路、柵極掃描線、數據線、公共電極線、修復線和測試線等。高端顯示面板一般具有高分辨率和窄邊框的特點，在周邊電路區具有較多的周邊電路，易形成較大的寄生電容負載，易導致各種信號延遲和顯示不良。同時較大的電路面積亦不利于窄邊框面板的實現。
【實用新型內容】
[0003]本實用新型的至少一實施例涉及一種陣列基板的電路、陣列基板、顯示裝置，可以實現更低負載、減小靜電放電電路和測試電路的面積、面板窄邊框設計中的至少之一。
[0004]本實用新型的至少一實施例提供一種陣列基板的電路，其包括為第一信號線提供靜電放電的靜電放電電路和為所述第一信號線提供測試信號的測試電路;所述靜電放電電路和所述測試電路具有共用的部分。
[0005]本實用新型的至少一實施例提供的陣列基板的電路、陣列基板、顯示裝置，具有如下至少之一的有益效果:(I)更低負載；(2)減小靜電放電電路和測試電路的面積；(3)面板窄邊框設計。
【附圖說明】
[0006]為了更清楚地說明本實用新型實施例的技術方案，下面將對實施例的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅涉及本實用新型的一些實施例，而非對本實用新型的限制。
[0007]圖1a為本實用新型一實施例提供的一種陣列基板的電路結構(等效電路)示意圖；
[0008]圖1b為本實用新型一實施例提供的一種陣列基板以及陣列基板的電路示意圖；
[0009]圖2a為本實用新型一實施例提供的一種陣列基板的電路的平面示意圖；
[0010]圖2b為本實用新型一實施例提供的一種陣列基板的電路中，形成第一柵極、第二柵極、第三柵極的第一金屬薄膜示意圖；
[0011]圖2c為本實用新型一實施例提供的一種陣列基板的電路中，由第一金屬薄膜形成的第一柵極、第二柵極、第三柵極的示意圖；
[0012]圖2d為本實用新型一實施例提供的一種陣列基板的電路中，形成第一源極、第一漏極、第二源極、第二漏極、第三源極和第三漏極的第二金屬薄膜示意圖；
[0013]圖2e為本實用新型一實施例提供的一種陣列基板的電路中，由第二金屬薄膜形成的第一源極、第一漏極、第二源極、第二漏極、第三源極和第三漏極的示意圖；
[0014]圖2f為本實用新型一實施例提供的一種陣列基板的電路中，用以連接在交叉處斷開的信號線的連接部的示意圖；
[0015]圖2g為本實用新型一實施例提供的一種陣列基板的電路結構(等效電路)示意圖；
[0016]圖2h為本實用新型一實施例提供的另一種陣列基板的電路的平面示意圖；
[0017]圖2i為本實用新型一實施例提供的另一種陣列基板的電路結構(等效電路)示意圖；
[0018]圖2j為本實用新型一實施例提供的一種陣列基板的電路的剖面示意圖(例如圖2a中A-A，向礎視圖)；
[0019]圖3為本實用新型另一實施例提供的一種陣列基板的電路的平面示意圖；
[0020]圖4為本實用新型另一實施例提供的一種陣列基板的電路的平面示意圖；
[0021]圖5為本實用新型另一實施例提供的一種陣列基板的電路的平面示意圖。
[0022]附圖標記:
[0023]123-陣列基板的電路;010-顯示區；020-周邊區；08-數據線;09-柵線;89-像素區；10-第一信號線；20-靜電放電電路;30-測試電路;23-共用的部分;201-第一TFT; 202-第二TFT; 301-第三TFT; 21-第二信號線;22-第三信號線;31-測試信號輸入線;32-測試信號控制線；2011-第一源極;2012-第一漏極;2013-第一柵極;2014-第一有源層;20141、20142_子有源層；2021-第二源極；2022-第二漏極；2023-第二柵極；2024-第二有源層；20241、20242-子有源層；3011-第三源極；3012-第三漏極；3013-第三柵極；3014-第三有源層；30141、30142-子有源層;51、52、53、54、55、57、58_過孔；100-第一金屬薄膜;200-第二金屬薄膜;60-連接部;311-測試信號輸入線的第一部分;321-測試信號控制線的第一部分;101-第一信號線的第一部分；102-第一信號線的第二部分;221-第三信號線的第一部分;001-襯底基板;002-緩沖層;003-半導體層;004-柵極絕緣層。
【具體實施方式】
[0024]為使本實用新型實施例的目的、技術方案和優點更加清楚，下面將結合本實用新型實施例的附圖，對本實用新型實施例的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本實用新型的一部分實施例，而不是全部的實施例。基于所描述的本實用新型的實施例，本領域普通技術人員在無需創造性勞動的前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0025]除非另外定義，本公開使用的技術術語或者科學術語應當為本實用新型所屬領域內具有一般技能的人士所理解的通常意義。本公開的實施例中使用的“第一”、“第二”以及類似的詞語并不表示任何順序、數量或者重要性，而只是用來區分不同的組成部分。“包括”或者“包含”等類似的詞語意指出現該詞前面的元件或者物件涵蓋出現在該詞后面列舉的元件或者物件及其等同，而不排除其他元件或者物件。“連接”或者“相連”等類似的詞語并非限定于物理的或者機械的連接，而是可以包括電性的連接，不管是直接的還是間接的。“上”、“下”、“左”、“右”等僅用于表示相對位置關系，當被描述對象的絕對位置改變后，則該相對位置關系也可能相應地改變。
[0026]本公開的實施例中，薄膜晶體管(Thin Film Transistor，TFT)簡寫為TFT。相應的，第一薄膜晶體管簡寫為第一TFT，第二薄膜晶體管簡寫為第二TFT，第三薄膜晶體管簡寫為第三TFT。并且，本公開的實施例中，源極和漏極相對而言，可相互替換。例如，將源極替換為漏極的情況下，漏極亦替換為源極。各附圖中，“S”表示源極，“D”表示漏極。
[0027]本實用新型至少一實施例提供一種陣列基板的電路123，如圖1a所示，包括為第一信號線10提供靜電放電的靜電放電電路20和為第一信號線10提供測試信號的測試電路30，靜電放電電路和測試電路具有共用的部分23。靜電放電電路20和測試電路30鄰近設置。例如，本公開的實施例中，共用是指同一元件既作為A用途使用，也作為除了A之外的至少另一用途使用。共用的部分是指同一元件既在C部件中也在D部件中，C部件和D部件為兩個不同的部件。
[0028]本實用新型至少一實施例提供的陣列基板的電路結構緊湊，可以實現更低負載，并減小靜電放電電路和測試電路的面積，有利于實現窄邊框。
[0029]例如，靜電放電電路20包括第一TFT201和第二TFT202，測試電路30包括第三TFT301，第一 TFT201和第三TFT301具有共用的部分23，或者，第二 TFT202和第三TFT301具有共用的部分23。即，共用的部分23包括在第一TFT201和第三TFT301中，或者，共用的部分23包括在第二TFT202和第三TFT301中。例如，第一TFT201或第二TFT202與第三TFT301具有共用的部分23。
[0030]需要說明的是，圖1a中，以第一TFT201與第三TFT301具有共用的部分23為例，本公開的實施例中，也以此為例進行說明。但亦可為第二TFT202與第三TFT301具有共用的部分23。本公開的實施例中的第一 TFT或第二 TFT是指靜電放電電路中的任一 TFT。并且，共用的部分并不限于例舉的情形。另外，本公開的實施例中，靜電放電電路20除了包括第一TFT201和第二 TFT202外，還可包括其他TFT，本公開的實施例對此不作限定。
[0031]例如，如圖1b所示，陣列基板包括顯示區010和設置在顯示區至少一側的周邊區020，顯示區內包括多條數據線08和多條柵線09，多條數據線08和多條柵線09交叉且相互絕緣，并限定多個像素區89，每個像素區內還設置有薄膜晶體管，通過控制數據線08和柵線09上的信號來控制各像素區內薄膜晶體管的啟閉，從而控制該子像素的啟閉。第一信號線10可為陣列基板中的數據線08、柵線09、時鐘信號線等，在此不作限定。陣列基板例如為構成液晶顯示面板或有機發光二極管顯示面板的一個基板，在此不作限定，只要是其中包含待釋放靜電的信號線即可。如圖1b所示，本公開的陣列基板的電路123可位于周邊區內。圖1b中以柵線上設置本公開的實施例提供的陣列基板的電路123為例進行說明，但不限于此。
[0032]例如，如圖la、圖2a、圖2h、圖3-圖5所示，靜電放電電路20還包括第二信號線21和第三信號線22，測試電路30還包括測試信號輸入線31;測試信號輸入線31配置來為第三TFT301輸入信號。第一 TFT201包括第一源極2011和第一漏極2012，第一信號線10和第二信號線21之一與第一漏極2012電連接，另一個與第一源極2011電連接。
[0033]第二 TFT202包括第二源極2021和第二漏極2022，第一信號線10和第三信號線22之一與第二源極2021電連接，另一個與第二漏極2022電連接。
[0034]第三TFT301包括第三源極3011和第三漏極3012，第一信號線10和測試信號輸入線31之一與第三源極3011電連接，另一個與第三漏極3012電連接;共用的部分23包括:第一TFT201的第一漏極2012或第一源極2011共用為第三TFT301的第三源極3011或第三漏極3012。即，第一漏極2012或第一源極2011即為共用的部分23，或者，第三源極3011或第三漏極3012即為共用的部分23。
[0035]第一信號線上可積累正的靜電荷或負的靜電荷。第一信號線上的靜電荷可通過第一TFT釋放給第二信號線或通過第二TFT釋放給第三信號線。例如，第一信號線上積累的正的靜電荷通過第一 TFT和第二信號線釋放，第一信號線上積累的負的靜電荷通過第二 TFT和第三信號線釋放，或者，第一信號線上積累的負的靜電荷通過第一 TFT和第二信號線釋放，第一信號線上積累的正的靜電荷通過第二 TFT和第三信號線釋放。
[0036]例如，本實用新型一實施例提供的陣列基板的電路中，第二信號線21和第三信號線22之一為高電平信號線，另一個為低電平信號線。例如，本公開的實施例中，第一信號線上積累的正的靜電荷通過高電平信號線釋放，第一信號線上積累的負的靜電荷通過低電平信號線釋放。例如，靜電荷釋放時通過一個TFT，例如第一TFT或第二TFT將電荷導出。例如，靜電荷通過第一 TFT釋放給第二信號線，或者通過第二 TFT釋放給第三信號線。當然，第二信號線和第三信號線也可為等電平信號線，本公開的實施例對此不作限定。例如第二信號線和第三信號線上電勢為O。本公開的實施例對此不作限定。
[0037]需要說明的是，本公開的實施例中，對電連接的方式不作限定。例如可直接電連接，或者一體形成，也可通過過孔電連接，只要是能實現電連接即可。
[0038]以下例舉幾種情形，需要說明的是，以下僅是例舉，本實用新型實施例并不限于此，亦可采用其他方式，在此不作限定。
[0039]例如，如圖2a、圖2h、圖3_圖5所示，本實用新型一實施例提供的陣列基板的電路中，第一信號線10包括第一部分，第二信號線21包括第一部分，第一信號線10的第一部分和第二信號線21的第一部分之一作為(共用為或復用為)第一 TFT201的第一漏極2012，另一個作為(共用為或復用為)第一 TFT201的第一源極2011。如此設置，可使得第一信號線10和第二信號線21之一與第一 TFT201的第一漏極2012—體形成，另一個與第一 TFT201的第一源極2011 —體形成，可簡化制作工藝。需要說明的是，第一信號線10和第二信號線21之一與第一漏極2012電連接，另一個與第一源極2011電連接的方式并不限于此。例如，還可通過其他方式，例如通過過孔實現電連接。
[0040]例如，如圖2a、圖2h、圖3_圖5所示，本實用新型一實施例提供的陣列基板的電路中，第一TFT201還包括第一柵極2013，第一柵極2013與第一TFT201的第一漏極2012電連接；第二 TFT202還包括第二柵極2023，第二柵極2023與第二 TFT202的第二漏極2022電連接。如此設置，可使得第一 TFT和第二 TFT分別形成二極管，從而可簡化電路布圖設計。例如，第一漏極2012可通過過孔57與第一柵極2013電連接;第二漏極2022可通過過孔58與第二柵極2023電連接。當然，亦可不形成二極管，在此不作限定。
[0041 ]例如，本實用新型一實施例提供的陣列基板的電路中，第一TFT201、第二TFT202和第三TFT301至少之一為雙柵極TFT (雙柵TFT)。設置雙柵極TFT，有利于降低正常工作狀態時的TFT的漏電流，從而減弱信號串擾所導致的顯示不良。當然，亦可不采用雙柵極TFT，在此不作限定。
[0042]例如，如圖2a、圖2h、圖3_圖5所示，本實用新型一實施例提供的陣列基板的電路中，測試信號輸入線31包括第一部分，測試信號輸入線31的第一部分作為(共用為或復用為)第三TFT301的第三漏極3012或第三源極3011。如此設置，可使得測試信號輸入線31與第三TFT301的第三漏極3012或第三源極3011—體形成，可簡化制作工藝。需要說明的是，測試信號輸入線31與第三TFT301的第三漏極3012或第三源極3011電連接的方式并不限于此。例如，還可通過其他方式，例如通過過孔實現電連接。
[0043]例如，如圖2a、圖2h、圖3_圖5所示，本實用新型一實施例提供的陣列基板的電路中，第一信號線10包括第二部分，第三信號線22包括第一部分，第一信號線10的第二部分和第三信號線22的第一部分之一作為(共用為或復用為)第二 TFT202的第二源極2021，另一個作為(共用為或復用為)第二 TFT202的第二漏極2022。如此設置，可使得第一信號線10和第三信號線22之一與第二 TFT202的第二源極2021—體形成，另一個與第二 TFT202的第二漏極2022—體形成，可簡化制作工藝。需要說明的是，第一信號線10和測試信號輸入線31之一與第三源極3011電連接，另一個與第三漏極3012電連接的方式并不限于此。例如，還可通過其他方式，例如通過過孔實現電連接。
[0044]例如，如圖2a、圖2h、圖3_圖5所示，本實用新型一實施例提供的陣列基板的電路中，測試電路30還包括測試信號控制線32，測試信號控制線32配置來為第三TFT301輸入控制信號，例如輸入柵極信號。測試信號控制線32包括第一部分，第三TFT301還包括第三柵極3013，測試信號控制線32的第一部分作為(共用為或復用為)第三TFT301的第三柵極3013。如此設置，可使得測試信號控制線32與第三TFT301的第三柵極3013—體形成，可簡化制作工藝。當然，測試信號控制線32與第三柵極3013電連接的方式不限于此，例如，測試信號控制線32可通過過孔與第三柵極3013電連接。
[0045]例如，測試信號控制線32可用以為第三TFT提供柵極電壓，測試信號輸入線31可用于輸入電信號。第三TFT導通的情況下，可實現測試電路的測試功能。
[0046]例如，如圖2c所示，本實用新型一實施例提供的陣列基板的電路中，第一TFT201還包括第一柵極2013，第二 TFT202還包括第二柵極2023，第三TFT301還包括第三柵極3013，第一 TFT201的第一柵極2013、第二 TFT202的第二柵極2023和第三TFT301的第三柵極3013由第一金屬薄膜形成。例如，第一金屬薄膜可采用濺射法形成，但不限于此。
[0047]例如，如圖2e所示，本實用新型一實施例提供的陣列基板的電路中，第一TFT201的第一源極2011和第一漏極2012、第二 TFT202的第二源極2021和第二漏極2022、第三TFT301的第三源極3011和第三漏極3012由第二金屬薄膜形成。例如，第二金屬薄膜可采用濺射法形成，但不限于此。
[0048]例如，如圖2e所示，本實用新型一實施例提供的陣列基板的電路中，第一信號線10、第二信號線21和第三信號線22包括同層設置的部分，第一信號線10、第二信號線21和第三信號線22的同層設置的部分由第二金屬薄膜形成。
[0049]需要說明的是，本公開的實施例中，第一信號線、第二信號線、第三信號線以及其他信號線之間若有交叉部分，其中一條信號線可在交叉處斷開，在其他導電層設置連接部，該連接部的兩端可通過絕緣層過孔與斷開的信號線的兩端電連接。
[0050]例如，本實用新型一實施例提供的陣列基板的電路中，第一TFT201和第三TFT301分用同一有源層的不同部分。
[0051 ]例如，本實用新型一實施例提供的陣列基板的電路中，第一TFT201還包括第一有源層2014，第二 TFT202還包括第二有源層2024，第三TFT301還包括第三有源層3014，第一TFT201的第一源極2011和第一漏極2012與第一 TFT201的第一有源層2014分別通過過孔電連接;第二 TFT202的第二源極2021和第二漏極2022與第二 TFT202的第二有源層2024分別通過過孔電連接；第三TFT301的第三源極3011和第三漏極3012與第三TFT301的第三有源層3014分別通過過孔電連接。
[0052]例如，如圖2a、圖2h、圖3_圖5所示，本實用新型一實施例提供的陣列基板的電路中，第一有源層2014、第二有源層2024和第三有源層3014中至少之一包括分開的至少兩個子有源層。使用分開的子有源層可形成并聯的寬長比(W/L)較大的薄膜晶體管，有利于傳輸靜電放電發生時的大電流，同時，還可以降低形成較大寬度(W)圖案的不均勻性。
[0053]例如，本實用新型一實施例提供的陣列基板的電路中，第一TFT201為N型TFT或P型TFT，第二 TFT202為N型TFT或P型TFT，第三TFT301為N型TFT或P型TFT。例如，第一 TFT和第二TFT可均為N型TFT或P型TFT，亦可其中一個為N型TFT，另一個為P型TFT，在此不作限定。
[0054]下面通過幾個具體的實施例來進行說明。需要說明的是，以下各實施例中，N型TFT中，源極為低電平，漏極為高電平，正的柵壓(柵源壓差大于O)可打開N型TFT J型TFT中，源極為高電平，漏極為低電平，負的柵壓(柵源壓差小于O)可打開P型TFT。柵極與漏極電連接以構成二極管。本實用新型實施例以其為例進行說明，但并不限于此。
[0055]實施例一
[0056]本實施例提供一種陣列基板的電路，如圖2a所示，包括為第一信號線10提供靜電放電的靜電放電電路20和為第一信號線10提供測試信號的測試電路30，靜電放電電路20包括第一 TFT201和第二 TFT202，測試電路30包括第三TFT301。
[0057]靜電放電電路20還包括第二信號線21和第三信號線22，測試電路30還包括測試信號輸入線31。
[0058]第一 TFT201包括第一源極2011和第一漏極2012，第一信號線10與第一漏極2012電連接，第二信號線21與第一源極2011電連接。
[0059]第二 TFT202包括第二源極2021和第二漏極2022，第一信號線10與第二源極2021電連接，第三信號線22與第二漏極2022電連接。
[0060]第三TFT301包括第三源極3011和第三漏極3012，第一信號線10與第三源極3011電連接，測試信號輸入線31與第三漏極3012電連接;第一 TFT201的第一漏極2012共用為第三TFT301的第三源極3011。需要說明的是，亦可第一信號線10與第三漏極3012電連接，測試信號輸入線31與第三源極3011電連接;第一 TFT201的第一漏極2012共用為第三TFT301的第三漏極3012，在此不作限定。
[0061]本實施例提供的陣列基板的電路設計緊湊，降低了信號線負載，并減小靜電放電電路和測試電路的面積，有利于實現窄邊框。
[0062]第一信號線上可積累正的靜電荷或負的靜電荷。第一信號線上的靜電荷通過第一TFT釋放給第二信號線或通過第二TFT釋放給第三信號線。例如，第一信號線可為陣列基板中的數據線、柵線、時鐘信號線等，在此不作限定。陣列基板例如為構成液晶顯示面板或有機發光二極管顯示面板的一個基板，在此不作限定，只要是其中包含待釋放靜電的信號線即可。
[0063]例如，第二信號線21為高電平信號線，第三信號線22為低電平信號線。第一信號線上積累的正的靜電荷通過高電平信號線釋放，第一信號線上積累的負的靜電荷通過低電平信號線釋放。
[0064]例如，本實施例一示例提供的陣列基板的電路中，第二信號線21上可施加持續的高電平信號線，第三信號線22上可施加持續的低電平信號線，但不限于此。
[0065]例如，第一TFT201為N型TFT，第二TFT202為N型TFT，第三TFT301為N型TFT或P型TFT。
[0066]以下例舉幾種情形，需要說明的是，以下僅是例舉，本實施例并不限于此，亦可采用其他方式，在此不作限定。
[0067]例如，如圖2a所示，本實施例一示例提供的陣列基板的電路中，第一TFT201還包括第一柵極2013，第一柵極2013與第一 TFT201的第一漏極2012電連接;第二 TFT202還包括第二柵極2023，第二柵極2023與第二 TFT202的第二漏極2022電連接。如此設置，可使得第一TFT和第二 TFT分別形成二極管，從而可簡化電路布圖設計。
[0068]例如，如圖2a所示，本實施例一示例提供的陣列基板的電路中，第一TFT201和第三TFT301分用同一有源層的不同部分。此情況下，可第一TFT和第三TFT的類型可相同，例如，同為N型TFT，或者同為P型TFT。如此設置，可簡化制作工藝。
[0069]例如，如圖2a所示，本實施例一示例提供的陣列基板的電路中，第一TFT201還包括第一有源層2014，第二 TFT202還包括第二有源層2024，第三TFT301還包括第三有源層3014，第一 TFT201的第一源極2011和第一漏極2012與第一 TFT201的第一有源層2014分別通過過孔51、52電連接;第二了?了202的第二源極2021和第二漏極2022與第二了?了202的第二有源層2024分別通過過孔53、54電連接；第三TFT301的第三源極3011和第三漏極3012與第三TFT301的第三有源層3014分別通過過孔52、55電連接。
[0070]例如，如圖2a所示，本實施例一示例提供的陣列基板的電路中，第一有源層2014、第二有源層2024和第三有源層3014中至少之一包括分開的至少兩個子有源層。例如，第一有源層2014包括子有源層20141、20142，第二有源層2024包括子有源層20241、20242，第三有源層3014包括子有源層30141、30142。使用兩個分開的子有源層形成并聯的寬長比(W/L)較大的薄膜晶體管，有利于傳輸靜電放電發生時的大電流，同時，還可以降低形成較大寬度(W)圖案的不均勻性。
[0071 ]例如，如圖2b、2c所示，本實施例一示例提供的陣列基板的電路中，第一TFT201的第一柵極2013、第二 TFT202的第二柵極2023和第三TFT301的第三柵極3013由第一金屬薄膜100形成。例如，先形成如圖2b所示的第一金屬薄膜100，再采用構圖工藝形成如圖2c所示的圖形，該圖形包括第一柵極2013、第二柵極2023和第三柵極3013。在測試信號控制線32的第一部分321作為第三TFT301的第三柵極3013的情況下，該圖形包括第一柵極2013、第二柵極2023和測試信號控制線32。
[0072]例如，如圖2d、2e所示，本實施例一示例提供的陣列基板的電路中，第一TFT201的第一源極2011和第一漏極2012、第二 TFT202的第二源極2021和第二漏極2022、第三TFT301的第三源極3011和第三漏極3012由第二金屬薄膜200形成。例如，先形成如圖2d所示的第二金屬薄膜200，再采用構圖工藝形成如圖2e所示的圖形，該圖形包括第一 TFT201的第一源極2011和第一漏極2012、第二 TFT202的第二源極2021和第二漏極2022、第三TFT301的第三源極3011和第三漏極3012。
[0073]例如，如圖2a、2e所示，本實施例一示例提供的陣列基板的電路中，測試電路30還包括測試信號控制線32，第三TFT301還包括第三柵極3013，測試信號控制線32的第一部分321(請參見圖2e)作為第三TFT301的第三柵極3013，從而測試信號控制線32可與第三柵極3013—體形成。
[0074]例如，如圖2e所示，本實施例一示例提供的陣列基板的電路中，測試信號輸入線31的第一部分311作為第三TFT301的第三漏極3012或第三源極3011。如此設置，可使得測試信號輸入線31與第三TFT301的第三漏極3012或第三源極3011 —體形成，可簡化制作工藝。
[0075]例如，如圖2e所示，本實施例一示例提供的陣列基板的電路中，第一信號線10的第一部分101作為第一 TFT201的第一漏極2012，第二信號線21的第一部分211作為第一 TFT201的第一源極2011。如此設置，可使得第一信號線10與第一 TFT201的第一漏極2012—體形成，第二信號線21與第一 TFT201的第一源極2011 —體形成，可簡化制作工藝。
[0076]例如，如圖2e所示，本實施例一示例提供的陣列基板的電路中，第一信號線10的第二部分102作為第二 TFT202的第二源極2021，第三信號線22的第一部分221作為第二 TFT202的第二漏極2022。如此設置，可使得第一信號線10與第二 TFT202的第二源極2021—體形成，第三信號線22與第二 TFT202的第二漏極2022—體形成，可簡化制作工藝。
[0077]例如，如圖2e所示，本實施例一示例提供的陣列基板的電路中，第一信號線10、第二信號線21和第三信號線22包括同層設置的部分(圖2e中表示的即為同層設置的部分)，第一信號線10、第二信號線21和第三信號線22的同層設置的部分也由第二金屬薄膜200形成。
[0078]需要說明的是，如圖2f所示，本公開的實施例中，第一信號線、第二信號線、第三信號線以及其他信號線之間若有交叉部分，其中一條信號線可在交叉處斷開，在其他導電層設置連接部60，該連接部60的兩端可通過絕緣層過孔與斷開的信號線的兩端電連接。
[0079]例如，本實施例一示例提供的陣列基板的電路中，第一TFT201、第二TFT202和第三TFT301至少之一為雙柵極TFT。設置雙柵極TFT，有利于降低正常工作狀態時的TFT的漏電流，從而減弱信號串擾所導致的顯示不良。當然，亦可不采用雙柵極TFT，在此不作限定。
[0080]例如，本實施例一示例提供的陣列基板的電路中，第一TFT201和第二TFT202為雙柵極TFT，并形成二極管連接的情況下，電路結構示意圖如圖2g所示。第一TFT201、第二TFT202和第三TFT301均不為雙柵極TFT，第一 TFT201和第二 TFT202形成二極管連接的情況下，平面示意圖如圖2h所示，電路結構示意圖如圖2i所示。
[0081]例如，本實施例的一個示例中，陣列基板包括顯示區和位于顯示區外的周邊區域，陣列基板的周邊電路可設置在周邊區域中。例如，周邊區域可位于顯示區的至少一側，或者周邊區域可圍繞顯示區設置。例如，顯示區內還可設置有TFT和與TFT漏極電連接的像素電極等，在此不再詳述。
[0082]例如，本實施例還提供一種陣列基板的電路的制作方法，該方法包括如下步驟。
[0083](I)在襯底基板001上形成緩沖層002;
[0084](2)在緩沖層002上形成半導體層003，該半導體層003包括第一有源層2014、第二有源層2024、第三有源層3014的圖形；
[0085](3)在半導體層上形成柵極絕緣層004;
[0086](4)在柵極絕緣層004上形成第一柵極2013、第二柵極2023和第三柵極3013的圖形；測試信號控制線32的第一部分作為第三柵極的情況下，在柵極絕緣層形成第一柵極2013、第二柵極2023和測試信號控制線32的圖形；
[0087](5)在柵極絕緣層004上形成過孔；
[0088](6)在形成了過孔的柵極絕緣層004上形成第一 TFT201的第一源極2011和第一漏極2012、第二 TFT202的第二源極2021和第二漏極2022、第三TFT301的第三源極3011和第三漏極3012、以及第一信號線、第二信號線和第三信號線同層設置的部分的圖形；
[0089](7)形成層間絕緣層并在該層間絕緣層內形成過孔，在形成了過孔的層間絕緣層上形成連接部的圖形，將在交叉處斷開的信號線電連接。
[0090]例如，本實施例一示例提供的陣列基板的電路的剖視圖如圖2j所示。需要說明的是，圖2j只是例舉，并非限定，亦可形成其他結構的陣列基板的電路。例如，柵極還可先于半導體層形成。
[0091 ]例如，緩沖層包括氮化硅、氧化硅、或者氧化硅和氮化硅的雙層薄膜。
[0092]例如，半導體層材質包括非晶硅(a-Si)、多晶硅(p-Si)、金屬氧化物半導體材料等，P-Si包括低溫多晶硅，金屬氧化物半導體包括ZnO、IGO、IGZO等。
[0093]例如，柵極絕緣層包括氮化硅和氧化硅，可以是單層結構，也可以是多層結構，例如氧化硅\氮化硅。
[0094]例如，層間絕緣層可以采用無機物如氮化硅，也可以采用有機物如樹脂。
[0095]例如，第一柵極、第二柵極、第三柵極、第一源極、第一漏極、第二源極、第二漏極、第三源極、第三漏極、第一信號線、第二信號線、第三信號線均可以采用Cu、Al、Mo、T1、Cr、W等金屬材料制備，也可以采用這些材料的合金制備；可以是單層結構，也可以采用多層結構，Mo\Al\Mo，Ti\Al\Ti，Ti\Cu\Ti，Mo\Cu\Ti 等。
[0096]例如，緩沖層、柵極絕緣層可采用等離子體增強化學氣相沉積法(PlasmaEnhanced Chemical Vapor Deposit1n，PECVD)方法形成。
[0097]需要說明的是，上述對于陣列基板的電路中各元件/部件的材質的說明只是例舉，并非限定，亦可采用其他適合的材質，在此不作限定。本公開的陣列基板的電路的制備方法不限于上述給出的方法。
[0098]實施例二
[0099]本實施例提供一種陣列基板的電路，與實施例一不同的是，第一TFT201為P型TFT，第二 TFT202為P型TFT，第二信號線21為低電平信號線，第三信號線22為高電平信號線。其余可參照實施例一的描述。
[0100]實施例三
[0101]本實施例提供一種陣列基板的電路，如圖3所示，與實施例一有以下幾點不同之處。
[0102](I)第一 TFT201為P 型 TFT，第二 TFT202 為P 型 TFT。
[0103](2)實施例一中的第一源極為本實施例的第一漏極，實施例一中的第一漏極為本實施例的第一源極，實施例一中的第二源極為本實施例的第二漏極，實施例一中的第二漏極為本實施例的第二源極。
[0104]其余可參照實施例一的描述。需要說明的是，第二信號線21還是為高電平信號線，第三信號線22還是為低電平信號線。
[0105]實施例四
[0106]本實施例提供一種陣列基板的電路，與實施例三不同的是，第一TFT201為N型TFT，第二 TFT202為N型TFT，第二信號線21為低電平信號線，第三信號線22為高電平信號線。其余可參照實施例三的描述。
[0107]實施例五
[0108]本實施例提供一種陣列基板的電路，如圖4所示，與實施例一有以下幾點不同之處。
[0109](I)第二 TFT202 為P 型 TFT。
[0110](2)實施例一中的第二源極為本實施例的第二漏極，實施例一中的第二漏極為本實施例的第二源極。
[0111]其余可參照實施例一的描述。例如，第一TFT201還是為N型TFT，第二信號線21還是為高電平信號線，第三信號線22還是為低電平信號線。
[0112]實施例六
[0113]本實施例提供一種陣列基板的電路，與實施例五不同的是，第一TFT201為P型TFT，第二 TFT202為N型TFT，第二信號線21為低電平信號線，第三信號線22為高電平信號線。其余可參照實施例五的描述。
[0114]實施例七
[0115]本實施例提供一種陣列基板的電路，如圖5所示，與實施例一有以下幾點不同之處。
[0116](I)第一 TFT201為 P 型 TFT。
[0117](2)實施例一中的第一源極為本實施例的第一漏極，實施例一中的第一漏極為本實施例的第一源極。
[0118]其余可參照實施例一的描述。需要說明的是，第二TFT202還是為N型TFT第二信號線21還是為高電平信號線，第三信號線22還是為低電平信號線。
[0119]實施例八
[0120]本實施例提供一種陣列基板的電路，與實施例七不同的是，第一TFT201為N型TFT，第二 TFT202為P型TFT，第二信號線21為低電平信號線，第三信號線22為高電平信號線。其余可參照實施例七的描述。
[0121]有以下幾點需要說明:
[0122](I)本公開的實施例中，形成圖形的構圖或構圖工藝可只包括光刻工藝，或包括光刻工藝以及刻蝕步驟，或者可以包括打印、噴墨等其他用于形成預定圖形的工藝，在此不作限定。光刻工藝是指包括成膜、曝光、顯影等工藝過程，利用光刻膠、掩模板、曝光機等形成圖形。
[0123](2)在本公開的實施例中，“同層”指的是采用同一成膜工藝形成用于形成特定圖形的膜層，然后利用同一掩模板通過一次構圖工藝形成的層結構。根據特定圖形的不同，一次構圖工藝可能包括多次曝光、顯影或刻蝕工藝，而形成的層結構中的特定圖形可以是連續的也可以是不連續的，這些特定圖形還可能處于不同的高度或者具有不同的厚度。
[0124](3)本實用新型實施例附圖中，只涉及到與本實用新型實施例涉及到的結構，其他結構可參考通常設計。
[0125](4)為了清晰起見，在用于描述本實用新型的實施例的附圖中，層或區域的厚度被放大。可以理解，當諸如層、膜、區域或基板之類的元件被稱作位于另一元件“上”或“下”時，該元件可以“直接”位于另一元件“上”或“下”，或者可以存在中間元件。
[0126](5)在不沖突的情況下，本實用新型的實施例及實施例中的特征可以相互組合。
[0127](6)說明書以及附圖中，除非另作定義，同一附圖標記表示同一元件/部件。
[0128]以上所述，僅為本實用新型的【具體實施方式】，但本實用新型的保護范圍并不局限于此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術范圍內，可輕易想到變化或替換，都應涵蓋在本實用新型的保護范圍之內。因此，本實用新型的保護范圍應以所述權利要求的保護范圍為準。
【主權項】
1.一種陣列基板的電路，其特征在于，包括為第一信號線提供靜電放電的靜電放電電路和為所述第一信號線提供測試信號的測試電路;所述靜電放電電路和所述測試電路具有共用的部分。2.根據權利要求1所述的陣列基板的電路，其特征在于，所述靜電放電電路包括第一薄膜晶體管和第二薄膜晶體管，所述測試電路包括第三薄膜晶體管，所述第一薄膜晶體管和所述第三薄膜晶體管具有所述共用的部分，或者，所述第二薄膜晶體管和所述第三薄膜晶體管具有所述共用的部分。3.根據權利要求2所述的陣列基板的電路，其特征在于，所述靜電放電電路還包括第二信號線和第三信號線，所述測試電路還包括測試信號輸入線； 所述第一薄膜晶體管包括第一源極和第一漏極，所述第一信號線和所述第二信號線之一與所述第一漏極電連接，另一個與所述第一源極電連接； 所述第二薄膜晶體管包括第二源極和第二漏極，所述第一信號線和所述第三信號線之一與所述第二源極電連接，另一個與所述第二漏極電連接； 所述第三薄膜晶體管包括第三源極和第三漏極，所述第一信號線和所述測試信號輸入線之一與所述第三源極電連接，另一個與所述第三漏極電連接;所述共用的部分包括:所述第一薄膜晶體管的所述第一漏極或所述第一源極共用為所述第三薄膜晶體管的所述第三源極或所述第三漏極。4.根據權利要求3所述的陣列基板的電路，其特征在于，所述第二信號線和所述第三信號線之一為高電平信號線，另一個為低電平信號線；或者所述第二信號線和所述第三信號線為等電平信號線。5.根據權利要求3所述的陣列基板的電路，其特征在于，所述第一信號線上積累的正的靜電荷通過所述第一薄膜晶體管和所述第二信號線釋放，所述第一信號線上積累的負的靜電荷通過所述第二薄膜晶體管和所述第三信號線釋放，或者，所述第一信號線上積累的負的靜電荷通過所述第一薄膜晶體管和所述第二信號線釋放，所述第一信號線上積累的正的靜電荷通過所述第二薄膜晶體管和所述第三信號線釋放。6.根據權利要求3所述的陣列基板的電路，其特征在于，所述第一信號線包括第一部分，所述第二信號線包括第一部分，所述第一信號線的第一部分和所述第二信號線的第一部分之一作為所述第一薄膜晶體管的所述第一漏極，另一個作為所述第一薄膜晶體管的所述第一源極。7.根據權利要求3所述的陣列基板的電路，其特征在于，所述第一薄膜晶體管還包括第一柵極，所述第一柵極與所述第一薄膜晶體管的所述第一漏極或所述第一源極電連接;所述第二薄膜晶體管還包括第二柵極，所述第二柵極與所述第二薄膜晶體管的所述第二漏極或所述第二源極電連接。8.根據權利要求3所述的陣列基板的電路，其特征在于，所述第一薄膜晶體管、所述第二薄膜晶體管和所述第三薄膜晶體管至少之一為雙柵極薄膜晶體管。9.根據權利要求3所述的陣列基板的電路，其特征在于，所述測試信號輸入線包括第一部分，所述測試信號輸入線的第一部分作為所述第三薄膜晶體管的所述第三漏極或所述第三源極。10.根據權利要求3所述的陣列基板的電路，其特征在于，所述第一信號線包括第二部分，所述第三信號線包括第一部分，所述第一信號線的第二部分和所述第三信號線的第一部分之一作為所述第二薄膜晶體管的所述第二源極，另一個作為所述第二薄膜晶體管的所述第二漏極。11.根據權利要求3所述的陣列基板的電路，其特征在于，所述測試電路還包括測試信號控制線，所述測試信號控制線包括第一部分，所述第三薄膜晶體管還包括第三柵極，所述測試信號控制線的第一部分作為所述第三薄膜晶體管的第三柵極。12.根據權利要求2-6任一項所述的陣列基板的電路，其特征在于，所述第一薄膜晶體管還包括第一柵極，所述第二薄膜晶體管還包括第二柵極，所述第三薄膜晶體管還包括第三柵極，所述第一薄膜晶體管的所述第一柵極、所述第二薄膜晶體管的所述第二柵極和所述第三薄膜晶體管的第三柵極由第一金屬薄膜形成。13.根據權利要求3所述的陣列基板的電路，其特征在于，所述第一薄膜晶體管的所述第一源極和所述第一漏極、所述第二薄膜晶體管的所述第二源極和所述第二漏極、所述第三薄膜晶體管的所述第三源極和所述第三漏極由第二金屬薄膜形成。14.根據權利要求13所述的陣列基板的電路，其特征在于，所述第一信號線、所述第二信號線和所述第三信號線包括同層設置的部分，所述第一信號線、所述第二信號線和所述第三信號線的所述同層設置的部分由所述第二金屬薄膜形成。15.根據權利要求2-11任一項所述的陣列基板的電路，其特征在于，所述第一薄膜晶體管和所述第三薄膜晶體管分用同一有源層的不同部分。16.根據權利要求2-11任一項所述的陣列基板的電路，其特征在于，所述第一薄膜晶體管還包括第一有源層，所述第二薄膜晶體管還包括第二有源層，所述第三薄膜晶體管還包括第三有源層，所述第一有源層、所述第二有源層和所述第三有源層中至少之一包括分開的至少兩個子有源層。17.根據權利要求2-11任一項所述的陣列基板的電路，其特征在于，所述第一薄膜晶體管為N型薄膜晶體管或P型薄膜晶體管，所述第二薄膜晶體管為N型薄膜晶體管或P型薄膜晶體管，所述第三薄膜晶體管為N型薄膜晶體管或P型薄膜晶體管。18.根據權利要求1所述的陣列基板的電路，其特征在于，所述第一信號線包括數據線和柵線。19.一種陣列基板，包括權利要求1-18任一項所述的陣列基板的電路。20.—種顯示裝置，包括權利要求19所述的陣列基板。
【文檔編號】G02F1/1362GK205665504SQ201620363217
【公開日】2016年10月26日
【申請日】2016年4月26日
【發明人】龍春平, 先建波
【申請人】京東方科技集團股份有限公司