專利名稱：液晶驅動電路的制作方法
技術領域：
本發明涉及一種用于向液晶顯示屏輸出液晶驅動電壓的液晶驅動電路。尤其涉及的是帶有電容器陣列型模-數轉換電路的液晶驅動電路。
近年來，隨著計算機的尺寸規格日趨減小，以低電壓、重量輕和薄型為特點的薄膜晶體管液晶顯示屏用顯示裝置取代CRT(陰極射線管)而令人矚目。參考
圖1，這里表示了一種驅動具有上述特點的薄膜晶體管液晶顯示屏的液晶驅動電路。液晶驅動電路100在鎖存電路(這里指LAT)80處保存有經數據緩沖電路(這里指DBF)70傳送來的顯示數據并一次將顯示數據保持在數字信號狀態，從而恰好在液晶顯示屏200之前數字處理就由數-模轉換電路(這里指DAC)90執行了。
DAC 90有兩種類型，一種是其框圖示于圖2的電阻串型DAC(以下稱R-DAC)，另一種是其框圖顯示于圖3的電容器陣列型DAC(以下稱C-DAC)。參考圖2，R-DAC 90由電阻91和開關組92組成，因而允許由輸入數字數據決定的開關組92中的一個開關為閉合就可獲取所需的模擬電壓值。在應用R-DAC的液晶驅動電路中，由DBF分開的數字數據一次連續地輸入鎖存器組81。在執行從鎖存組81向下一級的R-DAC進行的數據傳送之前，數據就被輸入到鎖存器組81的整個LAT。在R-DAC 90R內的開關組92選擇一個響應于輸入數字數據的相應開關，從而將之通過以轉換阻抗為目的的運算放大器93輸出。
另一方面，參考圖3，C-DAC 90C由經加權的電容器組94和運算放大器95組成。C-DAC 90C利用電容器組94上積累電荷的再分配和運算放大器95的特性獲得所需電壓值。在如上構造的C-DAC 90C方式的液晶驅動電路中，從鎖存器組81向下一級的數據傳送操作與前面敘述的R-DAC方式的液晶驅動電路中相同。然后，從鎖存器組81向下一級傳送的數據被分割成高階位數據和低階位數據，而高階位數據輸入到多路復用器電路(這里指MUX)96。MUX 96允許從多個響應于輸入的高階位數據而從外部輸入的γ校正電壓值97中選出相鄰的兩個電壓值以執行向下一級的C-DAC 90C數據傳送。這里，如果例如γ校正電壓值以從小到大順序為V0-V9，被MUX 96選擇的相鄰兩電壓值則指電壓值如V3和V4，或V5和V6。另一方面，低階位數據輸入到C-DAC內的控制電路(這里指CONT)98。CONT 98是一個用來操作開關組以響應在C-DAC內的數字數據產生模擬電壓的電路。包括CONT 98的C-DAC 90C允許從MUX輸入的兩相鄰電壓值之間被平均分割，從而只輸出一個值。例如，如果C-DAC 90C是5位的C-DAC，允許被MUX選擇的兩個電壓值之間被平均分割為32個等分段，參考被輸入CONT 98的5位數據，在等分為32的各段電壓值中選擇一個電壓值通過運算放大器95輸出。
圖4詳細表示了圖3中的C-DAC。參考圖4，其中的C-DAC是由2個高階位和3個低階位組成的5位的C-DAC。圖中的開關由來自CONT 98的信號執行開關操作。5位C-DAC的操作是在數據保持執行之前進行數據取樣。例如，在正極輸出的情況下，在取樣期間，SW6、SW7和SW8桿(Bar)為閉合狀態。在2個高階位或3個低階位的開關由前一級輸入到CONT 98的數據決定，從而其中之一為閉合狀態。
然后，在數據保持狀態，SW6和SW7變為斷開，SW8為閉合狀態。在2個高階位或3個低階位的開關由前一級預先輸入到CONT 98的數據決定，從而其中之一為閉合狀態。
在負極的情況下，在取樣期間，SW6、SW7和SW8桿為閉合狀態。在2個高階位或3個低階位的開關由前一級輸入的到CONT 98的數據決定，從而其中之一為閉合狀態。
然后，在數據保持狀態，SW6和SW7變為斷開，SW8為閉合狀態。而且在2個高階位或3個低階位的開關由前一級輸入的到CON T98的數據決定，從而其中之一為閉合狀態。
根據上述操作，5位C-DAC的輸出電壓Vout由下面兩個代表極性轉變期間電壓輸出的公式表示Vout＝2Vref-Vin2-(Vin1-Vin2)×α/32Vout＝Vin2+(Vin1-Vin2)×α/32其中α＝0，2，3，…，31這里，Vref是為了執行C-DAC內的運算而從外部輸入的參考電壓。α由輸入CONT 98的數據決定。即，當數據為“00000”時，α＝0，當數據為“11111”時，α＝31。
這里為有助于理解本發明，根據液晶的特性進行描述。一般來講，液晶顯示屏的驅動電路必須執行AC驅動(反相極性輸出驅動)來改變每幀的輸出極性以防止液晶的離子化現象。即，AC驅動是與液晶一側的參考電壓相關的一種驅動方法，其第一幀相對于液晶側參考電壓是正極的象素在下一幀的相對于參考電壓的負極上產生。因而，液晶驅動電路，當其代表例如256灰度時，實際上其必須能通過對正極和負極增加灰度產生512個灰度。即，需要在256灰度的R-DAC液晶驅動電路中準備512個選擇開關。
另一方面，在C-DAC方式的液晶驅動電路情況下，如上所述，它能通過改變開關組的開關操作很容易執行相反的極性輸出，因此，不必要增加開關數目或單元電容來增加灰度。即，不必增加電路來滿足其特點為反相極性驅動的液晶驅動的輸出需要。這種構造的C-DAC的示例在日本特許公開NO.平8-027075或NO.平9-168824中公開。前者公開了液晶圖象信號控制方法及控制電路。后者公開了切換電容器型DA轉換電路及其控制方法和LCD驅動控制電路及LCD驅動控制方法。
更進一步，液晶還有因為與施加電壓相關的光的透射率不固定而導致存在特定的γ曲線的另一特點。正是這一原因，在液晶驅動電路中，必須執行γ校正以調整γ曲線。γ曲線的特點是曲線形狀取決于施加于液晶電壓而有所不同。光的透射率在響應于液晶一側的參考電壓而使應用電壓為高或低的部分突然變化，但是，光的透射率在應用電壓的中間區域變化相對不活躍。
圖2所示的R-DAC方式液晶驅動電路的特點是能通過分割電阻91調整液晶顯示屏的γ曲線而重放真實色彩。然而，必須準備灰度數目個數的選擇開關。例如，為重放256個灰度，在8位的液晶驅動電路中，必須準備包括用于極性轉變的幀變化開關在內的512個開關。正是這一原因，電路面積隨灰度的增加而增加成為重要的問題。
另一方面，圖3所示的應用C-DAC的液晶驅動電路的特點是能使正常情況下所需單元電容數目通過進一步分割在中間部分的一些位數的C-DAC 90C而減少。在圖3和4中示出的C-DAC 90C是5位的C-DAC。正常情況下，對5位的C-DAC需要64個單元電容，但如圖中所示，通過將5位的C-DAC分割成2個高階位和3個低階位能使單元電容數目減為16。既然作為C-DAC的特點，它能通過改變其中的驅動方式在每幀中被執行極性反向的操作，它就可能在不增加面積執行反極性輸出。
因而，根據應用C-DAC的液晶驅動電路，它能在增加位數時抑制面積增加。但在傳統的C-DAC中，它能根據某預定參數將MUX 96選擇的外部輸入中的γ校正電壓值97分割成唯一的等分段。例如，在8位正常液晶驅動電路，由MUX 96選擇的兩個電壓值之間被5位的C-DAC平均分割為32等分段。但是由于等分段總是跟隨特定的參數(本例為32等分段)，就很難調整液晶的γ曲線。為把輸出調整到液晶γ曲線，一方面必須在應用電壓中心處獲得直線狀輸出，另一方面必須在高電壓和低電壓的部分獲得曲線狀的輸出。
即，在應用R-DAC的驅動電路中，隨位數增加面積增加成為一個問題，而在應用C-DAC的驅動電路中，因γ校正困難而不利于色彩重放。
鑒于前面所述，本發明的一個目的是解決上述問題以提供一種液晶驅動電路使C-DAC的輸出更進一步接近使用C-DAC的液晶驅動電路中液晶顯示屏的γ曲線。
根據發明的第一方面，為達到上述目的，這里給出了一種液晶驅動電路，其帶有一個電容陣列型數-模轉換電路以從與要顯示的N位輸入數據的高階P位一致的外部輸入的多個γ校正電壓值中選擇相鄰的電壓，并且數-模轉換電路從N位的輸入數據中通過均分2個γ校正電壓區間為對應于保留下來的要顯示的輸入數據的低階位的相應數量而產生2N個電壓，從而以液晶驅動電壓方式輸出2N個電壓之一，液晶驅動電路包括一個位轉換電路根據要顯示的輸入數據的位數將位數放大為大于N位的F位，因此將原來選擇的2個γ校正電壓平均分割成比2N-P大的2F-P等分段。
根據發明的第二方面，提供了一種液晶驅動電路，包括數據緩沖電路，其為N位的并帶有N個輸入端子和N個輸出端子以執行要顯示的N位輸入數據的傳送，輸入數據被輸入到朝向與輸出端子連接的下一級的電路的輸入端子，位轉換電路，其帶有N位的輸入端子和N位的輸出端子，用來在與數據緩沖電路的輸出端子連接時根據數據緩沖電路輸出的N位數據的位數進行將N位數據的位數放大為比N位大的F位操作，數據鎖存電路，其帶有F位輸入端子和F位輸出端子以在與位轉換電路的輸出端子連接時保持位轉換電路輸出的F位數據，多路復用器，其既與數據鎖存電路的輸出位中的高階P位連接又與外部的γ校正電源裝置相連，該裝置輸出大量γ校正電壓以根據γ校正電源裝置在參考從數據鎖存電路傳送來的高階P位數據而輸出的多個γ校正電壓的電壓值選擇兩個相鄰電壓，以將原來選擇的模擬電壓傳送到下一級，和G位的電容器陣列型數-模轉換電路，將兩個來自多路復用器的模擬電壓信號和由數據鎖存電路輸出的F位輸出中的低階G位數據(G＝F-P)作為輸入，響應依據數據鎖存電路的輸入數據平均分割的電壓值中的輸入數據將從多路復用器電路輸出的兩個模擬電壓信號平均分割以輸出液晶驅動電壓值，其中G＝F-P＞N-P的關系成立，因而使多路復用器電路選擇的2個γ校正電壓平均分割成的數量大于2N-P。
如上所述，根據本發明使電路的位數增加。傳統C-DAC方式的液晶驅動電路通過參考特定參數僅進行平均分段來輸出。例如，當要顯示的數據為8位時，這8位先被分割成高階的3位和低階的5位。采用5位C-DAC參考高階的3位把由MUX 96選擇的來自外部的2個γ校正電壓平均分割成32等分段。即，傳統C-DAC方式的液晶驅動電路能輸出唯一的32個均分段。本發明的液晶驅動電路提供有位轉換電路將上面顯示的數據位數從8位放大為9位。位轉換電路能使低階位的數目增加，從分割成5位增加為分割成6位，因而將顯示數據分割成高階3位和低階6位，從而使γ校正電壓的最大分段數目從傳統的32提高為64。液晶驅動電路使C-DAC的輸出電壓在從8、16、32和64等分段中選擇分段數目時接近于液晶顯示屏的理想的γ曲線。
本發明上述和進一步的目的及其新穎特點將結合附圖從下面的具體描述中得到更充分理解。但應該理解附圖只是為了解釋而并非是對發明的范圍的限定。
圖1是表示了傳統的液晶驅動電路的一般構造框圖。
圖2是R-DAC方式的液晶驅動電路的構造框圖。
圖3是傳統的C-DAC方式的液晶驅動電路的構造框圖。
圖4是C-DAC的詳細電路圖。
圖5是根據本發明第一實施例的液晶驅動電路的構造框圖。
圖6表示了第一實施例中顯示數據為8位時的框圖。
圖7是根據本發明第二實施例的液晶驅動電路的構造框圖。
圖8示出了對應于圖6中將V0-V1均分成16等分段和將V1到V2等分成16等分段時8位向9位的轉換表。
圖9示出了對應于圖6中將V2-V3均分成32等分段時8位向9位的轉換表。
圖10示出了對應于圖6中將V3-V4均分成64等分段時8位向9位的轉換表。
圖11示出了對應于圖6中將V4-V5均分成64等分段時8位向9位的轉換表。
圖12示出了對應于圖6中將V5-V6均分成32等分段時8位向9位的轉換表。
圖13示出了對應于圖6中將V6-V7均分成16等分段和將V7到V8等分成16等分段時8位向9位的轉換表。
圖14示出了將V0-V1均分成32等分段時8位向9位的轉換表。
圖15示出了將V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分別均分成32等分段時8位向9位的轉換表。
圖16示出了將V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分別均分成32等分段時8位向9位的轉換表。
圖17示出了將V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分別均分成32等分段時8位向9位的轉換表。
圖18示出了將V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分別均分成32等分段時8位向9位的轉換表。
圖19示出了將V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分別均分成32等分段時8位向9位的轉換表。
圖20示出了將V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分別均分成32等分段時8位向9位的轉換表。
圖21示出了將V0-V1、V1-V2、V2-V3、V3-V4、V4-V5、V5-V6、V6-V7、V7-V8分別均分成32等分段時8位向9位的轉換表。
圖22示出了將V0-V1均分成16等分段時8位向9位的轉換表。
圖23示出了將V1-V2均分成32等分段時8位向9位的轉換表。
圖24示出了將V2-V3均分成32等分段時8位向9位的轉換表。
圖25示出了將V2-V3均分成64等分段時8位向9位的轉換表。
圖26示出了將V4-V5均分成32等分段時8位向9位的轉換表。
圖27示出了將V5-V6均分成32等分段時8位向9位的轉換表。
圖28示出了將V6-V7均分成32等分段時8位向9位的轉換表。
圖29示出了將V7-V8均分成16等分段時8位向9位的轉換表。
現在根據附圖詳細描述本發明的優選實施例。圖5是根據本發明第一實施例的液晶驅動電路的構造框圖。參考圖5，N位數據緩沖電路1提供有N位的輸入端子和N位的輸出端子，從而將N位的輸入數據向下一級的位轉換電路2傳送。
位轉換電路2提供有N位的輸入端子和與數據緩沖電路1的輸出端子連接的F位的輸出端子(僅有F＞N)，從而位轉換電路2在偶爾需要時引起N位數據的輸入位數向F位數據的位數放大。
數據鎖存電路3提供有F位的輸入端子和與位轉換電路2的輸出端子連接的F位的輸出端子，因而保持F位的輸入數據。
多路復用器電路4與F位數據鎖存電路3的輸出數據的高階P位數據和輸出X個電壓值的外部輸入γ校正電源(未示出)連接。多路復用器電路4參考從數據鎖存電路3傳來的高階P位數據從外部輸入γ校正電源輸出的X個電壓值中選擇相鄰的兩個電壓值，從而把原來選擇的模擬電壓值傳送到下一級。
數字-模擬轉換電路5是G位的電容器陣列型轉換電路。這里可獲取從多路復用器電路4輸出的兩個模擬電壓信號和由數據鎖存電路3輸出的F位輸出的低階G(G＝F-P)位數據。數字-模擬轉換電路5把從多路復用器電路4輸出的兩個模擬電壓信號平均分段，從而響應于基于數據鎖存電路3的輸入數據被平均分段的電壓值輸入數據輸出液晶驅動電壓值。
此后，將描述本實施例的操作。一般來說，N位C-DAC的輸出電壓Vout以下面兩個公式表示。下面兩公式是在極性轉變期間的輸出電壓Vout＝2Vref-V0-(V1-V0)×α/nVout＝V0+(V1-V0)×α/n(α＝0、1、2、3……、n-1，n＝2N)這里，Vref為外部輸入的參考電壓，以執行C-DAC內部的計算。V0、V1是外部輸入的γ校正電壓。例如，在C-DAC為5位時，Vout以下面公式表示Vout＝2Vref-V0-(V1-V0)×α/32Vout＝V0+(V1-V0)×α/32(α＝0、1、2、3……31)因此，依上面的公式，在C-DAC為5位情況下，可以理解以Vref為參考電壓可允許V0-V1之間電壓差被平均分割成32等分段。
一般地，在256灰度(8位精度)的液晶驅動電路中，根據外部輸入的γ校正電壓應準備V0-V8共9個電壓值。5位的C-DAC把V0-V1之間平均分為32等分段，V1-V2之間平均分為32等分段，V2-V3之間平均分為32等分段，V3-V4之間平均分為32等分段，V4-V5之間平均分為32等分段，V5-V6之間平均分為32等分段，V6-V7之間平均分為32等分段，V7-V8之間平均分為32等分段，最后把外部的γ校正電壓V0-V8以32×8的形式平均分為256等分段實現256灰度。
在本實施例中，舉例而言，C-DAC導致V0-V1之間被分為16等分段，V1-V2之間被分為16等分段，V2-V3之間被分為32等分段，V3-V4之間被分為64等分段，V4-V5之間被分為64等分段，V5-V6之間被分為32等分段，V6-V7之間被分為16等分段，V7-V8之間被分為16等分段，結果C-DAC使V0-V8之間總共被分成256個等分段。即，它允許原來輸出的256灰度電壓通過在9個γ校正電壓V0-V8中變化2個相鄰電壓的分段數目來接近液晶的γ曲線。
為實現上述的分割方法，有必要進行如表1(圖8)至表6(圖13)所示的由N位F位轉換電路2執行的位數放大。更進一步講，對如下描述進行了簡化，圖6框圖中的具體數值根據在本實施例實現256灰度的假設來取代，這里由8位轉變成9位，從而9位的分段分為3個高階位和6個低階位。參考圖6和表1-6，表1(圖8)表示的是對應于圖6的當V0-V1和V1-V2之間均被平均分割為16等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“0000”時，把“000”輸入多路復用器電路4，當高階4位為“0001”時，把“001”輸入給多路復用器電路4。
接著將敘述為輸入到數-模轉換電路5而生成低階6位的方法。在16等分段的情況下，當等分段為16等分段時，低階6位中的低階2位取“00”是合適的。因此用8位輸入的低階4位以原有形式作為低階6位的高階4位，并且再在低階2位加上“00”以向數-模轉換電路5輸入。
表2(圖9)對應于圖6表示的是當V2-V3之間被平均分割為32等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“0010”和“0011”時，輸入多路復用器電路4的是“010”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。當等分段為32等分段時，低階6位中的低階1位為“0”是恰當的。因此，把8位輸入的低階5位按原來的形式作為低階6位的高階5位，而且向其中的低階1位加“0”從而輸入給數-模轉換電路5。
表3A(圖10A)和表3B(圖10B)表示的是當V3-V4之間被平均分割為64等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“0100”、“0101”、“0110”和“0111”時，輸入多路復用器電路4的是“011”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。當等分段為64等分段時，以原來的形式把低階6位輸入給數-模轉換電路5。
表4A(圖11A)和表4B(圖11B)表示的是當V4-V5之間被平均分割為64等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“1000”、“1001”、“1010”和“1011”時，輸入多路復用器電路4的是“100”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。當等分段為64等分段時，以原來的形式把低階6位輸入給數-模轉換電路5。
表5(圖12)對應于圖6表示的是當V5-V6之間被平均分割為32等分段時8位向9位的轉變方法。
判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“1100”或“1101”時，輸入多路復用器電路4的是“101”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。當等分段為32等分段時，低階6位中的低階1位為“0”是恰當的。因此，把8位輸入的低階5位按原來的形式作為低階6位的高階5位，而且向其中的低階1位加“0”從而輸入給數-模轉換電路5。
表6(圖13)表示的是對應于圖6的當V6-V7和V7-V8之間均被平均分割為16等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“1110”時，把“110”輸入多路復用器電路4，當高階4位為“1111”時，把“111”輸入給多路復用器電路4。
接著將敘述生成低階6位以輸入到數-模轉換電路5的方法。在16等分段的情況下，當等分段為16等分段時，低階6位中的低階2位取“00”是合適的。因此用8位輸入的低階4位以原有形式作為低階6位的高階4位，并且將其再在低階2位加上“00”以向數-模轉換電路5輸入。
當執行上述的分割過程時，有必要準備6位的C-DAC，因為V3-V4之間和V4-V5之間有64個等分段。即在傳統8位液晶驅動電路中，用5位的C-DAC，而在本實施例中需準備位數放大為6的C-DAC。6位C-DAC的輸出電壓以下面公式表示Vout＝2Vref-Vm-(Vm+1-Vm)×α/64Vout＝Vm+(Vm+1-Vm)×α/64(α＝0、1、2、3……63m＝0、1、2、3……7)該公式表示兩個電壓之間被平均分割成64等分段。在本實施例中，因為V0-V1之間被平均分割成16等分段，α值可取0，4，8…。因為V2-V3和V5-V6之間均被平均分割成32等分段，α值可取0，2，4，6，8…。
接著敘述本發明的第二實施例。圖7是根據本發明第二實施例的液晶驅動電路的構造框圖。本實施例的N位-F位轉換電路20因為帶有多個與第一實施例中相同的N位-F位轉換電路(參考圖5)而不同于第一實施例。第一位轉換電路21、第二位轉換電路22、第三位轉換電路23、第四位轉換電路24等等的各個位轉換電路的輸出數據格式各不相同。朝向下一級的鎖存電路3，外部選擇信號使大量N位-F位轉換電路之一被選中以根據外部的選擇信號進行數據輸入。正是這一原因，輸入鎖存電路3的數據格式能從許多種帶有各自不同特性的輸出數據中被選出。
在本實施例中，有許多種位數轉換電路。256灰度可以這樣的方式構成C-DAC依據外部輸入的選擇信號將V0-V1之間分為32等分段，V1-V2之間分為32等分段，V2-V3之間分為32等分段，V3-V4之間分為32等分段，V4-V5之間分為32等分段，V5-V6之間分為32等分段，V6-V7之間分為32等分段，V7-V8之間分為32等分段。而且，256灰度可以這樣的方式構成C-DAC依據外部輸入的選擇信號將V0-V1之間分為16等分段，V1-V2之間分為16等分段，V2-V3之間分為32等分段，V3-V4之間分為64等分段，V4-V5之間分為64等分段，V5-V6之間分為32等分段，V6-V7之間分為16等分段，V7-V8之間分為16等分段。另外256灰度還可以這樣的方式構成C-DAC依據外部輸入的選擇信號將V0-V1之間分為16等分段，V1-V2之間分為32等分段，V2-V3之間分為32等分段，V3-V4之間分為64等分段，V4-V5之間分為32等分段，V5-V6之間分為32等分段，V6-V7之間分為32等分段，V7-V8之間分為16等分段。
為實現上述的分割方法，有必要進行如表1(圖8)至表22(圖29)所示的由N位-F位轉換電路20執行的位數放大。
首先表7(圖14)到表14(圖21)表示將V0-V1之間分為32等分段，V1-V2之間分為32等分段，V2-V3之間分為32等分段，V3-V4之間分為32等分段，V4-V5之間分為32等分段，V5-V6之間分為32等分段，V6-V7之間分為32等分段，V7-V8之間分為32等分段。
表7(圖14)表示的是當V0-V1之間被平均分割為32等分段時8位向9位的轉變方法。從8位輸入的高階3位判斷高階3位以輸入多路復用器電路4，從而以原來形式用作低階6位中的高階4位。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。當等分段為32等分段時，低階6位中的低階1位為“0”是恰當的。因此，把8位輸入的低階5位按原來的形式作為低階6位的高階5位，而且向其中的低階1位加“0”從而輸入給數-模轉換電路5。
表8(圖15)表示的是當V1-V2之間被平均分割為32等分段時8位向9位的轉變方法。從8位輸入的高階3位判斷高階3位以輸入多路復用器電路4，從而以原來形式用作低階6位中的高階4位。
表9(圖16)表示的是當V2-V3之間被平均分割為32等分段時8位向9位的轉變方法。從8位輸入的高階3位判斷高階3位以輸入多路復用器電路4，從而以原來形式用作低階6位中的高階4位。
表10(圖17)表示的是當V3-V4之間被平均分割為32等分段時8位向9位的轉變方法。從8位輸入的高階3位判斷高階3位以輸入多路復用器電路4，從而以原來形式用作低階6位中的高階4位。
表11(圖18)表示的是當V4-V5之間被平均分割為32等分段時8位向9位的轉變方法。從8位輸入的高階3位判斷高階3位以輸入多路復用器電路4，從而以原來形式用作低階6位中的高階4位。
表12(圖19)表示的是當V5-V6之間被平均分割為32等分段時8位向9位的轉變方法。從8位輸入的高階3位判斷高階3位以輸入多路復用器電路4，從而以原來形式用作低階6位中的高階4位。
表13(圖20)表示的是當V6-V7之間被平均分割為32等分段時8位向9位的轉變方法。從8位輸入的高階3位判斷高階3位以輸入多路復用器電路4，從而以原來形式用作低階6位中的高階4位。
表14(圖21)表示的是當V7-V8之間被平均分割為32等分段時8位向9位的轉變方法。從8位輸入的高階3位判斷高階3位以輸入多路復用器電路4，從而以原來形式用作低階6位中的高階4位。
而后，表1(圖8)至表6(圖13)表示將V0-V1之間分為16等分段，V1-V2之間分為16等分段，V2-V3之間分為32等分段，V3-V4之間分為64等分段，V4-V5之間分為64等分段，V5-V6之間分為32等分段，V6-V7之間分為16等分段，V7-V8之間分為16等分段。
這種情況的轉換方法示于表1(圖8)至表6(圖13)。表1(圖8)表示的是當V0-V1和V1-V2之間均被平均分割為16等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位輸入多路復用器電路4。當高階4位為“0000”時，把“000”輸入多路復用器電路4，當高階4位為“0001”時，把“001”輸入給多路復用器電路4。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。在16等分段的情況下，當等分段為16等分段時，低階6中的低階2位取“00”是合適的。因此用8位輸入的低階4位以原有形式作為低階6位的高階4位，并且將其再在低階2位加上“00”以向數-模轉換電路5輸入。
表2(圖9)表示的是當V2-V3之間被平均分割為32等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“0010”和“0011”時，輸入多路復用器電路4的是“010”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。當等分段為32等分段時，低階6位中的低階1位為“0”是恰當的。因此，把8位輸入的低階5位按原來的形式作為低階6位的高階5位，而且向其中的低階1位加“0”從而輸入給數-模轉換電路5。
表3A(圖10A)和表3B(圖10B)表示的是當V3-V4之間被平均分割為64等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“0100”、“0101”、“0110”和“0111”時，輸入多路復用器電路4的是“011”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。當等分段為64等分段時，以原來的形式把低階6位輸入給數-模轉換電路5。
表4A(圖11A)和表4B(圖11B)表示的是當V4-V5之間被平均分割為64等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“1000”、“1001”、“1010”和“1011”時，輸入多路復用器電路4的是“100”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。當等分段為64等分段時，以原來的形式把低階6位輸入給數-模轉換電路5。
表5(圖12)表示的是當V5-V6之間被平均分割為32等分段時8位向9位的轉變方法。
判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“1100”和“1101”時，輸入多路復用器電路4的是“101”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。當等分段為32等分段時，低階6位中的低階1位為“0”是恰當的。因此，把8位輸入的低階5位按原來的形式作為低階6位的高階5位，而且向其中的低階1位加“0”從而輸入給數-模轉換電路5。
表6(圖13)表示的是當V6-V7和V7-V8之間均被平均分割為16等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位向多路復用器電路4輸入。當高階4位為“1110”時，把“110”輸入多路復用器電路4，當高階4位為“1111”時，把“111”輸入給多路復用器電路4。
接著將敘述生成低階6位以輸入到數-模轉換電路5的方法。在16等分段的情況下，當等分段為16等分段時，低階6位中的低階2位取“00”是合適的。因此用8位輸入的低階4位以原有形式作為低階6位的高階4位，并且將其再在低階2位加上“00”以向數-模轉換電路5輸入。
然后是第二實施例的第三種情況，其中表15(圖22)到表22(圖29)表示將V0-V1之間分為16等分段，V1-V2之間分為32等分段，V2-V3之間分為32等分段，V3-V4之間分為64等分段，V4-V5之間分為32等分段，V5-V6之間分為32等分段，V6-V7之間分為32等分段，V7-V8之間分為16等分段。
參考表15(圖22)到表22(圖29)對第二實施例的第三種情況中的轉變方法作如下描述表15(圖22)表示的是當V0-V1之間被平均分割為16等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位輸入多路復用器電路4，當高階4位為“0000”時，向多路復用器電路4輸入“000”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。等分段數為16情況下，在等分段為16時低階6位中的低階2位取“00”是恰當的。因此，把8位輸入的低階4位按原來的形式作為低階6位的高階4位，而且向其中的低階2位加“00”從而輸入給數-模轉換電路5。
表16(圖23)表示的是當V1-V2之間被平均分割為32等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階3位輸入多路復用器電路4，當高階4位為“0001”和“0010”時，向多路復用器電路4輸入“001”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。在等分段為32時，可參考從8位輸入數據減去16方式得到的8位數據。例如當輸入的數據具有第38灰度“00100110”，從其中減去16而轉變成為“00010110”。在轉變后將其中的低階5位以低階6位的高階5位的原有方式使用。而且向其余的低階1位加“0”從而輸入給數-模轉換電路5。
表17(圖24)表示的是當V2-V3之間被平均分割為32等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位輸入多路復用器電路4，當高階4位為“0011”和“0100”時，向多路復用器電路4輸入“010”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。在等分段為32時，可參考從8位輸入數據減去16的方式得到的8位數據。在轉變后將其中的低階5位以低階6位的高階5位的原有方式使用。而且向其余的低階1位加“0”從而輸入給數-模轉換電路5。
表18A(圖25A)和表18B(圖24B)表示的是當V2-V3之間被平均分割為64等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階4位輸入多路復用器電路4，當高階4位為“0101”、“0110”、“0111”和“1000”時，向多路復用器電路4輸入“011”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。在等分段為64時，可參考從8位輸入數據減去16的方式得到的8位數據。在轉變后低階6位以原有方式輸入給數-模轉換電路5。
表19(圖26)表示的是當V4-V5之間被平均分割為32等分段時8位向9位的轉變方法。判斷高階3位以從8位輸入的高階4位輸入多路復用器電路4。當高階4位為“1001”和“1010”時，向多路復用器電路4輸入“100”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。在等分段為32時，可參考從8位輸入數據減去16的方式得到的8位數據。在轉變后將其中的低階5位以低階6位的高階5位的原有方式使用。而且向其余的低階1位加“0”從而輸入給數-模轉換電路5。
表20(圖27)表示的是當V5-V6之間被平均分割為32等分段時8位向9位的轉變方法。判斷高階3位以從8位輸入的高階3位輸入多路復用器電路4。當高階4位為“1011”和“1100”時，向多路復用器電路4輸入“101”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。在32等分段時，可參考從8位輸入數據減去16方式得到的8位數據。在轉變后將其中的低階5位以低階6位的高階5位的原有方式使用。而且向剩下的低階1位加“0”從而輸入給數-模轉換電路5。
表21(圖28)表示的是當V6-V7之間被平均分割為32等分段時8位向9位的轉變方法。判斷高階3位以從8位輸入的高階3位輸入多路復用器電路4。當高階4位為“1101”和“1110”時，向多路復用器電路4輸入“110”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。在等分段為32時，可參考從8位輸入數據減去16方式得到的8位數據。在轉變后將其中的低階5位以低階6位的高階5位的原有方式使用。而且向其余的低階1位加“0”從而輸入給數-模轉換電路5。
表22(圖21)表示的是當V7-V8之間被平均分割為16等分段時8位向9位的轉變方法。首先判斷高階3位以從8位輸入的高階3位輸入多路復用器電路4。當高階4位為“1111”時，向多路復用器電路4輸入“111”。
然后，敘述生成低階6位以輸入給數-模轉換電路5的方法。等分段數為16情況下，低階6位中的低階2位在等分段為16時取“00”是恰當的。因此，把8位輸入的低階4位按原樣作為低階6位的高階4位，并向其中的低階2位加“00”從而輸入給數-模轉換電路5。
如上所述，根據本發明的第二實施例，由于使用了大量N位-F位轉換電路，所產生的效果是它能改換分段方式。
如上所述，根據本發明，通過在C-DAC內增加位數使得分段的種類增加。在傳統的C-DAC中，無論γ校正電壓多大僅能使兩r校正電壓之間平均分割為固定數目的等分段。由于這一原因，根據本發明，使r校正電壓的分段數目隨校正電壓大小而變化，如8、16、32等等分段，使C-DAC的輸出更進一步接近液晶顯示屏的理想γ曲線。
盡管對本發明的優選實施例進行了具體描述，這種描述只是為了解釋的目的，應該理解在不脫離下面權利要求的精神和范圍時可對其進行變化和修改。
權利要求
1.液晶驅動電路，其帶有一個電容陣列型數-模轉換電路以根據要顯示的N位輸入數據的高階P位從外部輸入的多個γ校正電壓值中選擇相鄰兩個的電壓，并且所述數-模轉換電路從所述N位的輸入數據中通過均分原來選擇的2個γ校正電壓為對應于要顯示的輸入數據的其余的低階位的相應數量而產生2N個電壓，從而通過液晶驅動電壓輸出2N個電壓之一，該液晶驅動電路包括位轉換電路，根據要顯示的所述輸入數據的位數將該位數放大為大于N位的F位，從而將原來選擇的2個γ校正電壓平均分割成大于2N-P的2F-P個等分段。
2.液晶驅動電路，包括數據緩沖電路，其為N位的帶有N個輸入端子和N個輸出端子，以對要顯示的N位輸入數據進行傳送，所述輸入數據被輸入到所述朝向與所述輸出端子連接的下一級電路的所述輸入端子；位轉換電路，帶有N位的輸入端子和N位的輸出端子，用來在與所述數據緩沖電路的輸出端子連接時根據所述數據緩沖電路輸出的N位數據的位數對N位數據的位數進行放大成為大于N位的F位；數據鎖存電路，其帶有F位輸入端子和F位輸出端子，以保持所述位轉換電路輸出為F位數據，同時與所述位轉換電路的輸出端子連接；多路復用器，其既與所述數據鎖存電路的輸出位中的高階P位連接又與外部的γ校正電源裝置相連，該γ校正電源裝置輸出多個γ校正電壓，該多路復用器以從所述γ校正電源裝置在參考從所述數據鎖存電路傳送來的高階P位數據時輸出的所述多個γ校正電壓的電壓值中選擇兩個相鄰電壓，從而將先前選擇的模擬電壓傳送到下一級；G位的電容器陣列型數-模轉換電路，將兩個來自所述多路復用器的模擬電壓信號和由所述數據鎖存電路輸出的F位輸出中的低階G位數據(G＝F-P)作為輸入，響應根據所述數據鎖存電路的輸入數據而平均分割的電壓值中的輸入數據，將從所述多路復用器電路輸出的兩個模擬電壓信號平均分割并且輸出液晶驅動電壓值，其中G＝F-P＞N-P的關系成立，因而使所述多路復用器電路選擇的2個γ校正電壓平均分割成的數量大于2N-P。
3.根據權利要求1所述的液晶驅動電路，其中所述選中的兩個γ校正電壓之間的分段數目可以選擇以響應分段的γ校正電壓值。
4.根據權利要求2所述的液晶驅動電路，其中所述選中的兩個γ校正電壓之間的分段數目可以選擇以響應分段的γ校正電壓值。
5.根據權利要求2所述的液晶驅動電路，其中在所述數據緩沖電路和所述數據鎖存電路之間設置有多個并行的位轉換電路，其數據格式各不相同，并且還有一個連接裝置，其在依據外部信號選擇所述多個位轉換電路之一時，將所述數據緩沖電路和所述數據鎖存電路與一個位轉換電路連接，能使輸入所述數據鎖存電路的數據格式從多種數據格式中選擇。
6.根據權利要求1-5之一所述的液晶驅動電路，其中輸出極性可交替變化。
全文摘要
一種液晶驅動電路改進了傳統C－DAC方法液晶驅動電路的輸出電壓難以與γ曲線一致的不足而能使輸出電壓接近液晶顯示屏的理想γ曲線。一個多路復用器電路4基于要顯示的N位輸入數據的高階P位從大量從外部輸入的γ校正電壓中選擇兩相鄰的電壓。數－模轉換電路將原來選擇的兩個γ校正電壓之間平均分割為對應于保留下來的要顯示的數據的低階位的相應數量。還提供有位轉換電路把顯示數據的位數放大為大于N位的F位。
文檔編號G02F1/133GK1227947SQ99102719
公開日1999年9月8日 申請日期1999年3月4日 優先權日1998年3月4日
發明者加藤文彥 申請人:日本電氣株式會社