一種薄膜晶體管陣列基板、液晶顯示裝置及其制造方法

一種薄膜晶體管陣列基板、液晶顯示裝置及其制造方法
【專利摘要】本發明公開了一種薄膜晶體管陣列基板、液晶顯示裝置及其制造方法，包括：一基板，所述基板上包括顯示區及圍繞所述顯示區的邊框區；所述基板上設置柵極層、有源層、及位于所述柵極層與所述有源層之間的第一絕緣層，所述第一絕緣層包括位于所述顯示區的第一亞絕緣層和位于所述邊框區的第二亞絕緣層；所述第二亞絕緣層厚度大于所述第一亞絕緣層厚度。根據本發明實施例提供的方法，通過將基板上顯示區的第一亞絕緣層的厚度設置的小于位于邊框區的第二亞絕緣層的厚度，在增加了顯示區中像素單元存儲電容的同時，增加了邊框區域電路中薄膜晶體管的耐擊穿能力。
【專利說明】一種薄膜晶體管陣列基板、液晶顯示裝置及其制造方法

【技術領域】
[0001]本發明涉及液晶顯示器【技術領域】，尤其涉及一種薄膜晶體管陣列基板、液晶顯示裝置及其制造方法。

【背景技術】
[0002]隨著顯示技術的迅速發展，LCD (liquid crystal display，液晶顯示器)的顯示分辨率越來越高。顯示分辨率越高的LCD中，像素單元的數量以及像素單元的密度也就越來越大，從而導致LCD中像素單元所占面積也越來越小。當LCD分辨率高于600PPI時，由于像素單元面積的減小，像素單元的存儲電容急劇減小，使得LCD出現閃爍、crosstalk等異常現象。現有技術中，主要是通過減小薄膜晶體管陣列基板中薄膜晶體管的柵電極層與溝道層之間的柵絕緣層膜厚度；或者，減小像素電極與公共電極之間的鈍化層厚度，從而增加像素單元的存儲電容來解決這些問題。但是這樣會使得薄膜晶體管的可靠性降低，導致位于LCD邊框區域電路中薄膜晶體管的耐擊穿能力下降，很容易被擊穿。


【發明內容】

[0003]本發明實施例提供一種薄膜晶體管陣列基板、液晶顯示裝置及其制造方法，用以解決現有技術中存在的顯示屏邊框區電路中薄膜晶體管很容易被擊穿的技術問題。
[0004]本發明實施例提供一種薄膜晶體管陣列基板，包括一基板，所述基板上包括顯示區及圍繞所述顯示區的邊框區；
[0005]所述基板上設置柵極層、有源層、及位于所述柵極層與所述有源層之間的第一絕緣層，所述第一絕緣層包括位于所述顯示區的第一亞絕緣層和位于所述邊框區的第二亞絕緣層；
[0006]所述第二亞絕緣層厚度大于所述第一亞絕緣層厚度。
[0007]本發明實施例提供一種液晶顯示裝置，包括上述所述的薄膜晶體管陣列基板。
[0008]本發明實施例提供一種薄膜晶體管陣列基板的制造方法，包括:
[0009]在所述柵極層和所述有源層之間沉積第一絕緣層，所述第一絕緣層包括位于顯示區的第一亞絕緣層和位于邊框區的第二亞絕緣層；
[0010]通過半掩模法圖案化所述第一絕緣層，使得所述第一絕緣層中位于所述邊框區的第二亞絕緣層的厚度大于所述第一絕緣層中位于顯示區的第一亞絕緣層的厚度。
[0011]根據本發明實施例提供的薄膜晶體管陣列基板及其制造方法，由于顯示區的柵極層和有源層之間的第一亞絕緣層的厚度越小，顯示區中像素單元的存儲電容越大，邊框區的柵極層和有源層之間的第二亞絕緣層的厚度越大，邊框區電路中薄膜晶體管的耐擊穿能力也越大。因此通過將基板上顯示區的第一亞絕緣層的厚度設置的小于位于邊框區的第二亞絕緣層的厚度，在增加了顯示區中像素單元存儲電容的同時，增加了邊框區域電路中薄膜晶體管的耐擊穿能力。

【專利附圖】

【附圖說明】
[0012]為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域的普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。
[0013]圖1為本發明實施例一提供的一種薄膜晶體管陣列基板平面示意圖；
[0014]圖2為本發明實施例一提供的顯不區俯視圖；
[0015]圖3為本發明實施例一提供的邊框區俯視圖；
[0016]圖4為本發明實施例一提供的顯示區薄膜晶體管陣列基板剖面示意圖；
[0017]圖5為本發明實施例一提供的邊框區薄膜晶體管陣列基板剖面示意圖；
[0018]圖6為為本發明實施例一提供的一種薄膜晶體管陣列基板剖面示意圖；
[0019]圖7為為本發明實施例一提供的一種薄膜晶體管陣列基板剖面示意圖；
[0020]圖8至圖11為本發明實施例一提供的制作第一絕緣層過程中薄膜晶體管陣列基板剖面示意；
[0021]圖12為本發明實施例二提供的一種薄膜晶體管陣列基板剖面示意圖；
[0022]圖13為本發明實施例二提供的一種薄膜晶體管陣列基板剖面示意圖；
[0023]圖14至圖19為本發明實施例二提供的制作第二絕緣層過程中薄膜晶體管陣列基板剖面示意；
[0024]圖20為本發明實施例三提供的顯示區薄膜晶體管陣列基板剖面示意圖；
[0025]圖21為本發明實施例三提供的邊框區薄膜晶體管陣列基板剖面示意圖；
[0026]圖22為本發明實施例三提供的邊框區薄膜晶體管陣列基板剖面示意圖；
[0027]圖23為本發明實施例三提供的一種薄膜晶體管陣列基板剖面示意圖。

【具體實施方式】
[0028]為了使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明作進一步地詳細描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。
[0029]在本發明實施例中，為了解決顯示屏邊框區電路中薄膜晶體管很容易被擊穿的技術問題，通過將基板上顯示區的柵極層和有源層之間的第一亞絕緣層的厚度設置的小于位于邊框區的柵極層和有源層之間的第二亞絕緣層的厚度，在增加了顯示區中像素單元存儲電容的同時，增加了邊框區域電路中薄膜晶體管的耐擊穿能力。
[0030]下面通過具體的實施例詳細說明。
[0031]實施例一
[0032]如圖1所示，本發明實施例一提供的基板平面示意圖。圖1中，基板包括顯示區102及圍繞顯示區102的邊框區101。如圖2所示，為顯示區102的俯視圖。圖2中多條數據線205和多條掃描線202彼此絕緣交叉限定多個子像素，每個子像素包括第一電極層204。數據線205與薄膜晶體管的源極201電連接，第一電極層204與薄膜晶體管的漏極203電連接。如圖3所示，為邊框區101的俯視圖。邊框區101中包括多個TFT器件，每個TFT器件包括源極201、漏極203和柵極207。下面分別通過顯示區102和邊框區101的剖面結構圖來描述本發明實施例所采用的方案。
[0033]如圖4所示，本發明實施例一提供的一種顯示區的薄膜晶體管陣列基板剖面示意圖。圖4為圖2中A1A2處的剖面圖，也就是即顯示區102包括TFT器件區域的剖面圖，包括一基板301，基板301上包括顯示區102及圍繞所述顯示區的邊框區101 ;基板301上設置柵極層305、有源層303、及位于所述柵極層305與所述有源層303之間的第一絕緣層，第一絕緣層包括位于所述顯示區102的第一亞絕緣層3041和位于邊框區101的第二亞絕緣層；第二亞絕緣層厚度大于第一亞絕緣層3041厚度。在基板301與柵極層305之間設置有緩沖層302，緩沖層302上設置有有源層303。圖4所示薄膜晶體管陣列基板剖面示意圖為頂柵結構的薄膜晶體管陣列基板，因此有源層303位于基板301與柵極層305之間；而在底柵結構的薄膜晶體管陣列基板中，柵極層位于基板與有源層之間。另外，在柵極層305上還覆蓋一層電極間絕緣層306，電極間絕緣層306上方為平坦化層307。平坦化層307上設置有第二電極層310和第二絕緣層308。
[0034]如圖5所示，本發明實施例一提供的一種邊框區的薄膜晶體管陣列基板剖面示意圖。圖5為圖3中B1B2線處的剖面圖，即邊框區101包括TFT器件區域的剖面圖，包括:一基板301，基板301上設置有緩沖層302。緩沖層302上設置有有源層303，第一絕緣層中位于邊框區的第二亞絕緣層3042位于有源層303上。柵極層305位于第一亞絕緣層3041上方，另外，還包括通過過孔結構覆蓋有源層303的有源極/漏極金屬層309。同時，柵極層305上依次設置有電極間絕緣層306、平坦化層307以及第二絕緣層308。
[0035]具體的，如圖6所示，為本發明實施例一提供的一種薄膜晶體管陣列基板剖面示意圖。圖6中的左邊虛線框中為顯示區102的薄膜晶體管陣列基板剖面，在顯示區中的柵極層305與有源層303之間設置有第一亞絕緣層3041，而在圖6中的右邊虛線框中為邊框區101的薄膜晶體管陣列基板剖面，在邊框區101中的柵極層305與有源層303之間設置有第二亞絕緣層3042。第一亞絕緣層3041和第二亞絕緣層3042組成了第一絕緣層304。繼續參考圖6所示，第一亞絕緣層3041的厚度小于第二亞絕緣層3042的厚度。具體來說，位于顯示區102TFT器件區域的第一亞絕緣層3041厚度大于等于500納米，且小于等于1000納米，而為邊框區101TFT器件區域的第二亞絕緣層厚度大于等于1400納米，且小于等于1600納米。
[0036]繼續參考圖2-圖6，其中第一絕緣層304 —般采用氧化硅S1x或者氮化硅SiNx制作，緩沖層302的材料一般為二氧化硅，有源層303材料為非晶硅材料或多晶硅材料。另夕卜，如圖12所示，第一電極層204為像素電極層，第二電極層310為公共電極層，故第一電極層204和第二電極層310的材料可以選擇為氧化銦錫，也可以選擇其他材料。優選的，為了增加顯示面板的穿透率，選擇透明金屬氧化物等材料，如ITO(氧化銦錫)等。基板301的材料可以選擇玻璃或者樹脂等材料，在此并不限定。對于，第二絕緣層308 —般采用氮化娃SiNx制作。
[0037]邊框區中包括驅動電路區和非驅動電路區，為了在增加邊框區第二亞絕緣層厚度的同時，不對邊框區中驅動電路產生影響，還需要分別對邊框區中驅動電路區和非驅動電路區的第二亞絕緣層設置不同的厚度。具體如下:
[0038]如圖7所示，為本發明實施例一提供的一種薄膜晶體管陣列基板剖面示意圖。圖7為圖3中B3B4處的剖面圖。包括:一基板301，基板301上設置有緩沖層302。緩沖層302上設置有有源層303，同時有源層303上方設置有柵極層305，位于柵極層305有源層303之間的為第二亞絕緣層3042所包括的位于驅動電路區103(圖7中左側虛線框所示)的第二子絕緣層3044 ;而邊框區的非驅動電路區104(圖7中右側虛線框所示)第二亞絕緣層3042所包括的第一子絕緣層3043位于有源層303和電極間絕緣層306之間。電極間絕緣層306上設有平坦化層307以及第二絕緣層308。
[0039]從圖7中可以看出，邊框區的第二亞絕緣層3042包括位于非驅動電路區104的第一子絕緣層3043和位于驅動電路區103的第二子絕緣層3044，由于第二子絕緣層3044位于驅動電路區，為了能夠是驅動電路區的電子元件能夠正常的工作，不能將該區域的第二亞亞絕緣層設置過厚，故將第二子絕緣層3044厚度設置的與第一亞絕緣層厚度相同。而可以將在位于非驅動電路區104的第一子絕緣層3043厚度設置大于第二子絕緣層3044厚度。從而保證在增加邊框區域電路中薄膜晶體管的耐擊穿能力，同時，且在驅動電路區域的電子元件能夠正常工作，還有使得顯示區中像素單元存儲電容并不減少。邊框區的第二亞絕緣層中第二子絕緣層厚度大于等于500納米，且小于等于1000納米，邊框區的第二亞絕緣層中第一子絕緣層厚度大于等于1400納米，且小于等于1600納米。另外，邊框區中的驅動電路區一般設置有緩沖電路和/或多路復用電路，通過在該區域電路中生成厚度與第一亞絕緣層厚度相同的第二子絕緣層可以避免對電路驅動性能產生影響。
[0040]本發明實施例還提供了上述實施例一的薄膜晶體管陣列基板的制作方法，結合圖8至圖11，包括:提供一基板301，在基板301上形成柵極層305和有源層303 ;在柵極層305和有源層303之間沉積第一絕緣層304，第一絕緣層304包括位于顯示區的第一亞絕緣層和位于邊框區的第二亞絕緣層；通過半掩模法圖案化所述第一絕緣層304，使得第一絕緣層304中位于位于邊框區的第二亞絕緣層的厚度大于第一絕緣層中顯示區的第一亞絕緣層的厚度。
[0041]具體的，如圖8至圖11所示:
[0042]步驟1:如圖8所示，在有源層303上形成一層第一絕緣層304后，在該第一絕緣層304上形成一層光刻膠312 ;第一絕緣層304包括位于顯示區102的第一亞絕緣層3041，以及位于邊框區101的第二亞絕緣層3042 ;第二亞絕緣層3042包括位于非驅動電路區的第一子絕緣層3043和位于驅動電路區的第二子絕緣層3044 ;
[0043]步驟2:如圖9所示，通過半掩模法圖案化對該光刻膠曝光，以將覆蓋該第一絕緣層304中顯示區102的第一亞絕緣層3041上對應的光刻膠全部去除，將覆蓋該第一絕緣層304中邊框區101的第二亞絕緣層3042中位于驅動電路區的第二子絕緣層3044上對應的光刻膠去除，將覆蓋該第一絕緣層304中邊框區101的第二亞絕緣層3042中位于非驅動電路區的第一子絕緣層3043上對應的光刻膠保留；
[0044]步驟3:如圖10所示，對顯示區102的第一亞絕緣層3041以及邊框區101中位于驅動電路區的第二子絕緣層3044進行刻蝕，使得第一亞絕緣層3041的厚度與第二子絕緣層3044的厚度相同，且小于邊框區101的第一子絕緣層3043的厚度；
[0045]步驟4:如圖11所示，去除覆蓋邊框區101中位于非驅動電路區的第一子絕緣層3043上對應的光刻膠。
[0046]需要說明的，本發明實施例還包括其他部件的形成步驟，比如公共電極的形成步驟，本發明實施例對其他部件的的形成步驟不加以限制，所以在實施例一以及以下的其他實施例中不加以說明。
[0047]優選的，第一亞絕緣層厚度大于等于500納米，且小于等于1000納米，第二亞絕緣層厚度大于等于1400納米，且小于等于1600納米。
[0048]邊框區包括驅動電路區；第二亞絕緣層包括第一子絕緣層和第二子絕緣層，第二子絕緣層位于驅動電路區。為了在增加邊框區域電路中薄膜晶體管的耐擊穿能力的同時，使得顯示區中像素單元存儲電容并不減少，第二子絕緣層厚度與所述第一亞絕緣層厚度相同，即第二子絕緣層厚度大于等于500納米，且小于等于1000納米。
[0049]上述實施例中，通過將基板上顯示區的第一亞絕緣層的厚度設置的小于位于邊框區的第二亞絕緣層的厚度，在增加了顯示區中像素單元存儲電容的同時，增加了邊框區域電路中薄膜晶體管的耐擊穿能力。
[0050]還可以通過增加邊框區中位于平坦化層上的第二絕緣層厚度，減小顯示區中平坦化層上的第二絕緣層厚度，實現同時增加顯示區中像素單元存儲電容與增加邊框區域電路中薄膜晶體管的耐擊穿能力，具體參見實施例二。
[0051]實施例二
[0052]如圖12所示，本發明實施例二提供的一種薄膜晶體管陣列基板剖面示意圖。圖12為圖2中顯示區102中沿A3A4線處的剖面圖，基板301上依次設置緩沖層302、第一絕緣層中位于顯示區的第一亞絕緣層3041、電極間絕緣層306、平坦化層307、第二電極層310、第一電極層204，位于第二電極層310與第一電極層204之間的第二絕緣層中位于顯示區的第三亞絕緣層3081。
[0053]其中，第一絕緣層還包括位于位于邊框區的第二亞絕緣層；第二亞絕緣層厚度大于第一亞絕緣層厚度。第一亞絕緣層厚度大于等于500納米，且小于等于1000納米。第二亞絕緣層厚度大于等于1400納米，且小于等于1600納米。
[0054]圖12中第三亞絕緣層3081為第二絕緣層位于顯示區102的部分，第二絕緣層位于邊框區101的部分為第四亞絕緣層。具體的，如圖13所示，為本發明實施例二提供的一種薄膜晶體管陣列基板剖面示意圖。圖13中的左邊為圖2中顯示區102中沿A3A4線的剖面圖，在顯示區102中，平坦化層307上設置有第二電極層310，第二電極層310與第一電極層204之間設置有第三亞絕緣層3081，其中，第一電極層204為像素電極層，第二電極層310為公共電極層。圖13中的右邊為圖3中B3B4線處的剖面圖，由于在邊框區101中無子像素的設置，無需進行顯示工作，故未在其中設置第一電極層204和第二電極層310，第四亞絕緣層3802位于平坦化層307之上。邊框區101中的第四亞絕緣層3802與顯示區102的第三亞絕緣層3081組成了第二絕緣層308，且邊框區101中的第四亞絕緣層3802的厚度大于顯示區102的第三亞絕緣層3081的厚度。其中，第四亞絕緣層厚度大于等于200納米，且小于等于300納米。第三亞絕緣層厚度大于等于80納米，且小于等于100納米。
[0055]另外，如圖14-19所示，第四亞絕緣層與第三亞絕緣層厚度通過半掩模法同時形成。
[0056]具體的，步驟1:如圖14所示，在位于平坦化層307上的第二電極層310上沉積第二絕緣層308 ；
[0057]步驟2:如圖15所示，在第二絕緣層308上形成光刻膠410 ;第二絕緣層308包括位于第二電極層310上的第三亞絕緣層3081和位于平坦化層307上的第四亞絕緣層3082 ；
[0058]步驟3:如圖16所示，通過半掩模法對第二絕緣層308上的光刻膠410進行曝光，以將覆蓋第二絕緣層308中第三亞絕緣層3081上的光刻膠去除、覆蓋在第二絕緣層308中第四亞絕緣層3082上的光刻膠保留；
[0059]步驟4:如圖17所示，將未覆蓋光刻膠410的第二絕緣層308中第三亞絕緣層3081進行刻蝕，使得第四亞絕緣層3082厚度大于第三亞絕緣層3081厚度；
[0060]步驟5:如圖18所示，將覆蓋在第二絕緣層308中第四亞絕緣層3082上的光刻膠410通過灰化方式去除；
[0061]步驟6:如圖19所示，在第二絕緣層308中第四亞絕緣層3082上形成第一電極層204。
[0062]上述實施例中，通過增加第二絕緣層位于邊框區中的第四亞絕緣層的厚度，減小第二絕緣層位于顯示區中的第三亞絕緣層的厚度，實現同時增加顯示區中像素單元存儲電容與增加邊框區域電路中薄膜晶體管的耐擊穿能力。
[0063]本發明實施例不僅適用于頂柵結構的薄膜晶體管陣列基板，還適用于底柵結構的薄膜晶體管陣列基板，具體參見實施例三。
[0064]實施例三
[0065]如圖20所示，本發明實施例三提供的一種顯示區的薄膜晶體管陣列基板剖面示意圖。圖20為圖2中A1A2線處的剖面圖，也就是即顯示區102包括TFT器件區域的剖面圖，包括一基板1001，基板1001上包括顯示區102及圍繞所述顯示區的邊框區101 ;基板1001上設置柵極層1003、有源層1005、及位于所述柵極層1003與所述有源層1005之間的第一絕緣層，第一絕緣層包括位于所述顯示區102的第一亞絕緣層1041和位于邊框區101的第二亞絕緣層；第二亞絕緣層厚度大于第一亞絕緣1041層厚度。優選的，第一亞絕緣層1041厚度大于等于500納米，且小于等于1000納米。第二亞絕緣層厚度大于等于1400納米，且小于等于1600納米。
[0066]在基板1001與柵極層1003之間設置有緩沖層1002。圖20所示薄膜晶體管陣列基板剖面示意圖為底柵結構的薄膜晶體管陣列基板，柵極層1003位于基板1001與有源層1005之間。在有源層1005上還覆蓋一層電極間絕緣層1006，電極間絕緣層1006上方為平坦化層1007。平坦化層1007上設置有第二電極層1008和第二絕緣層1009。
[0067]如圖21所示，本發明實施例三提供的一種邊框區的薄膜晶體管陣列基板剖面示意圖。圖21為圖3中B1B2線處的剖面圖，包括:一基板1001，基板1001上設置有緩沖層1002，緩沖層1002上設置有柵極層1003。柵極層1003兩邊還設置有源極/漏極金屬層1lOo第一絕緣層中位于邊框區101的第二亞絕緣層1042介于柵極層1003與有源層1005之間；第二亞絕緣層厚度1042大于第一亞絕緣層厚度。在有源層1005上還覆蓋一層電極間絕緣層1006，電極間絕緣層1006上方為平坦化層1007和第二絕緣層1009。
[0068]邊框區中包括驅動電路區和非驅動電路區，為了在增加邊框區第二亞絕緣層厚度的同時，不對邊框區中驅動電路產生影響，還需要分別對邊框區中驅動電路區和非驅動電路區的第二亞絕緣層設置不同的厚度。具體如下:
[0069]如圖22所示，為本發明實施例三提供的一種薄膜晶體管陣列基板剖面示意圖。圖22為圖3中B3B4線處的剖面圖。包括:一基板1001，基板1001上設置有緩沖層1002，緩沖層1002上設置有柵極層1003。同時位于柵極層1003與有源層1005之間的為第二亞絕緣層1042所包括的位于驅動電路區103 (圖22中左側虛線框所示)的第二子絕緣層1044 ;而邊框區的的非驅動電路區104(圖22中右側虛線框所示)第二亞絕緣層1042所包括的第一子絕緣層1043位于有源層1005和緩沖層1002之間。電極間絕緣層1006上設有平坦化層1007以及第二絕緣層1009。
[0070]從圖22中可以看出，邊框區的第二亞絕緣層1042包括位于非驅動電路區104的第一子絕緣層1043和位于驅動電路區103的第二子絕緣層1044，由于第二子絕緣層1044位于驅動電路區103，為了能夠是驅動電路區的電子元件能夠正常的工作，不能將該區域的第二亞亞絕緣層設置過厚，故將第二子絕緣層1044厚度設置的與顯示區中的第一亞絕緣層厚度相同。而可以將在位于非驅動電路區104的第一子絕緣層1043厚度設置大于第二子絕緣層1044厚度。從而保證在增加邊框區域電路中薄膜晶體管的耐擊穿能力的同時，使得顯示區中像素單元存儲電容并不減少。邊框區的第二亞絕緣層中第二子絕緣層厚度大于等于500納米，且小于等于1000納米，邊框區的第二亞絕緣層中第一子絕緣層厚度大于等于1400納米，且小于等于1600納米。
[0071]還可以通過增加邊框區中位于平坦化層上的第二絕緣層厚度，減小顯示區中平坦化層上的第二絕緣層厚度，實現同時增加顯示區中像素單元存儲電容與增加邊框區域電路中薄膜晶體管的耐擊穿能力。此時第二絕緣層可以分為位于顯示區的第三亞絕緣層3081和位于邊框區的部分為第四亞絕緣層。第四亞絕緣層的厚度大于第三亞絕緣層的厚度。
[0072]如圖23所示，為本發明實施例三提供的一種薄膜晶體管陣列基板剖面示意圖。圖23中的左邊為圖2中顯示區102A3A4線處的剖面圖，在顯示區102中，平坦化層1007上設置有第二電極層1008，第二電極層1008與第一電極層1011之間設置有第三亞絕緣層1091。其中，第一電極層1011為像素電極層，第二電極層1008為公共電極層。圖23中的右邊為圖3中邊框區101中的B3B4線處的剖面圖，由于在邊框區101中無子像素的設置，無需進行顯示工作，故未在其中設置第一電極層1011和第二電極層1008，第四亞絕緣層1092位于平坦化層1007之上。邊框區101中的第四亞絕緣層1092與顯示區102的第三亞絕緣層1091組成了第二絕緣層1009，且邊框區101中的第四亞絕緣層1092的厚度大于顯示區102的第三亞絕緣層1091的厚度。
[0073]其中，第四亞絕緣層厚度大于等于200納米，且小于等于300納米。第三亞絕緣層厚度大于等于80納米，且小于等于100納米。
[0074]本發明實施例還提供了上述實施例三的薄膜晶體管陣列基板的制作方法，具體可以參照實施例一和實施例二中的方法實現，在此不再贅述。
[0075]本發明實施例提供一種液晶顯示裝置，包括上述所述的薄膜晶體管陣列基板。由于該顯示裝置的其他部分的結構均為現有技術，在此不再贅述。
[0076]該液晶顯示裝置可以應用于計算機、電視機、手機、平板電腦等終端。
[0077]綜上所述，本發明實施例提供的薄膜晶體管陣列基板及其制造方法，通過將基板上顯示區的第一亞絕緣層的厚度設置的小于位于邊框區的第二亞絕緣層的厚度，在增加了顯示區中像素單元存儲電容的同時，增加了邊框區域電路中薄膜晶體管的耐擊穿能力。同時，通過增加第二絕緣層位于邊框區中的第四亞絕緣層的厚度，減小第二絕緣層位于顯示區中的第三亞絕緣層的厚度，進一步實現增加邊框區域電路中薄膜晶體管的耐擊穿能力。
[0078]盡管已描述了本發明的優選實施例，但本領域內的技術人員一旦得知了基本創造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權利要求意欲解釋為包括優選實施例以及落入本發明范圍的所有變更和修改。
[0079]顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
【權利要求】
1.一種薄膜晶體管陣列基板，其特征在于，包括一基板，所述基板上包括顯示區及圍繞所述顯示區的邊框區； 所述基板上設置有柵極層、有源層、及位于所述柵極層與所述有源層之間的第一絕緣層，所述第一絕緣層包括位于所述顯示區的第一亞絕緣層和位于所述邊框區的第二亞絕緣層； 所述第二亞絕緣層厚度大于所述第一亞絕緣層厚度。
2.如權利要求1所述的薄膜晶體管陣列基板，其特征在于，所述邊框區包括驅動電路區； 所述第二亞絕緣層包括第一子絕緣層和第二子絕緣層，所述第二子絕緣層位于所述驅動電路區，所述第二子絕緣層厚度與所述第一亞絕緣層厚度相同。
3.如權利要求2所述的薄膜晶體管陣列基板，其特征在于，所述第一亞絕緣層厚度大于等于500納米，且小于等于1000納米。
4.如權利要求2所述的薄膜晶體管陣列基板，其特征在于，所述第一子絕緣層厚度大于等于1400納米，且小于等于1600納米。
5.如權利要求1所述的薄膜晶體管陣列基板，其特征在于，所述有源層材料為非晶硅材料或多晶硅材料。
6.如權利要求5所述的薄膜晶體管陣列基板，其特征在于，所述有源層位于所述基板與所述柵極層之間。
7.如權利要求5所述的薄膜晶體管陣列基板，其特征在于，所述柵極層位于所述基板與所述有源層之間。
8.如權利要求2所述的薄膜晶體管陣列基板，其特征在于，所述基板上還包括位于所述第一絕緣層上的第二絕緣層；所述第一絕緣層與所述第二絕緣層之間設有平坦化層； 所述第二絕緣層包括位于所述顯示區的第三亞絕緣層和位于所述邊框區的第四亞絕緣層； 在所述顯示區內，所述基板還包括位于所述平坦化層上的第一電極層和第二電極層； 所述第三亞絕緣層設置于所述第一電極層和所述第二電極層之間； 所述第四亞絕緣層厚度大于所述第三亞絕緣層厚度。
9.如權利要求8所述的薄膜晶體管陣列基板，其特征在于，所述第一電極層為像素電極層，所述第二電極層為公共電極層。
10.如權利要求9所述的薄膜晶體管陣列基板，其特征在于，所述第四亞絕緣層厚度大于等于200納米，且小于等于300納米。
11.如權利要求10所述的薄膜晶體管陣列基板，其特征在于，所述第三亞絕緣層厚度大于等于80納米，且小于等于100納米。
12.如權利要求8所述的薄膜晶體管陣列基板，其特征在于，所述第二亞絕緣層與所述第一亞絕緣層通過半掩模法同時形成；所述第四亞絕緣層與所述第三亞絕緣層通過半掩模法同時形成。
13.一種液晶顯示裝置，其特征在于，包括如權利要求1至12任一項所述的薄膜晶體管陣列基板。
14.一種薄膜晶體管陣列基板的制造方法，其特征在于，包括: 提供一基板，在所述基板上形成柵極層和有源層； 在所述柵極層和所述有源層之間沉積第一絕緣層，所述第一絕緣層包括位于顯示區的第一亞絕緣層和位于邊框區的第二亞絕緣層； 通過半掩模法圖案化所述第一絕緣層，使得所述第一絕緣層中位于所述邊框區的第二亞絕緣層的厚度大于所述第一絕緣層中位于顯示區的第一亞絕緣層的厚度。
15.如權利要求14所述的薄膜晶體管陣列基板的制造方法，其特征在于，所述邊框區包括驅動電路區； 所述第二亞絕緣層包括第一子絕緣層和第二子絕緣層，所述第二子絕緣層位于所述驅動電路區，所述第二子絕緣層厚度與所述第一亞絕緣層厚度相同。
16.如權利要求15所述的薄膜晶體管陣列基板的制造方法，其特征在于，所述第一亞絕緣層厚度大于等于500納米，且小于等于1000納米； 所述第一子絕緣層厚度大于等于1400納米，且小于等于1600納米。
17.如權利要求14所述的薄膜晶體管陣列基板的制造方法，其特征在于，還包括: 在所述第一絕緣層上形成平坦化層； 在所述平坦化層上沉積第二絕緣層，所述第二絕緣層包括位于所述顯示區的第三亞絕緣層和位于所述邊框區的第四亞絕緣層； 通過半掩模法圖案化所述第二絕緣層，使得所述第二絕緣層中所述第四亞絕緣層厚度大于所述第二絕緣層中所述第三亞絕緣層厚度。
18.如權利要求17所述的薄膜晶體管陣列基板的制造方法，其特征在于，所述第四亞絕緣層厚度大于等于200納米，且小于等于300納米； 所述第三亞絕緣層厚度等于80納米，且小于等于100納米。
【文檔編號】G02F1/1368GK104460164SQ201410854017
【公開日】2015年3月25日 申請日期:2014年12月31日 優先權日:2014年12月31日
【發明者】吳昊 申請人:廈門天馬微電子有限公司, 天馬微電子股份有限公司