帶有源結(jié)構(gòu)和無源結(jié)構(gòu)的光子電路的制造工藝的制作方法
【專利摘要】一種光子電路(400)制造工藝，包括：在第一晶片(101)上制造包含下包覆氧化層(102)和高折射率波導(dǎo)層(103)的第一層堆棧；確定所述高折射率波導(dǎo)層(103')的模型，以生成無源光子結(jié)構(gòu)；平整所述第一層堆棧，所述第一層堆棧上厚度小于300納米的平整氧化層(104)位于所述高折射率波導(dǎo)層(103)的上方；平整氧化層之前和/或之后，給所述模型化的高折射率波導(dǎo)層(103')退火；在第二晶片(201)上制造包含可分離的單晶硅波導(dǎo)層(203)的第二層堆棧；轉(zhuǎn)移并鍵合所述第一層堆棧和所述第二層堆棧；在所述單晶硅波導(dǎo)層(203')內(nèi)制造有源光子器件；及實現(xiàn)所述單晶硅波導(dǎo)層(203')和所述高折射率波導(dǎo)層(103")之間的漸逝波耦合。
【專利說明】帶有源結(jié)構(gòu)和無源結(jié)構(gòu)的光子電路的制造工藝
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及用于電信、數(shù)據(jù)通信、傳感器及生物醫(yī)學(xué)應(yīng)用等領(lǐng)域的光子集成電路(photonic integrated circuit,PIC),所述PIC—般需集成光學(xué)調(diào)制器和探測器等有源光子器件以及分光器、波導(dǎo)和光柵等高質(zhì)量的無源光子器件。本發(fā)明尤其涉及一種實現(xiàn)高性能的有源和無源光子器件集成的工藝與平臺。
【背景技術(shù)】
[0002]硅(Si)基光子技術(shù)能利用規(guī)模經(jīng)濟更大程度地降低光子集成電路成本，所述規(guī)模經(jīng)濟采用高成本效益的技術(shù)和CMOS鑄造廠現(xiàn)成的設(shè)備。此外，硅的高折射率對比度能更有效地限制光并實現(xiàn)更高的彎曲度，從而大大縮小光子集成電路的體積。大部分的光學(xué)功能(除光源外)都可通過硅實現(xiàn)。特別地，集成鍺探測器和硅調(diào)制器的性能是非常鼓舞人心的。因此，提聞集成度和制造復(fù)雜PIC是有可能實現(xiàn)的。
[0003]娃基光子的當前問題是,娃無源器件(例如陣列波導(dǎo)光柵(arrayed waveguidegrating, AffG)或分光器)的性能欠佳，這限制了集成有源和無源功能的復(fù)雜PIC技術(shù)的可用性。
[0004]一篇名為《采用晶片鍵合制成的傳輸損耗小于0.ldB/m的平面波導(dǎo)》的文章提出了一種高質(zhì)量氮化娃(silicon nitride, SiN)平臺的解決方案,這篇文章于2011年11月21日發(fā)表于《光學(xué)快訊》第19卷第24期，其作者為J.F.Bauters等人。
[0005]盡管許多平臺提出使用高質(zhì)量氮化硅(SiN)波導(dǎo)(如Bauters等人提出的波導(dǎo))，但由于未解決如何在僅由氮化硅構(gòu)成的平臺上制造有源光子器件，如探測器和調(diào)制器，所述平臺的應(yīng)用仍十分受限。
[0006]另外，一些文章提出了一種僅使用硅波導(dǎo)的PIC。
[0007]然而，如前文所述，僅由硅構(gòu)成的平臺上的無源器件(如AWG或分光器)性能低下。
[0008]另一方面，一些文章推薦了多個將有源器件的波導(dǎo)和無源器件的氮化硅波導(dǎo)結(jié)合起來的解決方案。以下幾段簡要討論了其中一些解決方案。
[0009]由C.R.Doerr等人撰寫、于2011年9月I日發(fā)表于《IEEE光子技術(shù)快報》第23卷第17期第1201-1203頁、名為《8信道Si02/Si3N4/Si/Ge CWDM接收機》的文章提出，制作完有源娃光子器件后，通過等離子體增強化學(xué)氣相沉積(plasma-enhanced chemical vapordeposit1n, PECVD)制備氮化娃層。
[0010]在Doerr等人提出的平臺中，在制作完硅光子有源器件后制備氮化硅層這一做法嚴重限制了熱預(yù)算。這就是為什么氮化硅層的制備選用PECVD技術(shù)。但是，基于PECVD的氮化硅存在一些問題。首先，其氫含量相對較高，這增加了光損耗，尤其是電信波長范圍內(nèi)的大約1530納米處的光損耗。同時，其厚度均勻性和折射率均勻性遠差于基于低壓化學(xué)氣相沉積(low-pressure chemical vapor deposit1n, LPCVD)的氮化娃。然而，LPCVD 通常要求溫度在780°C以上，這個溫度會損壞硅光子有源器件。
[0011]由T.Tsuchizawa等人撰寫、于2011年5/6月發(fā)表于《IEEE量子電子學(xué)選題期刊》第17卷第3期、名為《電信應(yīng)用中的基于硅、鍺和二氧化硅的光子器件的單片集成》的文章描述了在制作完硅光子有源器件后在低溫下制備富硅氧化層。
[0012]T.Tsuchizawa等人提出的工藝和平臺使用了一種低溫電子回旋共振化學(xué)氣相沉積(eIectron-cyclotron resonance chemical vapor deposit1n, ECR-CVD)技術(shù)。報告中指出富硅氧化層的傳播損耗高于1.5dB/cm，但未提及富硅氧化層的均勻性。
[0013]由A.Biberman等人撰寫、發(fā)表于于2010年9月19日至23日舉行的美國光纖通訊展覽會及研討會(0FC/NF0EC)、名為《高性能數(shù)據(jù)中心網(wǎng)絡(luò)中使用3D集成沉積硅材料的與CMOS兼容的可擴展的光子開關(guān)結(jié)構(gòu)》的文章提出使用高質(zhì)量氮化硅層和非晶硅層來測量開關(guān)性能。
[0014]雖然Biberman等人推薦使用高質(zhì)量低損耗的氮化硅層，但是所推薦的硅層不是單晶硅層，而是通過LPCVD技術(shù)被沉積成非晶硅層或多晶硅層。因此，這種硅層不能用于制作集成鍺探測器這一 PIC重要器件。
[0015]來自法國國家科學(xué)研究中心的、國際專利申請?zhí)枮閃O 00/65393、名稱為《含有共振光子組件的光子集成電路和其制作方法》的文章闡述了如圖6和相應(yīng)的段落所示的實施例，其中，第一晶片接收Si02下包覆層(8)和Si波導(dǎo)層(16)。通過晶片鍵合，轉(zhuǎn)換成Si3N4層(20)。層16和層20通過漸逝波耦合垂直耦合。雖然專利WO 00/65393的目標看起來也是要分別制造有源器件和無源器件，在所述硅波導(dǎo)層(16)制造無源結(jié)構(gòu)，在所述氮化硅層制造有源結(jié)構(gòu)(激光)，但是如上文所述，這種硅基無源結(jié)構(gòu)的性能欠佳。
[0016]專利申請?zhí)枮閁S 2009/0016399、名稱為《混合硅漸逝波光電探測器》的美國專利申請公開了一種如圖8和相應(yīng)的段落(
[0055] -
[0059])所示的光電探測器，所述光電探測器可通過將II1-V結(jié)構(gòu)的第二晶片鍵合至絕緣襯底上的娃(silicon-on-1nsulator, SOI)結(jié)構(gòu)的第一晶片上獲得。所述SOI晶片含有無源波導(dǎo)。
[0017]US 2009/0016399不適用于制造集成有源結(jié)構(gòu)和無源結(jié)構(gòu)的高質(zhì)量光子器件，其原因有幾點。第一，US 2009/0016399建議在第一層上的硅波導(dǎo)層內(nèi)制造無源結(jié)構(gòu)。用于集成有源功能和無源功能的光子電路的此類硅基無源結(jié)構(gòu)性能欠佳。另外，可獲得的所述II1-V晶片比硅晶片小得多。因此，將II1-V晶片鍵合到硅晶片上會導(dǎo)致嚴重的浪費。一旦鍵合，所述II1-V晶片和SOI晶片再也不能使用與CMOS晶片制備相兼容的工序進行處理。因此，CMOS鑄造廠不能提供US 2009/0016399中的鍵合之后所需要的處理技術(shù)，這個處理工序因而變得更加復(fù)雜和昂貴。
[0018]本發(fā)明的目的是公開一種集成有源光子器件和無源光子器件的光子電路的制造工藝，克服了現(xiàn)有解決方案的上述缺點。更具體地說，本發(fā)明的目的是公開一種工藝，實現(xiàn)在無損壞有源光子器件風(fēng)險的前提下，在使用CMOS鑄造廠現(xiàn)有技術(shù)制造的平臺上集成高質(zhì)量無源光子器件和有源光子器件。
【發(fā)明內(nèi)容】
[0019]根據(jù)本發(fā)明，上述目的通過根據(jù)權(quán)利要求1所述的光子電路的制造工藝來實現(xiàn)，所述工藝包括:
[0020]在第一晶片上制造第一層堆棧，所述第一層堆棧包含下包覆氧化層和高折射率波導(dǎo)層，即折射率大于1.8的波導(dǎo)層；
[0021]確定所述高折射率波導(dǎo)層的模型，以生成含有無源光子結(jié)構(gòu)的模型化高折射率波導(dǎo)層；
[0022]平整所述第一晶片上的第一層堆棧，所述第一晶片上厚度小于300納米的平整的氧化層在所述高折射率波導(dǎo)層的上方；
[0023]平整氧化層之前和/或之后，給所述模型化的高折射率波導(dǎo)層退火，以生成退火的模型化的高折射率波導(dǎo)層(103〃)和平整的氧化層(104)；
[0024]在第二晶片上制造第二層堆棧，所述第二層堆棧包含可分離的單晶硅波導(dǎo)層；
[0025]將包含第二層堆棧的所述第二晶片轉(zhuǎn)移到包含第一層堆棧的所述第一晶片上，并鍵合所述第一層堆棧和第二層堆棧；
[0026]移除所述第二晶片的底層；
[0027]在所述單晶硅波導(dǎo)層內(nèi)制造有源光子器件以生成帶有有源光子器件的單晶硅波導(dǎo)層；及
[0028]實現(xiàn)所述帶有有源光子器件的單晶硅波導(dǎo)層和所述退火的模型化的高折射率波導(dǎo)層的漸逝波耦合。
[0029]因此，本發(fā)明的焦點是運用鍵合技術(shù)將屬于第二晶片的可分離的單晶硅波導(dǎo)層轉(zhuǎn)移到包含模型化的平整高折射率波導(dǎo)層的第一晶片上。所述可分離的單晶硅波導(dǎo)層支持制備有源光子器件，例如檢測器和調(diào)制器。所述高折射率波導(dǎo)層支持制備高性能無源結(jié)構(gòu)，例如AWG和分光器。所述高折射率波導(dǎo)層和所述可分離的單晶硅波導(dǎo)層之間的氧化厚度必須小于300nm，最好是小于200nm，以便進行所述兩個光導(dǎo)媒介之間的光的漸逝波耦合。所述單晶硅波導(dǎo)層可通過多種方式實現(xiàn)分離。一種可能是在所述第二晶片的單晶硅層和硅底層之間采用一個二氧化硅層。另一種方式是，在所述第二晶片的硅底層實施高能量植入，在預(yù)先確定的深度處創(chuàng)建破損層。這樣，位于破損區(qū)域之上的所述單晶硅波導(dǎo)層就可輕易地從所述第二晶片上分離，并轉(zhuǎn)移至另一晶片。
[0030]本發(fā)明所述的工藝提供了高質(zhì)量波導(dǎo)、高性能無源光子結(jié)構(gòu)和先進的有源光子器件，例如集成波導(dǎo)探測器和高速調(diào)制器。本發(fā)明能實現(xiàn)在無熱預(yù)算限制的情況下制備所述高折射率波導(dǎo)層、覆蓋氧化物并使其平整。能在任何溫度敏感器件制備完成之前結(jié)束無源結(jié)構(gòu)需要的高溫退火。然后，通過晶片鍵合技術(shù)轉(zhuǎn)移可分離的單晶硅層。鍵合并移除第二晶片的底層之后，用傳統(tǒng)方法在所述單晶硅層內(nèi)制造有源光子器件，因為帶有模型化無源結(jié)構(gòu)的高折射率波導(dǎo)埋層能承受任何通常與有源器件制造相關(guān)的溫度或處理。最后，完成所述光子集成電路所需的所有后續(xù)處理，例如互連等。
[0031]可注意到，美國專利US 7，807，482公開了如圖4和第9欄第5-17頁的相應(yīng)部分所示的實施例，其中，非晶硅層(21)通過晶片鍵合轉(zhuǎn)移到氮化硅層(28)上。雖然從所述硅層到所述氮化硅層的轉(zhuǎn)移和根據(jù)本發(fā)明工藝的從高折射率波導(dǎo)層，可能是氮化硅層，到單晶硅層的轉(zhuǎn)移有些類似，US 7，807，482解決的問題是表面拓撲，而不是在PIC中集成高性能有源結(jié)構(gòu)和無源結(jié)構(gòu)。在US 7，807，482中，層21和層28沒有進行光耦合，并且硅層21是非晶硅層，這和本發(fā)明有很大不同。
[0032]在根據(jù)本發(fā)明權(quán)利要求2所述的制造光子電路的工藝的優(yōu)選實施例中，所述高折射率波導(dǎo)層的折射率為1.8到2.5。
[0033]實際上，折射率為3.4的硅或其它折射率高于2.5的材料都不能作為高折射率波導(dǎo)層的材料，因為用這種材料制成的無源結(jié)構(gòu)性能欠佳。
[0034]在根據(jù)本發(fā)明所述的制造光子電路的工藝的又一優(yōu)選實施例中，所述高折射率波導(dǎo)層由氮化硅或氧氮化硅或碳化硅或五氧化二鉭或二氧化碲制成。
[0035]實際上，雖然所述優(yōu)選實施例使用SiN作為所述高折射率波導(dǎo)層材料，本發(fā)明的應(yīng)用不限于使用某一種特定的高折射率波導(dǎo)層材料，只要是折射率高于1.8且低于2.5的材料都可以。其它材料，例如氧氮化硅、碳化硅、五氧化二鉭(Ta205)或二氧化碲(Te02)也可用作高折射率波導(dǎo)層材料。由于本領(lǐng)域的技術(shù)人員已經(jīng)知悉，此處不再贅述上述高折射率波導(dǎo)層材料。
[0036]在根據(jù)本發(fā)明權(quán)利要求4所述的制造光子電路的工藝的再一優(yōu)選實施例中，所述高折射率波導(dǎo)層是通過低壓化學(xué)氣相沉積(LPCVD)制成的氮化硅層。
[0037]實際上，在本發(fā)明一個優(yōu)選實施例中，所述高質(zhì)量波導(dǎo)層是化學(xué)計量氮化硅層。在這個實施例中，SiN通過LPCVD進行沉積隨后退火以排氫、減少大約1520nm處的光損耗并降低層內(nèi)壓力。低壓化學(xué)氣相沉積(LPCVD)是一種高溫處理，(用于沉積氮化硅時)處理溫度高于750°C。為了實現(xiàn)良好的折射率控制化學(xué)計量，選擇了氮化硅。然而，所述沉積膜壓力很高，通常高于I吉帕斯卡(GPa)，這使得沉積厚度高于300納米的膜具有很大的難度。一種方法是使所述氮化硅膜“富含硅”以降低壓力，但通常其折射率的控制變得很差。另一種方法是，平整所述波導(dǎo)層以制造平整的無源結(jié)構(gòu)。在確定化學(xué)計量氮化硅層的模型并使其平整之前和/或之后，采用高溫退火進一步降低所述化學(xué)計量氮化硅層的壓力。退火溫度高于1000°C。最好是在溫度在1150°C到1200°C之間時退火以排氫，并減少所述氮化硅層的壓力。這樣，可采用LPCVD工藝沉積厚度超過200納米的高質(zhì)量無裂縫的均勻?qū)印?br>
[0038]可注意到，氮化硅層有不同沉積方式，例如執(zhí)行多個沉積步驟，其中一個步驟為減壓，例如退火。
[0039]在根據(jù)本發(fā)明權(quán)利要求5所述的制造光子電路的工藝的一個優(yōu)選實施例中，所述第二晶片由IV族材料制成。
[0040]實際上，如果使用IV族材料，例如硅或鍺，所述第二晶片能采用與CMOS工藝兼容的技術(shù)來制造。這種技術(shù)在CMOS鑄造廠中使用，因此，根據(jù)本發(fā)明的原則，可降低快速批量生產(chǎn)光子電路的復(fù)雜度。所述第二晶片使用IV族材料的另一優(yōu)勢是，可獲得相同大小的大尺寸的第一晶片和第二晶片。如前文所述，和US 2009/0016399等相比，這種方法可大大減少浪費，因為根據(jù)US 2009/0016399，鍵合在集成無源波導(dǎo)層的第一晶片上的第二晶片的II1-V結(jié)構(gòu)小于硅晶片。
[0041]根據(jù)本發(fā)明權(quán)利要求6所述的又一方面，所述單晶硅波導(dǎo)層采用SOITECSMARTCUT技術(shù)制造，或者說，所述單晶硅波導(dǎo)層在第二晶片內(nèi)的植入的破損層的上面制造。
[0042]實際上，所述單晶硅波導(dǎo)層和所述硅底層之間有一個二氧化硅層，這個單晶硅波導(dǎo)層可采用SOITEC SMART⑶T技術(shù)制造?；蛘?，部分SOITEC SMART⑶T技術(shù)可用來制備上面有一個可分離的單晶硅波導(dǎo)層的硅晶片，所述硅晶片和所述單晶硅波導(dǎo)層之間沒有二氧化硅。在后一個方法中，通過所述硅晶片內(nèi)的高能量植入在預(yù)先確定的深度處制造一個破損區(qū)域，這樣，所述單晶硅波導(dǎo)層可從所述硅晶片上分離。在優(yōu)選實施例中，為了便于鍵合，在鍵合之前，在所述單晶硅波導(dǎo)層上沉積或生成一個薄二氧化硅層。
[0043]根據(jù)本發(fā)明權(quán)利要求7所述的優(yōu)選實施例，所述第一晶片上的第一層堆棧使用一個厚度小于200納米、位于所述高折射率波導(dǎo)層上的平整氧化層來使其平整。
[0044]所述高折射率波導(dǎo)層和所述單晶硅波導(dǎo)層之間的氧化物總厚度最好小于200納米，以優(yōu)化所述兩個弓I導(dǎo)媒介之間的光的漸逝波耦合。
[0045]可選地，根據(jù)本發(fā)明權(quán)利要求8所述工藝，所述下包覆層可通過由折射率低于1.5的材料制成的、厚度為至少1.5微米的二氧化硅層的熱生長或沉積來制備。
[0046]因此，由折射率低于1.5的氧化物制成的、厚度為至少1.5微米的層用作組合波導(dǎo)層的下包覆層。這樣，最大程度減少了流失到所述光子電路底層的光量。所述下包覆層通常用二氧化硅制造，能采用CMOS工廠內(nèi)現(xiàn)有的化學(xué)氣相沉積(CVD)設(shè)備或硅熱氧化來制備。
[0047]除權(quán)利要求1所述的光子電路制造工藝之外，本發(fā)明還涉及根據(jù)權(quán)利要求9所述的相應(yīng)光子電路。
【專利附圖】
【附圖說明】
[0048]圖1A-1D示出了根據(jù)本發(fā)明工藝實施例所述的第一晶片的制備步驟。
[0049]圖2示出了根據(jù)本發(fā)明工藝實施例所述的第二晶片的制備步驟。
[0050]圖3A-3B示出了根據(jù)本發(fā)明工藝實施例所述的第一晶片和第二晶片的鍵合步驟。
[0051]圖4示出了根據(jù)本發(fā)明工藝實施例所述的光子集成電路。
【具體實施方式】
[0052]圖1A-1D示出了制造帶有第一層堆棧的第一晶片的步驟，所述第一層堆棧包含Si02下包覆層102、模型化的退火SiN波導(dǎo)層103〃和Si02平整層104。
[0053]圖1A示出了處理所述第一晶片的第一步驟和第二步驟。這個第一晶片處理后含有高質(zhì)量波導(dǎo)。在圖1A示出的第一步驟中，厚度為至少1.5微米的厚氧化層102在硅(Si)底層101上生成或沉積。所述厚Si02層102用作下包覆層來最大程度地減少流失到所述底層101上的光量。所述下包覆層102能采用化學(xué)氣相沉積(CVD)進行沉積或熱生長。然后，所述第一晶片接收通過高溫低壓化學(xué)沉積(LPCVD)工藝沉積的高質(zhì)量氮化硅(SiN)膜103。這個LPCVD工藝通常在溫度高于750°C時進行，沉積例如厚度為400納米的氮化硅層103。這個厚度可通過一個步驟或多個步驟的沉積得到。需要確定所述SiN層103的模型并進行退火，下文會作進一步解釋?？蛇x地，在確定模型之前進行一系列的退火，以提高所述SiN波導(dǎo)層103的質(zhì)量和化學(xué)計量。這些退火程序在溫度高于1000°C時進行，最好是在溫度在1150°C到1200°C之間時進行。這樣，可在傳播損耗最小的情況下獲得制備高性能波導(dǎo)層和無源光子結(jié)構(gòu)的高質(zhì)量均勻SiN層103。
[0054]圖1B示出了處理所述第一晶片的第二步驟。根據(jù)所需的不同鑿刻深度，所述氮化硅層103通過一個或多個掩膜步驟確定其模型。這樣可獲得包含無源光子結(jié)構(gòu)(比如分光器和光柵)的模型化SiN波導(dǎo)層103’。
[0055]在圖1C示出的處理所述第一晶片的第三步驟(可選)中，一系列退火工序提高了所述模型化的SiN波導(dǎo)層103’的質(zhì)量和化學(xué)計量。所述高溫退火進一步減少了光損耗和壓力，改變了所述SiN層103’。所述模型化的退火SiN波導(dǎo)層在圖1C中顯示為103"。
[0056]圖1D示出了處理所述第一晶片的第四步驟。在這一步驟中，所述第一晶片通過化學(xué)氣相沉積(CVD)工藝用二氧化硅104(Si02)覆蓋。Si02層104的化學(xué)/機械拋光允許平整模型化的第一晶片。所述SiN波導(dǎo)上的平整氧化層104的厚度小于200納米，最好是小于100納米，以允許SiN波導(dǎo)層103〃和將要轉(zhuǎn)移并鍵合到第一層堆棧上的第二波導(dǎo)層之間的漸逝波耦合?？蛇x地，增加退火步驟來提高所述模型化的SiN波導(dǎo)層103的質(zhì)量和化學(xué)計量。換言之，退火可在平整之前、在平整之后，或在平整之前和之后進行。
[0057]圖2示出了制作帶有第二層堆棧的第二晶片，所述第二層堆棧包含熱Si02層202和單晶硅波導(dǎo)層203。例如，所述單晶硅波導(dǎo)層和硅底層201之間含有一個二氧化硅層Si02，這個單晶硅波導(dǎo)層可采用SOITEC SMART⑶T技術(shù)制造。
[0058]或者，在裸硅晶片上進行高能量植入以在預(yù)先確定的深度處制造一個破損層。這樣，所述破損區(qū)域上的單晶硅波導(dǎo)層能(采用SOITEC SMARTCUT技術(shù))輕易地從所述原始晶片上分離并轉(zhuǎn)移到另一晶片。
[0059]可注意到，為了提高晶片鍵合，可在所述單晶硅層203上生成或沉積一個薄二氧化硅層。所述二氧化硅層的厚度可能小于100納米以便于鍵合。沉積這種薄二氧化硅層不是非做不可的，因為硅和二氧化硅之間可以實現(xiàn)晶片鍵合。但是，二氧化硅和二氧化硅之間的晶片鍵合是首選工藝，因為這種方法的效益最佳。
[0060]其它晶片鍵合技術(shù)也同樣有效，只要所述二氧化硅波導(dǎo)層和所述單晶硅波導(dǎo)層之間的距離可支持漸逝波耦合。
[0061]圖3A-3B示出了所處理的第一和第二晶片的鍵合。其中，含有層202和203的所處理的第二晶片201被倒置和轉(zhuǎn)移到含有層101、102、103〃和104的所處理的第一晶片101上。這樣便實現(xiàn)了第一晶片和第二晶片之間的晶片鍵合。
[0062]在圖3B示出的制作過程的隨后步驟中，所述第二晶片的后側(cè)，即底層201，和熱氧化層202通過回磨工藝和機械/化學(xué)鑿刻工藝進行移除。
[0063]如果使用如上所述的帶有植入誘導(dǎo)損壞層的硅晶片，則使用SOITEC SMART⑶T分離技術(shù)。分離完所述大塊硅后，須使用嚴格控制的鑿刻技術(shù)來移除所述損壞的硅層。
[0064]鍵合后，即在所述單晶硅層內(nèi)制造了有源光子器件(例如光探測器或調(diào)制器)。帶有集成有源器件的所述單晶硅層在圖4中顯示為203’。所述有源器件可用傳統(tǒng)方法制造，因為帶有模型化無源結(jié)構(gòu)(103")的高折射率波導(dǎo)埋層能承受任何通常與有源器件制造相關(guān)的溫度或處理。
[0065]最后，帶有無源光子結(jié)構(gòu)103〃的所述SiN波導(dǎo)層和所述單晶Si波導(dǎo)層203’通過漸逝波耦合進行光耦合。另外，所述中間氧化硅104的厚度最好小于100納米，以優(yōu)化所述兩個引導(dǎo)媒介之間的光耦合。
[0066]最后，可增加額外的上氧包覆層和/或連線來完成所述光子集成電路。
[0067]雖然本發(fā)明參考具體的實施例進行了說明，但是，本領(lǐng)域的技術(shù)人員應(yīng)該清楚地了解到，本發(fā)明不限于上文所描述的具體實施例，在不背離本發(fā)明權(quán)利要求范圍的前提下，可對本發(fā)明的實施例進行適當?shù)淖兓托抻啞Ｒ虼?，無論從哪方面來看，本發(fā)明實施例是示意性的而非限制性的，本發(fā)明的范圍由所附的權(quán)利要求而非前文所述的內(nèi)容決定，因此，在本發(fā)明權(quán)利要求的宗旨和范圍之內(nèi)所做出的任何更改都屬于本發(fā)明的范圍。換言之，本發(fā)明包含本發(fā)明基本宗旨范圍之內(nèi)的任何和全部修訂、變形或等同物，以及使用本專利申請權(quán)利要求范圍內(nèi)的重要特性的技術(shù)。另外，本專利申請的讀者應(yīng)理解，“包含”或“包括”這樣的詞并不排除其它元素或步驟，“一”、“一個”這樣的詞并不排除復(fù)數(shù)形式，一個單個元素，例如一個計算機系統(tǒng)、一個處理器或其它集成單元，可能指權(quán)利要求中所述的多個元素。權(quán)利要求中的任何參考標識都不應(yīng)被理解成限制相應(yīng)的權(quán)利要求。說明部分和權(quán)利要求中使用的“第一”、“第二”、“第三”、“a”、“b”、“c”等詞僅用于區(qū)分類似的元素和步驟，而不一定用于描述順序或邏輯順序。同樣地，“上面”、“底部”、“上方”、“下面”等詞僅做描述之用，不一定指代相關(guān)位置。應(yīng)理解，所用的這些詞在適當?shù)厍闆r下可以互換，本發(fā)明實施例可以以其它的順序或方向使用本發(fā)明所述的方法進行操作。
【權(quán)利要求】
1.一種光子電路(400)制造工藝，其特征在于，包括: 在第一晶片(101)上制造第一層堆棧，所述第一層堆棧包括下包覆氧化層(102)和高折射率波導(dǎo)層(103)，即折射率大于1.8的波導(dǎo)層(103)； 確定所述高折射率波導(dǎo)層(103)的模型，以生成含有無源光子結(jié)構(gòu)的模型化高折射率波導(dǎo)層(103，)； 平整所述第一晶片上的所述第一層堆棧，所述第一晶片上厚度小于300納米的平整氧化層(104)在所述高折射率波導(dǎo)層(103)的上方； 平整氧化層之前和/或之后，給所述模型化的高折射率波導(dǎo)層(103’)退火，以生成退火的模型化高折射率波導(dǎo)層(103〃)和平整氧化層(104)； 在第二晶片(201)上制造第二層堆棧，所述第二層堆棧包含可分離的單晶硅波導(dǎo)層(203)； 將包含第二層堆棧(202，203)的所述第二晶片(201)轉(zhuǎn)移到包含第一層堆棧(102，103〃，104)的所述第一晶片(101)上，并鍵合所述第一層堆棧和所述第二層堆棧； 移除所述第二晶片的底層(201)； 在所述單晶硅波導(dǎo)層(203)內(nèi)制造有源光子器件以生成帶有有源光子器件(203’)的單晶硅波導(dǎo)層 '及 實現(xiàn)所述帶有有源光子器件(203’)的所述單晶硅波導(dǎo)層和所述退火的模型高折射率波導(dǎo)層(103〃)之間的漸逝波耦合。
2.根據(jù)權(quán)利要求1所述的光子電路(400)制造工藝，其特征在于， 所述高折射率波導(dǎo)層(103)的折射率在1.8到2.5之間。
3.根據(jù)權(quán)利要求2所述的光子電路(400)制造工藝，其特征在于， 所述高折射率波導(dǎo)層(103)由氮化硅或氧氮化硅或碳化硅或五氧化二鉭或二氧化碲制成。
4.根據(jù)權(quán)利要求1所述的光子電路(400)制造工藝，其特征在于， 所述高折射率波導(dǎo)層(103)是通過低壓化學(xué)氣相沉積LPCVD制成的氮化硅層。
5.根據(jù)權(quán)利要求1所述的光子電路(400)制造工藝，其特征在于， 所述第二晶片(201)由族IV材料制成。
6.根據(jù)權(quán)利要求1所述的光子電路(400)制造工藝，其特征在于， 所述單晶硅波導(dǎo)層(203)采用SOITEC SMART⑶T技術(shù)制成，或者說，所述單晶硅波導(dǎo)層(203)在所述第二晶片的植入的破損層上面制成。
7.根據(jù)權(quán)利要求1所述的光子電路(400)制造工藝，其特征在于， 所述第一晶片上的所述第一層堆棧使用位于所述高折射率波導(dǎo)層正上方的厚度小于200納米的平整氧化層(104)進行平整。
8.根據(jù)權(quán)利要求1所述的光子電路(400)制造工藝，其特征在于， 所述下包覆氧化層(102)可通過由折射率低于1.5的材料制成的、厚度為至少1.5微米的二氧化硅層的熱生長或沉積來制備。
9.一種采用根據(jù)上述權(quán)利要求中任一權(quán)利要求所述的工藝制造的光子電路(400)。
【文檔編號】G02B6/132GK104335088SQ201380029344
【公開日】2015年2月4日 申請日期:2013年3月13日 優(yōu)先權(quán)日:2012年7月13日
【發(fā)明者】湯姆·柯林斯 申請人:華為技術(shù)有限公司