專利名稱：硅基液晶微顯示像素單元版圖結構的制作方法
技術領域：
本發明涉及硅基液晶(LCoS)，尤其涉及硅基液晶微顯示像素單元版圖結構。
背景技術：
LCoS是一種將CMOS集成電路技術和液晶顯示技術相結合的新型顯示技術。與穿透式液晶顯示(IXD)和數字光處理(DLP)相比，LCoS具有光利用效率高、體積小、開口率高、 制造成本低等特點。LCoS的解析度可以做得很高，能夠方便地應用在便攜型投影設備上。目前硅基液晶微顯示市場定位在大尺寸顯示器產品及HMDOfead Mount Device)，并且隨著高清數字電視的普及，在一般尺寸小于1英寸(2. Mcm)的LCoS的顯示芯片上需要集成百萬級的像素單元，相應的像素單元尺寸大小從7微米到20微米。因此顯示器的分辨率越高，在相同的芯片面積下就需要將像素點做得越小，這需要合理布局LCoS像素單元電路版圖。
發明內容
針對現有技術中存在的上述問題，本發明提供了硅基液晶微顯示像素單元版圖結構。本發明提供了硅基液晶微顯示像素單元版圖結構，所述像素單元包括像素電容、 存儲電容、第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管，第一晶體管、 第二晶體管、第三晶體管、第四晶體管和第五晶體管位于像素單元的上部，像素電容和存儲電容位于像素單元的下部。在一個示例中，像素單元具有寫控制信號布線、預充電壓控制信號布線、上拉控制信號布線以及讀控制信號布線、電源信號布線、數據輸入信號布線、地信號布線、第一層金屬線、第二層金屬線和第三層金屬線；寫控制信號布線、預充電壓控制信號布線、上拉控制信號布線以及讀控制信號布線由上至下依次橫向布置，寫控制信號布線、預充電壓控制信號布線、上拉控制信號布線以及讀控制信號布線由第二層金屬線形成；
數據輸入信號布線、地信號布線和電源信號布線由左至右依次縱向布置，數據輸入信號布線、地信號布線和電源信號布線由第三層金屬線形成。在一個示例中，像素電容和存儲電容橫向布置，像素電容和存儲電容具有公用端。在一個示例中，像素單元具有襯底和N阱；
第一晶體管和第二晶體管橫向布置，第一晶體管的漏極和第二晶體管的源極共用；第一晶體管位于像素單元的最左方并且處于存儲電容的上方；第二晶體管位于第一晶體管的右方且處于存儲電容的上方；襯底位于第二晶體管的右方且處于存儲電容的上方；第三晶體管橫向布置，第三晶體管位于第二晶體管的右上方；第四晶體管橫向布置，第四晶體管位于襯底的右方且處于像素電容的上方；N阱位于第三晶體管的右方并且處于第四晶體管的上方；第五晶體管豎向布置，第五晶體管位于第四晶體管的上方和N阱的右方。在一個示例中，像素單元具有液晶電極信號布線；液晶電極信號布線位于N阱的右方，并且液晶電極信號布線與第五晶體管M5的源極部分重合，通過第三層金屬線連接至液晶電極。在一個示例中，寫控制信號布線通過第一通孔、第一層金屬線和接觸孔與第一晶體管的柵極相連接；預充電壓控制信號布線通過第一通孔、第一層金屬線和接觸孔與第三晶體管的柵極相連接；讀控制信號布線通過第一通孔連接到第一層金屬線，第一層金屬線通過接觸孔與第五晶體管的柵極相連接；上拉控制信號布線通過第一通孔連接到第一層金屬線，第一層金屬線與第四晶體管的漏極相連接；
數據輸入信號布線通過第二通孔、第二層金屬線和第一通孔與第一晶體管的源極相連接；地信號布線通過通孔第二通孔、第二層金屬線和第一通孔與存儲電容和像素電容的公共端相連接；電源信號布線通過第二通孔、第二層金屬線和第一通孔與N阱相連接。本發明提供的硅基液晶(LCoS)微顯示像素單元版圖合理地布置像素單元內部電路各個晶體管的位置，并利用像素電路中晶體管的連接關系和電容的連接關系，重復利用部分版圖，從而減小了版圖面積；并通過利用兩層金屬線分別布置每個像素單元所需的七根信號線，其中橫向四根為行掃描信號，縱向三根其中一根為列掃描的輸出電壓信號，另外兩根為電源和地信號，從而使整個像素陣列能很好的配合行列掃描電路以及滿足數據信號電壓的輸入，同時結構緊湊能滿足微顯示對像素單位大小的要求，并且易于像素陣列的形成。
下面結合附圖來對本發明作進一步詳細說明，其中 圖1是硅基液晶(LCoS)微顯示像素單元版圖結構圖之一； 圖2是硅基液晶(LCoS)微顯示像素單元版圖結構圖之二 ； 圖3是4 X 4像素陣列版圖結構圖。
具體實施例方式本發明提供的硅基液晶(LCoS)微顯示像素單元版圖結構如圖1所示，該版圖主要包括第一層金屬線METl、第二層金屬線MET2、第三層金屬線MET3、多晶硅POLYl、接觸孔CT、 第一通孔VI、第二通孔V2 ；所述的像素單元電路包括第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5、電容Cl和電容C2。第一晶體管Ml的源極通過第一層金屬線METl和第一通孔Vl連接到第二層金屬線MET2，再通過第二通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3為數據輸入信號布線VDATA_MET3 ；第一晶體管Ml的柵極M1_G通過接觸孔CT將第一層多晶硅POLYl連接到第一層金屬線MET1，再通過第一通孔Vl將第一層金屬線Ml連接到第二層金屬線MET2，此第二層金屬線MET2為寫控制信號布線write_MET3 ；第一晶體管 Ml的漏極和第二晶體管M2的源極M1_D-M2_S在版圖上共用；第一晶體管Ml的襯底通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，再通過第二通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3為接地信號布線GND_MET3。第二晶體管M2的漏極M2_D通過第一層金屬線METl連接到第三晶體管M3的漏極 M3_D和電容Cl的A端C1_A，并且第二晶體管M2的漏極M2_D通過接觸孔CT將第一層金屬線METl連接到第二晶體管M2的柵極M2_G，即第三晶體管M3的漏極、第二晶體管M2的漏極和第二晶體管M2的柵極M2_GD-M3_D相連接在一起；第二晶體管M2的柵極通過接觸孔CT 連接到第一層金屬線METl，此第一層金屬線METl橫向布線通過接觸孔CT連接到第四晶體管M4的柵極M4_G ；電容Cl的B端C1_B和第二晶體管M2的襯底通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，再通過第二通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3為地信號布線GND_MET3。第三晶體管M3的柵極M3_G通過接觸孔CT將第一層多晶硅POLYl連接到第一層金屬線METl，再通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，此第二層金屬線MET2為預充電控制信號布線vpu_MET2 ；第三晶體管M3的源極M3_S和襯底N_VDD (即N阱)通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，再通過第二通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3為電源信號布線 VDD_MET3。第四晶體管M4的漏極M4_D通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，此第二層金屬線MET2為上拉控制信號布線pull_MET2 ；第四晶體管M4的源極和第五晶體管M5的漏極M4_S-M5_D在版圖上共用；第四晶體管M4的襯底通過第一通孔Vl 將第一層金屬線METl連接到第二層金屬線MET2，再通過第二通孔V2將第二層金屬線MET2 連接到第三層金屬線MET3，此第三層金屬線MET3為地信號布線GND。第五晶體管M5的柵極M5_G通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，此第二層金屬線MET2為讀控制信號布線read_MET2 ；第五晶體管M5的源極 M5_S通過第一層金屬線METl連接到電容C2的A端C2_A ；電容C2的B端C2_B和第五晶體管M5的襯底通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2，再通過第二通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3為地信號布線 GND_MET3。液晶材料的電極Vu通過第一層金屬線METl連接到第五晶體管M5的源極M5_S，并且液晶材料的電極Vm通過第一通孔Vl將第一層金屬線METl連接到第二層金屬線MET2， 再通過第二通孔V2將第二層金屬線MET2連接到第三層金屬線MET3，此第三層金屬線MET3 最終引出作為LC液晶材料的陽極。第一晶體管Ml、第二晶體管M2、第四晶體管M4、第五晶體管M5均采用NMOS晶體管；第三晶體管M3采用PMOS晶體管。像素單元的面積大小為15微米X 15微米。像素單元中的行掃描信號write_MET2、vpu_MET2、pull_MET2以及read_MET2采用第二層金屬線MET2橫向布線；為了配合列掃描電路，像素單元的數據輸入信號VDATA_MET3 采用第三層金屬線MET3縱向布線；電源信號VDD和地信號GND采用第三層金屬線MET3縱向布線。存儲電容Cl位于像素單元的左下方，橫向放置，其中電容A端C1_A朝左放置，電容B端C1_B朝右放置；像素電容C2位于像素單元的右下方，橫向放置，其中電容A端C2_A 朝右放置，電容B端C2_B朝左放置；電容Cl的B端C1_B和電容C2的B端C2_B在版圖上為共用關系。第一晶體管Ml和第二晶體管M2橫向布置(橫向布置即為晶體管的源極和漏極為橫向擺放)，并且第一晶體管Ml的漏極和第二晶體管M2的源極為共用關系；第一晶體管Ml位于像素電路版圖布局的最左方和存儲電容Cl的上方；第二晶體管M2位于第一晶體管Ml 的右方和存儲電容Cl的上方；襯底位于第二晶體管M2的右方和存儲電容Cl的上方。第三晶體管M3橫向布置，其位于第二晶體管M2的右上方；第四晶體管M4橫向布置，其位于襯底的右方和像素電容C2的上方；N阱位于第三晶體管M3的右方和第四晶體管 M4的上方；第五晶體管M5豎向布置(豎向布置即為晶體管的源極和漏極為豎向擺放)，其位于第四晶體管M4的上方和N阱的右方。Vlc為連接液晶材料一極的信號線，其位于N阱的右方，部分與第五晶體管M5的源極重合，并且通過第三層金屬線MET3連接到液晶的一極。寫控制信號布線write_MET2、預充電壓控制信號布線vpu_MET2、讀控制信號布線 read_MET2、上拉控制信號布線pull_MET2從像素電路版圖上方開始在滿足設計規則的情況下依次布置，并且其都為橫向走線。寫控制信號布線write_MET2位于像素電路版圖上方，在橫向走線的同時通過第一通孔VI、第一層金屬線METl和接觸孔CT與第一晶體管Ml 的柵極相連接；預充電壓控制信號布線vpu_MET2位于寫控制信號布線write_MET2下方， 在橫向走線的同時通過第一通孔VI、第一層金屬線METl和接觸孔CT與其上方的第三晶體管M3的柵極相連接；讀控制信號布線read_MET2位于預充電壓控制信號布線vpu_MET2下方，在橫向走線的同時通過第一通孔Vl連接到第一層金屬線MET1，此第一層金屬線METl豎向跨過上方的預充電壓控制信號布線vpu_MET2，再通過接觸孔CT與讀控制信號布線read_ MET2上方的第五晶體管M5的柵極相連接；上拉控制信號布線pull_MET2位于讀控制信號布線read_MET2布線下方，在橫向走線的同時通過第一通孔Vl連接到第一層金屬線MET1， 此第一層金屬線METl豎向從下往上依次跨過上方的讀控制信號布線read_MET2、預充電壓控制信號布線vpu_MET2與位于預充電壓控制信號布線vpu_MET2上方的第四晶體管M4的漏極114_0相連接。數據輸入信號布線VDATA_MET3、地信號布線GND_MET3、電源信號布線VDD_MET3從像素電路版圖左方開始在滿足設計規則的情況下依次布置，并且數據輸入信號布線VDATA_ MET3、地信號布線GND_MET3、電源信號布線VDD_MET為豎向走線。數據輸入信號布線VDATA_ MET3位于像素電路版圖最左方，在豎向走線的同時通過第二通孔V2、第二層金屬線MET2和第一通孔Vl與位于左方的第一晶體管Ml的源極相連接；地信號布線GND_MET3位于數據輸入信號布線VDATA_MET3的右方，在豎向走線的同時通過第二通孔V2、第二層金屬線MET2和第一通孔Vl與位于像素電路版圖下方的存儲電容Cl和像素電容C2的B端相連接；電源信號布線VDD_MET位于地信號布線GND_MET3的右方，在豎向走線的同時通過第二通孔V2、第二層金屬線MET2和第一通孔Vl與位于像素電路版圖上方的N阱相連接。參閱圖2，橢圓圈內的版圖部分21是在形成像素陣列時可以與橫向相鄰像素單位重疊的部分，雖然只占整個像素單元面積10的一小部分，但是對于一般SVGA (800X600) 分辨率的微顯示芯片，顯示像素單元就有將近50萬個，因此重疊部分的面積總和還是不小的一部分。組成陣列時，一個像素單元的實際占用的面積20為整個像素單元面積10與相鄰像素單位重疊的部分21的差值。參閱圖3，這是用圖1組成的一個4X4像素陣列版圖結構圖，在此4X4像素陣列中，寫控制信號布線writel、預充電壓控制信號布線vpul、上拉控制信號布線pulll、讀控制信號布線readl構成第一行像素單元信號控制線，信號布線write2、預充電壓控制信號布線vpu2、上拉控制信號布線pull2、讀控制信號布線read2構成第二行像素單元信號控制線，寫控制信號布線write3、預充電壓控制信號布線vpu3、上拉控制信號布線pull3、讀控制信號布線read3構成第三行像素單元信號控制線，寫控制信號布線write4、預充電壓控制信號布線vpu4、上拉控制信號布線pull4、讀控制信號布線reacM構成第四行像素單元信號控制線，它們通過外圍行掃描鏈的掃描信號控制；上下相鄰的像素單元的數據輸入信號布線、電源信號布線、地信號布線連接在一起；數據輸入信號VDATAl為第一列像素輸入信號，數據輸入信號VDATA2為第二列像素輸入信號，數據輸入信號VDATA3為第三列像素輸入信號，數據輸入信號VDATA4為第四列像素輸入信號，它們分別為每一列提供相應的輸入電壓；數據輸入信號布線VDD和地信號布線GND通過整個電路周圍的電源和地布線最終分別連接到電源和地上；另外，像素與像素之間重疊的部分，能有效利用像素之間的空隙，使整個像素陣列結構更緊湊，面積更優化。實際電路工作時，每一行的寫控制信號作為該行像素單元電壓寫入到電容Cl的開關控制信號，每一行的預充電壓控制信號作為該行像素單元電容Cl的預充電信號，每一行的上拉控制信號作為該行像素單元電容C2的放電和充電信號，每一行的讀控制信號作為該行像素單元電壓讀入到C2的開關控制信號，每一列的數據輸入信號為此列像素單元的輸入電壓，通過這些信號相應的時序配合，從而將每一幀數據寫入到整個像素陣列中。以上所述僅為本發明的優選實施方式，但本發明保護范圍并不局限于此。任何本領域的技術人員在本發明公開的技術范圍內，均可對其進行適當的改變或變化，而這種改變或變化都應涵蓋在本發明的保護范圍之內。
權利要求
1.硅基液晶微顯示像素單元版圖結構，所述像素單元包括像素電容、存儲電容、第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管，其特征在于，所述第一晶體管、 所述第二晶體管、所述第三晶體管、所述第四晶體管和所述第五晶體管位于像素單元的上部，像素電容和存儲電容位于像素單元的下部。
2.如權利要求1所述的硅基液晶微顯示像素單元版圖結構，其特征在于，像素單元具有寫控制信號布線、預充電壓控制信號布線、上拉控制信號布線以及讀控制信號布線、電源信號布線、數據輸入信號布線、地信號布線、第一層金屬線、第二層金屬線和第三層金屬線； 寫控制信號布線、預充電壓控制信號布線、上拉控制信號布線以及讀控制信號布線由上至下依次橫向布置，寫控制信號布線、預充電壓控制信號布線、上拉控制信號布線以及讀控制信號布線由第二層金屬線形成；數據輸入信號布線、地信號布線和電源信號布線由左至右依次縱向布置，數據輸入信號布線、地信號布線和電源信號布線由第三層金屬線形成。
3.如權利要求2所述的硅基液晶微顯示像素單元版圖結構，其特征在于，像素電容和存儲電容橫向布置，像素電容和存儲電容具有公用端。
4.如權利要求3所述的硅基液晶微顯示像素單元版圖結構，其特征在于，像素單元具有襯底和N阱；所述第一晶體管和所述第二晶體管橫向布置，所述第一晶體管的漏極和所述第二晶體管的源極共用；所述第一晶體管位于像素單元的最左方并且處于存儲電容的上方；所述第二晶體管位于所述第一晶體管的右方且處于存儲電容的上方；襯底位于所述第二晶體管的右方且處于存儲電容的上方；所述第三晶體管橫向布置，所述第三晶體管位于所述第二晶體管的右上方；所述第四晶體管橫向布置，所述第四晶體管位于襯底的右方且處于像素電容的上方；N阱位于所述第三晶體管的右方并且處于所述第四晶體管的上方；所述第五晶體管豎向布置，所述第五晶體管位于所述第四晶體管的上方和N阱的右方。
5.如權利要求4所述的硅基液晶微顯示像素單元版圖結構，其特征在于，像素單元具有液晶電極信號布線；液晶電極信號布線位于N阱的右方，并且液晶電極信號布線與所述第五晶體管M5的源極部分重合，通過第三層金屬線連接至液晶電極。
6.如權利要求5所述的硅基液晶微顯示像素單元版圖結構，其特征在于，寫控制信號布線通過第一通孔、第一層金屬線和接觸孔與所述第一晶體管的柵極相連接；預充電壓控制信號布線通過第一通孔、第一層金屬線和接觸孔與所述第三晶體管的柵極相連接；讀控制信號布線通過第一通孔連接到第一層金屬線，第一層金屬線通過接觸孔與所述第五晶體管的柵極相連接；上拉控制信號布線通過第一通孔連接到第一層金屬線， 第一層金屬線與所述第四晶體管的漏極相連接；數據輸入信號布線通過第二通孔、第二層金屬線和第一通孔與所述第一晶體管的源極相連接；地信號布線通過通孔第二通孔、第二層金屬線和第一通孔與存儲電容和像素電容的公共端相連接；電源信號布線通過第二通孔、第二層金屬線和第一通孔與N阱相連接。
全文摘要
本發明公開了硅基液晶微顯示像素單元版圖結構，所述像素單元包括像素電容、存儲電容、第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管，其特征在于，第一晶體管、第二晶體管、第三晶體管、第四晶體管和第五晶體管位于像素單元的上部，像素電容和存儲電容位于像素單元的下部。本發明提供的硅基液晶微顯示像素單元版圖合理地布置像素單元內部電路各個晶體管的位置，并利用像素電路中晶體管的連接關系和電容的連接關系，重復利用部分版圖，從而減小了版圖面積。
文檔編號G02F1/1368GK102314035SQ20111026674
公開日2012年1月11日 申請日期2011年9月9日 優先權日2011年9月9日
發明者杜寰, 林斌, 羅家俊, 趙博華, 黃苒 申請人:中國科學院微電子研究所