專利名稱：一種用于非透光切割道中防止光掩模版應力損壞的方法
技術領域：
本發明涉及半導體制造領域，尤其涉及一種用于非透光切割道中防止光掩模版應力損壞的方法。
背景技術：
隨著集成電路技術的不斷縮微，目前主流的集成電路制造已經進入了 65nm甚至更小的階段，整體工藝窗口越來越小，尤其是對準精度的要求更為苛求，而在生產中也發現光掩模版上的圖形位置精度的偏差占整體工藝窗口余量的比重越來越大。圖1是本發明背景技術中光掩模版重修后光掩模版對比保護膜的圖形位置對準標記量測值的示意圖。如圖1所示，光掩模版1重修后，靠近保護膜(pellicle)的圖形外圍光掩模版位置對準標記(registration)量測值D惡化較為嚴重，而圖形內部光掩模版位置對準標記量測值d則在正常范圍之內。圖2是本發明背景技術中在套刻結果正常條件下的器件對準結果的示意圖。其中，21為有源區(active area)，22為多晶硅(Poly)，23為多晶硅與有源區的重疊區域 (poly/active overlap area)。如圖2所示，在實際晶圓生產過程中，套刻精度(overlay) 正常的情況下，實際器件圖形對準也會發生偏差，其原因是因為光掩模版重修會導致應力產生位置差，于是外圍非透光切割道上的套刻標記(overlay)與主圖形之間會產生一定的偏差。圖3是本發明背景技術中在應力條件下非透光切割道圖形發生偏轉的示意圖。 如圖3所示，非透光切割道31與內部器件圖形32根據設計規則會存在一定的空曠區域 (clear tone，chrome-free)，而在光掩模版33制造或重修過程中，保護膜(pellicle)的安裝或拆除會產生應力，由于非透光切割道會將該應力傳遞到內部器件圖形32后，從而影響到非透光切割道31 (scribe lane)上的套刻標記結構，以致套刻量測結構(overlay mark) 圖形變形，即使非透光切割道31上的圖形與內部器件圖形產生位移差，導致套刻的量測無法實時監控到實際的圖形對準精度。
發明內容
本發明公開了一種用于非透光切割道中防止光掩模版應力損壞的方法，其中，包括以下步驟
步驟Sl 一光掩膜版上覆蓋一薄膜，在該薄膜上設置一器件圖形區域，環繞器件圖形區域，在薄膜上由內向外順序依次設置非透光切割道、圖像鉻保護圈和保護膜框架區域，其中，非透光切割道上至少設置有一套刻標記；
步驟S2 在位于圖像鉻保護圈與器件圖形區域之間的薄膜上，環繞每個套刻標記均設置一閉合的阻力緩沖區域；
步驟S3 去除阻力緩沖區域中的薄膜至光掩膜版，形成閉合的應力緩沖環。上述的用于非透光切割道中防止光掩模版應力損壞的方法，其中，所述光掩膜版的材質為石英。上述的用于非透光切割道中防止光掩模版應力損壞的方法，其中，所述薄膜的材質為鉻或鉬化硅。上述的用于非透光切割道中防止光掩模版應力損壞的方法，其中，步驟Sl中，切割道環繞器件圖形區域設置，圖像鉻保護圈環繞切割道設置，保護膜框架區域環繞圖像鉻保護圈設置。上述的用于非透光切割道中防止光掩模版應力損壞的方法，其中，套刻標記為透光光刻標記。綜上所述，由于采用了上述技術方案，本發明提出一種用于非透光切割道中防止光掩模版應力損壞的方法，通過設置應力緩沖環，能有效降低光掩模版制造過程中或重修過程中外圍圖形區域產生的應力對套刻標記的影響。
圖1是本發明背景技術中光掩模版重修后光掩模版對比保護膜的圖形位置對準標記量測值的示意圖2是本發明背景技術中在套刻結果正常條件下的器件對準結果的示意圖； 圖3是本發明背景技術中在應力條件下切割道圖形發生偏轉的示意圖； 圖4是本發明用于非透光切割道中防止光掩模版應力損壞的方法中覆蓋薄膜的光掩模版的結構示意圖5-6是本發明用于非透光切割道中防止光掩模版應力損壞的方法的示意圖。
具體實施例方式下面結合附圖對本發明的具體實施方式
作進一步的說明
如圖4-6所示，一種用于非透光切割道中防止光掩模版應力損壞的方法 首先，在光掩膜版4上覆蓋薄膜41，其中，光掩模版4的材質為石英，薄膜41的材質為鉻(Cr)或鉬化硅(MoSi)；在薄膜41上設置器件圖形區域42后，環繞器件圖形區域42在薄膜41上設置非透光的切割道(scribe lane) 43，并在切割道43上設置四個透光的套刻標記(overlay) 44 ；之后，環繞切割道43設置閉合的圖像鉻保護圈45，環繞圖像鉻保護圈45 設置保護膜框架(pellicle frame)區域46。然后，在位于圖像鉻保護圈45與器件圖形區域42之間的薄膜上，環繞每個套刻標記44均設置一個閉合的應力緩沖區域47 ；去除應力緩沖區域47中的薄膜41至光掩膜版 4，形成閉合環狀應力緩沖環48，應力緩沖環48包含套刻標記44。其中，環繞器件圖形區域42、切割道43、圖像鉻保護圈45、保護膜框架區域46相互之間均沒有交點，切割道43包含環繞器件圖形區域42，圖像鉻保護圈45包含切割道43，保護膜框架區域46包含圖像鉻保護圈45。將保護膜框架(pellicle frame)固定設置到保護膜框架區域46上后，當安裝保護膜框架上的保護膜(pellicle)或拆除時，保護膜框架對保護膜框架區域46中的薄膜會產生應力，當該應力向器件圖形區域42方向傳遞時，由于在套刻標記44的外圍設置有應力緩沖環48，而該應力緩沖環48為去除掉薄膜的凹形空環(clear)，使位于應力緩沖環48內部的薄膜與應力緩沖環48外部的薄膜隔離開；因此，當上述產生的應力被應力緩沖環48阻擋在外，使位于應力緩沖環48內的薄膜不會受到應力的影響，相應的設置在應力緩沖環48 內的薄膜上的套刻標記44也不會受到應力的影響。綜上所述，由于采用了上述技術方案，本發明提出一種用于非透光切割道中防止光掩模版應力損壞的方法，通過設置應力緩沖環，能有效降低光掩模版制造過程中或重修過程中外圍圖形區域產生的應力對套刻標記的影響，從而使圖形內、外部光掩模版對準標記量測值在正常范圍之內，套刻的量測可以實時監控到實際的圖形對準精度，以在實際晶圓生產過程中，有效的提升工藝對準窗口。以上對本發明的具體實施例進行了詳細描述，但其只是作為范例，本發明并不限制于以上描述的具體實施例。對于本領域技術人員而言，任何對本發明進行的等同修改和替代也都在本發明的范疇之中。因此，在不脫離本發明的精神和范圍下所作的均等變換和修改，都應涵蓋在本發明的范圍內。
權利要求
1.一種用于非透光切割道中防止光掩模版應力損壞的方法，其特征在于，包括以下步驟步驟Sl —光掩膜版上覆蓋一薄膜，在該薄膜上設置一器件圖形區域，環繞器件圖形區域，在薄膜上由內向外順序依次設置非透光切割道、圖像鉻保護圈和保護膜框架區域，其中，非透光切割道上至少設置有一套刻標記；步驟S2 在位于圖像鉻保護圈與器件圖形區域之間的薄膜上，環繞每個套刻標記均設置一閉合的阻力緩沖區域；步驟S3 去除阻力緩沖區域中的薄膜至光掩膜版，形成閉合的應力緩沖環。
2.根據權利要求1所述的用于非透光切割道中防止光掩模版應力損壞的方法，其特征在于，所述光掩膜版的材質為石英。
3.根據權利要求1所述的用于非透光切割道中防止光掩模版應力損壞的方法，其特征在于，所述薄膜的材質為鉻或鉬化硅。
4.根據權利要求1所述的用于非透光切割道中防止光掩模版應力損壞的方法，其特征在于，步驟Sl中，切割道環繞器件圖形區域設置，圖像鉻保護圈環繞切割道設置，保護膜框架區域環繞圖像鉻保護圈設置。
5.根據權利要求1所述的用于非透光切割道中防止光掩模版應力損壞的方法，其特征在于，套刻標記為透光光刻標記。
全文摘要
本發明涉及半導體制造領域，尤其涉及一種用于非透光切割道中防止光掩模版應力損壞的方法。本發明公開了一種用于非透光切割道中防止光掩模版應力損壞的方法，通過設置應力阻擋環，能有效降低光掩模版制造過程中或重修過程中外圍圖形區域產生的應力對套刻標記的影響。
文檔編號G03F1/00GK102436134SQ20111025028
公開日2012年5月2日 申請日期2011年8月29日 優先權日2011年8月29日
發明者何偉明, 邢精成 申請人:上海華力微電子有限公司