薄膜晶體管陣列基板和液晶面板的制作方法

專利名稱：薄膜晶體管陣列基板和液晶面板的制作方法
技術領域：
本發明提供一種液晶顯示器，特別是一種液晶顯示器的液晶面板的薄膜晶體管陣列基板，其具有網狀結構的公共線(common line)，以降低電阻、電容所造成的信號延遲效應。
背景技術：
一般而言，液晶顯示器(Liquid Crystal Display，LCD)可以通過分別地提供對應于畫面數據的數據信號至液晶盒(Liquid Crystal Cell)、調整液晶盒的光穿透率以顯示畫面數據。液晶顯示器則包含具有矩陣排列液晶盒的液晶面板，以及用于驅動的集成電路 (Integrated Circuit， IC)。液晶面板還包括彩色濾光片基板；對應于該彩色濾光片基板的薄膜晶體管陣列基板；以及夾于該彩色濾光片基板與該薄膜晶體管陣列基板之間的液晶層。薄膜晶體管陣列基板包含用于傳輸由數據驅動集成電路所提供的數據信號至液晶盒的數據線，以及用于傳輸由柵極驅動集成電路所提供的掃瞄信號的柵極線，其中液晶盒由彼此交錯的數據線與柵極線所定義。柵極驅動集成電路依序地提供掃瞄信號至柵極線，以一個接著一個地依序選擇液晶盒。另外，數據驅動集成電路則將數據信號提供至所選柵極線的液晶盒。請參閱圖1，圖1為現有像素結構的布局示意圖，此種像素結構又被稱為儲存電容在公共線或公共電極上的結構，其配置于基板上，并至少包含柵極線10、數據線11、以及薄膜晶體管12。像素區域由柵極線與數據線所定義，柵極線10沿第一方向延伸，數據線11 則沿第二方向延伸，且該第二方向垂直于該第一方向。薄膜晶體管12包括柵極120、通道層121、源極122與漏極123，柵極120電性連接至柵極線10，源極122電性連接至數據線 11，漏極123則通過接觸窗口 14電性連接像素電極13。像素的儲存電容16包括下電極15、上電極17、以及夾于該下電極15與該上電極17之間的介電層。下電極15是配置在像素區域內的公共線的一部分，其基本平行于柵極線10，且與柵極線10、柵極120相同，都是由第一金屬層通過曝光、顯影、蝕刻等步驟所形成。上電極17通過接觸窗口 18與像素電極13電性連接，與數據線11、源極122、漏極123 相同，都是由第二金屬層通過曝光、顯影、蝕刻等步驟所形成。另外，第一金屬層與第二金屬層之間配置有柵極絕緣層，而第二金屬層與像素電極13之間則配置有鈍化保護層。請參閱圖2，圖2為現有像素結構的矩陣布局示意圖，在現有的像素矩陣中，公共線沿著第一方向配置，且彼此之間電性連接。因此，在現有像素矩陣中的公共線，其電阻、電容所造成的信號延遲效應相當明顯，使得畫面質量降低。綜上所述，有必要提出一種液晶顯示器的液晶面板的薄膜晶體管陣列基板，其通過特殊的公共線設計，降低現有技術中電阻-電容信號延遲效應的問題，以提供具有好的畫面質量的液晶顯示器
發明內容
在本發明的第一至第五實施例中，一種薄膜晶體管陣列基板包括透明基板、多個柵極線、數據線、第一公共線和第二公共線。柵極線配置于透明基板上，其中所述柵極線的數量為N+1條，第1條至第N+1條柵極線依序排列于該透明基板上，且N為正數。數據線與柵極線相交跨越。當N為偶數時，第N條至第N+1條柵極線與兩個相鄰數據線之間并未定義有任何的像素區域。當N為奇數時，第N條至第N+1條柵極線與兩個相鄰數據線之間定義有兩個像素區域，其為左像素區域和右像素區域。第一公共線平行于柵極線。第二公共線平行于數據線，并電性連接到第一公共線，其中每一第二公共線位于左像素區域的像素電極與右像素區域的像素電極之間。在第一至第五實施例中，該薄膜晶體管陣列基板的第二公共線電性連接于第一公共線，通過第一公共線與第二公共線構成網狀結構，以降低公共線的電阻-電容信號延遲效應。為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉較佳實施例， 并配合附圖，作詳細說明如下，以使得在顯示器技術領域中的普通技術人員能理解與認知本發明的技術內容與特征。


圖1為現有像素結構的俯視示意圖；圖2為現有像素結構矩陣的俯視示意圖；圖3為本發明的一個實施例的像素結構的俯視示意圖；圖4為圖3沿剖線1-1’的剖面示意圖；圖5為圖3的矩陣俯視示意圖；圖6為本發明的另一個實施例的像素結構的俯視示意圖；圖7為圖6沿剖線K-K，的剖面示意圖；圖8為圖6的矩陣俯視示意圖；圖9為根據本發明的第一實施例的薄膜晶體管陣列基板的俯視示意圖；圖10為根據本發明的第二實施例的第一形式的薄膜晶體管陣列基板的俯視示意圖；圖11為根據本發明的第二實施例的第二形式的薄膜晶體管陣列基板的俯視示意圖；圖12為根據本發明的第三實施例的第一形式的薄膜晶體管陣列基板的俯視示意圖；圖13為根據本發明的第三實施例的第二形式的薄膜晶體管陣列基板的俯視示意圖；圖14為根據本發明的第四實施例的薄膜晶體管陣列基板的俯視示意圖；圖15為根據本發明的第五實施例的薄膜晶體管陣列基板的俯視示意圖；圖16為本發明的第一實施例的薄膜晶體管陣列基板的電路示意圖；圖17顯示第一公共線與第二公共線構成本發明的第一實施例的網狀結構；圖18為本發明的第一實施例的液晶面板的分解立體示意圖；以及圖19為本發明的第一實施例的液晶顯示器的分解立體示意圖。
主要元件符號說明10，20，30，50，60，70，80，90 柵極線11,21,31,51,61,71,81,91 數據線12，24，34，54，64，74，84，94 薄膜晶體管120，340，640 柵極121，341，641 通道層122，342，642 源極123，343，643 漏極13，25，35，55，65，75，85，95 像素電極14，18，26，36，66 接觸窗口15下電極16儲存電容17上電極200液晶面板2000液晶顯示器202 前框204背光模組2，5，7，8，9薄膜晶體管陣列基板2’彩色濾光片基板21，液晶層22’彩色濾光層22，32，52，62，72，82，92 第一公共線23，33，53，63，73，83，93 第二公共線24’透明電極26’透明基板27, 37, 57, 57', 67, 77, 77', 87a, 87b, 87c, 97a, 97b 導電元件28’黑色矩陣層281, 381, 581', 681, 781, 781', 881,981 第一通孔282，382，582，，682，782，782，，882，982 第二通孔40，70 基板41，41a，41b 像素區域42，72柵極絕緣層44，74鈍化保護層50a, 53a, 601, 71a, 72a, 82a, 92a 第一部分50b, 53b，602，71b, 72b, 82b, 92b 第二部分83a，93a 第三部分83b，93b 第四部分883,983 第三通孔884，984 第四通孔
8
885，985 第五通孔886第六通孔
具體實施例方式圖3為本發明的一個實施例的像素結構的布局示意圖，圖4則為沿剖線1-1’的剖面示意示圖。請參閱圖3，像素電極結構包含柵極線30、數據線31、第一公共線32、第二公共線 33以及薄膜晶體管34。柵極線30沿著第一方向配置，而數據線31則沿著第二方向配置， 且該第二方向基本上與該第一方向垂直。第一公共線32平行于柵極線30，第二公共線33 則與該柵極線30相交。薄膜晶體管34包含柵極340、通道層341、源極342以及漏極343。 柵極340與柵極線30電性連接，源極342與數據線31電性連接，漏極343則通過接觸孔36 與像素電極35電性連接。柵極線30、第一公共線32和柵極340都通過曝光、顯影、蝕刻第一金屬層而形成， 而數據線31、第二公共線33、源極342和漏極343則通過曝光、顯影、蝕刻第二金屬層而形成。柵極絕緣層42配置在第一金屬層與第二金屬層之間。第一公共線32與第二公共線33 通過導電元件37電性連接，該導電元件37由氧化銦錫andium Tin Oxide, ITO)、氧化銦鋅(Indium ZincOxide，IZO)、氧化鋅摻雜鋁(Aluminum-Doped Zinc Oxide)以及氧化鋅摻雜鎵(Gallium-Doped Zinc Oxide)等透明導電材料所制成。鈍化保護層44配置在第二公共線之上，且具有第一通孔381和第二通孔382，第一通孔381對應于第一公共線32，而第二通孔382則對應于第二公共線33。因此，導電元件37通過第一通孔381和第二通孔382 電性連接第一公共線32和第二公共線33。圖4為圖3沿剖線1-1’的剖面示意圖。由此可知，本發明所提供的液晶顯示器的制造方法包括首先提供基板40，其可為玻璃基板或是塑膠基板，其次形成柵極340、柵極線30與第一公共線32于該基板340上，柵極340與柵極線30電性連接，而第一公共線32 則基本上與柵極線30平行。柵極340、柵極線30和第一公共線32都屬于相同的第一金屬層，即都由曝光、顯影、蝕刻該第一金屬層所形成。接著在基板40上再形成柵極絕緣層42，以覆蓋柵極340、柵極線30與第一公共線 32等第一金屬層的結構。其次，在柵極絕緣層42上，形成通道層341，而在通道層341的表面上，再形成歐姆接觸層(圖中未示出)，以提升通道層341與接下來形成的源極342與漏極343間的電性接觸。數據線31與第二公共線33緊接著形成在柵極絕緣層42之上，且源極342與漏極 343恰好位于通道層341的上方。數據線31、第二公共線33、源極342與漏極343則屬于相同的第二金屬層，即都由曝光、顯影、蝕刻該第二金屬層所形成，源極342電性連接于數據線31。柵極340、通道層341、源極342與漏極343構成薄膜晶體管34。在形成數據線31、第二公共線33、源極342與漏極343之后，在基板40上再形成鈍化保護層44，以覆蓋上述由第二金屬層所蝕刻的結構。接著，再蝕刻該鈍化保護層44與該柵極絕緣層42，以形成對應于該第一公共線32的第一通孔381，且蝕刻該鈍化保護層44， 以形成對應于該第二公共線33的第二通孔382。其次，在該鈍化保護層44上，形成由透明導電材料所制的導電元件37，其可通過第一通孔381與第二通孔382，電性連接第一公共線32與第二公共線33。其中，導電元件37由氧化銦錫、氧化銦鋅、氧化鋅摻雜鋁以及氧化鋅摻雜鎵等透明導電材料所制成。請參閱圖5，圖5為本發明的像素結構的矩陣布局的示意圖。第一公共線32與第二公共線33彼此通過導電元件37電性連接，并共同構成網狀結構，以降低公共線的電阻-電容信號延遲效應。圖6為本發明的另一實施例的像素結構的布局示意圖，圖7則為沿其剖線K-K’的剖面示意示圖。請參閱圖6，像素結構包含柵極線60、數據線61、第一公共線62、第二公共線63 與薄膜晶體管64。柵極線60沿著第一方向配置，而數據線61則沿著第二方向配置，且該第二方向基本上與該第一方向垂直。第一公共線62平行于柵極線60，第二公共線63則與該柵極線60相交。薄膜晶體管64包含柵極640、通道層641、源極642以及漏極643。柵極 640與柵極線60電性連接，源極642與數據線61電性連接，漏極643則通過接觸孔66與像素電極65電性連接。在本實施例中，柵極線60由第一部分601與第二部分602構成。第二公共線63 跨越該柵極線60，即跨越第一部分601與第二部分602之間，或跨越第一部分601與第二部分602之間。第一部分601與第二部分602，通過導電元件67電性連接，其由氧化銦錫、氧化銦鋅、氧化鋅摻雜鋁以及氧化鋅摻雜鎵等透明導電材料制成。柵極線60、第一公共線62、 第二公共線63與柵極640通過曝光、顯影、蝕刻第一金屬層所形成，而數據線61、源極642 與漏極643，則由曝光、顯影、蝕刻第二金屬層所形成。鈍化保護層74配置在第二公共線之上，如圖7所示，且具有第一通孔681與第二通孔682，分別對應于柵極線60的第一部分601 與第二部分602。因此，導電元件67通過第一通孔681與第二通孔682，電性連接第一部分 601與第二部分602。接著在基板70上形成柵極絕緣層72，以覆蓋柵極640、第一部分601、第二部分 602、第一公共線62與第二公共線63等第一金屬層的結構。其次，在柵極絕緣層72上形成通道層641，而在通道層641的表面上再形成歐姆接觸層(圖中未示出)，以提升通道層641 與接下來形成的源極642與漏極643間的電性接觸。數據線61緊接著形成在柵極絕緣層72之上，且源極642與漏極643恰好位于通道層641的上方。數據線61、源極642與漏極643則屬于相同的第二金屬層，即都由曝光、 顯影、蝕刻該第二金屬層所形成，源極642電性連接到數據線61。柵極640、通道層641、源極642與漏極643構成薄膜晶體管64。在形成數據線61、源極642與漏極643之后，在基板70上再形成鈍化保護層74，以覆蓋上述由第二金屬層所蝕刻的結構。接著，再蝕刻該鈍化保護層74與該柵極絕緣層72， 以形成對應于該第一部分601的第一通孔681，與對應于該第二部分602的第二通孔682。 其次，在該鈍化保護層74上，形成由透明導電材料所制的導電元件67，其可通過第一通孔 681與第二通孔682電性連接第一部分601與第二部分602。其中，導電元件67由氧化銦錫、氧化銦鋅、氧化鋅摻雜鋁以及氧化鋅摻雜鎵等透明導電材料所制成。請參閱圖8，其為本發明的另一像素結構的矩陣布局的示意圖。第一公共線62與第二公共線63彼此電性連接并共同構成網狀結構，以降低公共線的電阻-電容信號延遲效應。
圖9為根據本發明的第一實施例的薄膜晶體管(thin film transistor, TFT)陣列基板2的俯視示意圖。該薄膜晶體管陣列基板2包含透明基板40、多個柵極線20、多個數據線21、多個像素電極25、多個第一公共線22、多個第二公共線23與薄膜晶體管M。該透明基板40可為玻璃基板或塑膠基板。所述柵極線30配置于該透明基板40上。所述柵極線20的數量為N+1條，第1條至第N+1條柵極線20依序排列于該透明基板40上，且N 為正數。所述數據線21與所述柵極線20相交跨越，并與所述柵極線20垂直。當N為偶數時，第N條至第N+1條柵極線30與兩個相鄰數據線21之間并未定義有任何的像素區域。 當N為奇數時，第N條至第N+1條柵極線20與兩個相鄰數據線21之間定義有兩個像素區域41，其為左像素區域41a和右像素區域41b。舉例而言，當N為2時，第2條至第3條柵極線20與兩個相鄰數據線21之間并未定義有任何的像素區域。當N為1時，第1條至第 2條柵極線20與兩個相鄰數據線21之間定義有兩個像素區域41，其為左像素區域41a和右像素區域41b。其余部分可依此類推。兩個柵極線20位于以上下位置排列的兩個相鄰像素區域41之間，因此被稱為雙柵極線(dual gate line)型像素結構。該第一公共線22平行于該柵極線20。該第二公共線23平行于該數據線21，并電性連接于該第一公共線22。沒有任何數據線位于左像素區域41a和右像素區域41b之間， 因此每一第二公共線23可位于左像素區域41a和右像素區域41b之間。所述像素電極25 分別配置于所述像素區域41內。每一薄膜晶體管M具有漏極，該漏極通過接觸窗口沈而與該像素電極25電性連接。特別地，該第二公共線23位于左像素區域41a的像素電極25與右像素區域41b的像素電極25之間。兩個相鄰像素電極25之間具有該第二公共線23，且具有該第二公共線 23的兩個相鄰像素電極25之間的電容(capacitance)小于沒有具有該第二公共線23的兩個相鄰像素電極25之間的電容。換句話說，具有該第二公共線23的兩個相鄰像素電極25 之間的耦合(coupling)效應小于沒有具有該第二公共線23的兩個相鄰像素電極25之間的耦合效應。降低兩個相鄰像素電極25之間的耦合效應可以解決亮線(bright line)和暗線(dark line)的問題。在第一實施例中，所述柵極線20和第一公共線22都通過曝光、顯影、蝕刻第一金屬層(Ml)而形成，而所述數據線21和第二公共線23，則通過曝光、顯影、蝕刻第二金屬層 (M2)而形成。柵極絕緣層(未顯示)配置在該第一金屬層與第二金屬層之間。鈍化保護層(未顯示)配置在該第二公共線23上。多個第一通孔281被形成于該柵極絕緣層和鈍化保護層內，并分別對應于所述第一公共線22。多個第二通孔282被形成于該鈍化保護層內，并分別對應于所述第二公共線23。每一導電元件27用于將該第一公共線22經由該第一通孔281和第二通孔282而電性連接至該第二公共線23。該導電元件27和像素電極25 由透明導電材料所制成。換言之，該導電元件27和像素電極25可由相同的曝光、顯影、蝕刻步驟同時形成，如此不會增加步驟的時間和成本。再者，所述數據線21和第二公共線23通過相同第二金屬層(M2)而同時形成，因此所述數據線21和第二公共線23可位于同一層。雙柵極線型像素結構的第二公共線23 與數據線21之間的電容小于現有像素結構(即非雙柵極線型像素結構)的第二公共線與數據線之間的電容。換言之，雙柵極線型像素結構的第二公共線23與數據線21之間的耦合效應小于現有像素結構的第二公共線與數據線之間的耦合效應。
另外，當新增第二公共線時，現有像素結構(即非雙柵極線型像素結構)的像素區域開口率(aperture ratio)會減少。同理，當新增第二公共線23時，雙柵極線型像素結構的像素區域41開口率也會減少。但是，雙柵極線型像素結構的像素區域41開口率的減少比例小于現有像素結構的像素區域41開口率的減少比例，其因為是第二公共線23位于左像素區域41a與右像素區域41b之間，即第二公共線23不會占據像素區域41。圖10為根據本發明的第二實施例的第一形式的薄膜晶體管(TFT)陣列基板5的俯視示意圖。該第二實施例的薄膜晶體管陣列基板5大體上類似于該第一實施例的薄膜晶體管陣列基板2，其中類似的元件標示類似的標號。該薄膜晶體管陣列基板5包含透明基板 40、多個柵極線50、多個數據線51、多個像素電極55、多個第一公共線52、多個第二公共線 53與薄膜晶體管M。該第一公共線52平行于該柵極線50。該第二公共線53平行于該數據線51并電性連接于該第一公共線52。沒有任何數據線位于左像素區域41a和右像素區域41b之間，且每一第二公共線53可位于左像素區域41a和右像素區域41b之間。所述像素電極55分別配置于所述像素區域41內。特別地，該第二公共線53位于左像素區域41a的像素電極55 與右像素區域41b的像素電極55之間。具有該第二公共線53的兩個相鄰像素電極55之間的耦合效應小于沒有具有該第二公共線53的兩個相鄰像素電極55之間的耦合效應。降低兩個相鄰像素電極陽之間的耦合效應可以解決亮線(bright line)和暗線(dark line) 的問題。請再參考圖10，在該第二實施例的第一形式中，第二和第一實施例的薄膜晶體管陣列基板的差異為所述柵極線50、第一公共線52和第二公共線53都通過曝光、顯影、蝕刻第一金屬層(Ml)而形成，而所述數據線51則通過曝光、顯影、蝕刻第二金屬層(IC)而形成。柵極絕緣層(未顯示)配置在該第一金屬層與第二金屬層之間。該柵極線50包括第一部分50a和第二部分50b。多個第一通孔581被形成在該柵極絕緣層，并分別對應于所述第一部分50a。多個第二通孔582被形成于該柵極絕緣層內，并分別對應于所述第二部分50b。每一導電元件57用于將該第一部分50a經由該第一通孔581和第二通孔582而電性連接至該第二部分50b。位于該柵極線50的第一部分50a和第二部分50b之間的導電元件57與該第二公共線53相交跨越。該導電元件57和像素電極55由透明導電材料所制成。換言之，該導電元件57和像素電極55可由相同的曝光、顯影、蝕刻步驟同時形成，如此不會增加步驟的時間和成本。請參考圖11，在該第二實施例的第二形式中，所述柵極線50、第一公共線52和第二公共線53都通過曝光、顯影、蝕刻第一金屬層(Ml)而形成，而所述數據線51則通過曝光、顯影、蝕刻第二金屬層(M》而形成。柵極絕緣層(未顯示)配置在該第一金屬層與第二金屬層之間。該第二實施例的第二和第一形式的薄膜晶體管陣列基板的差異為該第二公共線53包括第一部分53a和第二部分53b。多個第一通孔581’被形成于該柵極絕緣層，并分別對應于所述第一部分53a。多個第二通孔582’被形成于該柵極絕緣層內，并分別對應于所述第二部分53b。每一導電元件57’用于將該第一部分53a經由該第一通孔581’和第二通孔582’而電性連接至該第二部分53b。位于該第二公共線53的第一部分53a和第二部分5 之間的導電元件57’與該柵極線50相交跨越。該導電元件57’和像素電極55由透明導電材料所制成。換言之，該導電元件57’和像素電極55可由相同曝光、顯影、蝕刻步驟同時形成，如此不會增加步驟的時間和成本。圖12為根據本發明的第三實施例的第一形式的薄膜晶體管陣列基板7的俯視示意圖。該第二實施例的薄膜晶體管陣列基板7大體上類似于該第一實施例的薄膜晶體管陣列基板2，其中類似的元件標示類似的標號。該薄膜晶體管陣列基板7包含透明基板40、多個柵極線70、多個數據線71、多個像素電極75、多個第一公共線72、多個第二公共線73與薄膜晶體管74。該第一公共線72平行于該柵極線70。該第二公共線73平行于該數據線71，并電性連接于該第一公共線72。沒有任何數據線位于左像素區域41a和右像素區域41b之間， 因此每一第二公共線73可位于左像素區域41a和右像素區域41b之間。所述像素電極75 分別配置于所述像素區域41內。特別地，該第二公共線73位于左像素區域41a的像素電極75與右像素區域41b的像素電極75之間。具有該第二公共線73的兩個相鄰像素電極 75之間的耦合效應小于沒有具有該第二公共線73的兩個相鄰像素電極75之間的耦合效應。降低兩個相鄰像素電極75之間的耦合效應可以解決亮線(bright line)和暗線(dark line)的問題。請再參考圖12，在該第三實施例的第一形式中，第三和第一實施例的薄膜晶體管陣列基板的差異為所述柵極線70通過曝光、顯影、蝕刻第一金屬層(Ml)而形成，而所述數據線71、第一公共線72和第二公共線73則都通過曝光、顯影、蝕刻第二金屬層(M2)而形成。鈍化保護層(未顯示)配置在該第一金屬層與第二金屬層之間。該數據線71包括第一部分71a和第二部分71b。多個第一通孔781被形成于該鈍化保護層，并分別對應于所述第一部分71a。多個第二通孔782被形成于該鈍化保護層內，并分別對應于所述第二部分71b。每一導電元件77用于將該第一部分71a經由該第一通孔781和第二通孔782而電性連接至該第二部分71b。位于該數據線71的第一部分71a和第二部分71b之間的導電元件77與該第一公共線72相交跨越。該導電元件77和像素電極75由透明導電材料所制成。換言之，該導電元件77和像素電極75可由相同曝光、顯影、蝕刻步驟同時形成，如此不會增加步驟的時間和成本。請參考圖13，在該第三實施例的第二形式中，所述柵極線70通過曝光、顯影、蝕刻第一金屬層(Ml)而形成，而所述數據線71、第一公共線72和第二公共線73，則都通過曝光、顯影、蝕刻第二金屬層(M》而形成。鈍化保護層(未顯示)配置在該第一金屬層與第二金屬層之間。該第三實施例的第二和第一形式的薄膜晶體管陣列基板的差異為該第一公共線72包括第一部分7 和第二部分72b。多個第一通孔781’被形成于該鈍化保護層，并分別對應于所述第一部分72a。多個第二通孔782’被形成于該鈍化保護層內，并分別對應于所述第二部分72b。每一導電元件77’用于將該第一部分7 經由該第一通孔781’和第二通孔782’而電性連接至該第二部分72b。位于該第一公共線72的第一部分7 和第二部分72b之間的導電元件77’與該數據線71相交跨越。該導電元件77’和像素電極75由透明導電材料所制成。換言之，該導電元件77’和像素電極75可由相同曝光、顯影、蝕刻步驟同時形成，如此不會增加步驟的
13時間和成本。圖14為根據本發明的第四實施例的薄膜晶體管(TFT)陣列基板8的俯視示意圖。 該第二實施例的薄膜晶體管陣列基板8大體上類似于該第一實施例的薄膜晶體管陣列基板2，其中類似的元件標示類似的標號。該薄膜晶體管陣列基板8包含透明基板40、多個柵極線80、多個數據線81、多個像素電極85、多個第一公共線82、多個第二公共線83與薄膜晶體管84。該第一公共線82平行于該柵極線80。該第二公共線83平行于該數據線81并電性連接于該第一公共線82。沒有任何數據線位于左像素區域41a和右像素區域41b之間， 因此每一第二公共線83可位于左像素區域41a和右像素區域41b之間。所述像素電極85 分別配置于所述像素區域41內。特別地，該第二公共線83位于左像素區域41a的像素電極85與右像素區域41b的像素電極85之間。具有該第二公共線83的兩個相鄰像素電極 85之間的耦合效應小于沒有具有該第二公共線83的兩個相鄰像素電極85之間的耦合效應。降低兩個相鄰像素電極85之間的耦合效應可以解決亮線(bright line)和暗線(dark line)的問題。在該第四實施例中，第四和第一實施例的薄膜晶體管陣列基板的差異為所述柵極線80和第二公共線83都通過曝光、顯影、蝕刻第一金屬層(Ml)而形成，而所述數據線81 和第一公共線82則都通過曝光、顯影、蝕刻第二金屬層(IC)而形成。柵極絕緣層(未顯示)配置在該第一金屬層與第二金屬層之間。鈍化保護層(未顯示)配置在該第一公共線 82上。該第一公共線82包括第一部分8 和第二部分82b，且該第二公共線83包括第三部分83a和第四部分83b。多個第一通孔881被形成于該鈍化保護層內，并分別對應于所述第一部分82a。多個第二通孔882被形成于該鈍化保護層內，并分別對應于所述第二部分82b。每一導電元件 87a用于將該第一部分8 經由該第一通孔881和第二通孔882而電性連接至該第二部分 82b。位于該第一公共線82的第一部分8 和第二部分82b之間的導電元件87a與該數據線81相交跨越。多個第三通孔883被形成于該柵極絕緣層內，并分別對應于所述第三部分 83a。多個第四通孔884被形成于該柵極絕緣層內，并分別對應于所述第四部分83b。每一導電元件87b用于將該第三部分83a經由該第三通孔883和第四通孔884而電性連接至該第四部分83b。位于該第二公共線83的第三部分83a和第四部分8 之間的導電元件87b 與該柵極線80相交跨越。多個第五通孔885被形成于該鈍化保護層內，并分別對應于所述第一公共線82。多個第六通孔886被形成于該柵極絕緣層內，并分別對應于所述第二公共線83。每一導電元件87c用于將該第一公共線82經由該第五通孔885和第六通孔886而電性連接至該第二公共線83。該導電元件87a、87b、87c和像素電極85由透明導電材料所制成。換言之，該導電元件87a、87b、87c和像素電極85可由相同曝光、顯影、蝕刻步驟同時形成，如此不會增加步驟的時間和成本。圖15為根據本發明的第五實施例的薄膜晶體管陣列基板9的俯視示意圖。該第五實施例的薄膜晶體管陣列基板9大體上類似于該第四實施例的薄膜晶體管陣列基板8， 其中類似的元件標示類似的標號。該薄膜晶體管陣列基板9包含透明基板40、多個柵極線 90、多個數據線91、多個像素電極95、多個第一公共線92、多個第二公共線93與薄膜晶體管 94。
該第一公共線92平行于該柵極線90。該第二公共線93平行于該數據線91并電性連接于該第一公共線92。沒有任何數據線位于左像素區域41a和右像素區域41b之間， 因此每一第二公共線93可位于左像素區域41a和右像素區域41b之間。所述像素電極95 分別配置于所述像素區域41內。特別地，該第二公共線93位于左像素區域41a的像素電極95與右像素區域41b的像素電極95之間。具有該第二公共線93的兩個相鄰像素電極 95之間的耦合效應小于沒有具有該第二公共線93的兩個相鄰像素電極95之間的耦合效應。降低兩個相鄰像素電極95之間的耦合效應可以解決亮線(bright line)和暗線(dark line)的問題。在該第五實施例中，第五和第四實施例的薄膜晶體管陣列基板的差異為該第一公共線92位于以上下位置排列的兩個相鄰像素區域41內的兩個柵極線90之間。該第一公共線92包括第一部分9 和第二部分92b，且該第二公共線93包括第三部分93a和第四部分9北。多個第一通孔981被形成于該鈍化保護層內，并分別對應于所述第一部分92a。多個第二通孔982被形成于該鈍化保護層內，并分別對應于所述第二部分92b。每一導電元件97a用于將該第一部分9 經由該第一通孔981和第二通孔982而電性連接至該第二部分92b。位于該第一公共線92的第一部分9 和第二部分92b之間的導電元件97a與該數據線91相交跨越。多個第三通孔983被形成于該柵極絕緣層內，并分別對應于所述第三部分93a。多個第四通孔984被形成于該柵極絕緣層內，并分別對應于所述第四部分93b。每一導電元件97b用于將該第三部分93a經由該第三通孔983和第四通孔984而電性連接至該第四部分93b。位于該第二公共線93的第三部分93a和第四部分9 之間的導電元件 97b與該柵極線90相交跨越。多個第五通孔985被形成于該鈍化保護層內，并分別對應于所述第一公共線92。該導電元件97b用于將該第一公共線92經由該第三通孔983、第四通孔984和第五通孔985而電性連接至該第二公共線93。該導電元件97a、97b和像素電極 95由透明導電材料所制成。換言之，該導電元件97a、97b和像素電極95可由相同曝光、顯影、蝕刻步驟同時形成，如此不會增加步驟的時間和成本。請參考圖16，其顯示第一實施例的薄膜晶體管陣列基板2的電路示意圖。該薄膜晶體管陣列基板2包含所述柵極線20、數據線21、像素電極25、第一公共線22、第二公共線 23與薄膜晶體管對。所述第二公共線23電性連接于所述第一公共線22。因此，圖17顯示所述第一公共線22與第二公共線23構成本發明的第一實施例的網狀結構。同理，在第二至第五實施例中，該薄膜晶體管陣列基板的所述第二公共線電性連接于所述第一公共線， 通過所述第一公共線與第二公共線構成網狀結構，如此以降低公共線的電阻-電容信號延遲效應。參考圖18，其顯示了液晶面板200。該第一實施例的薄膜晶體管陣列基板2可應用于該液晶面板200。該液晶面板200包括該薄膜晶體管陣列基板2、彩色濾光片基板2’ 和液晶層21’。該液晶層21’位于該彩色濾光片基板2’與該薄膜晶體管陣列基板2之間。 該彩色濾光片基板2’包括黑色矩陣層(black matrix layer)觀’、彩色濾光層22’和透明電極對’，其依序形成于另一透明基板26’上。該黑色矩陣(black matrix) 28’須對應于所述柵極線20、數據線21、像素電極25和第二公共線23，以避免漏光。參考圖19，其顯示了液晶顯示器2000。該第一實施例的液晶面板200可應用于該液晶顯示器2000。該液晶顯示器2000包含前框202、該液晶面板200和背光模組204。該背光模組204是用于提供光源進入該液晶面板200，并與該前框202彼此結合而將該液晶面板200和背光模組204組合成該液晶顯示器2000。 雖然本發明已以較佳實施例揭露如上，然其并非用于限定本發明，任何本發明所屬技術領域中的技術人員在不脫離本發明的精神和范圍內，可作出更改與變化，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種薄膜晶體管陣列基板，該薄膜晶體管陣列基板包括透明基板；配置于該透明基板上的多個柵極線；與所述柵極線相交跨越的多個數據線，其中兩個相鄰柵極線與兩個相鄰數據線之間定義有兩個像素區域，該兩個像素區域為左像素區域和右像素區域；平行于所述柵極線的多個第一公共線；以及多個第二公共線，該多個第二公共線平行于所述數據線并電性連接于所述第一公共線，其中每一第二公共線位于所述左像素區域的像素電極與所述右像素區域的像素電極之間。
2.根據權利要求1所述的薄膜晶體管陣列基板，其中所述柵極線的數量為N+1條，第1條至第N+1條柵極線依序排列于所述透明基板上，且 N為正數；當N為偶數時，第N條至第N+1條柵極線與兩個相鄰數據線之間并未定義有任何的像素區域；以及當N為奇數時，第N條至第N+1條柵極線與兩個相鄰數據線之間定義有兩個像素區域， 該兩個像素區域為左像素區域和右像素區域。
3.根據權利要求1所述的薄膜晶體管陣列基板，其中沒有任何數據線位于所述左像素區域與所述右像素區域之間。
4.根據權利要求1所述的薄膜晶體管陣列基板，其中所述柵極線和所述第一公共線都通過曝光、顯影、蝕刻第一金屬層而形成，而所述數據線和所述第二公共線則通過曝光、顯影、蝕刻第二金屬層而形成。
5.根據權利要求4所述的薄膜晶體管陣列基板，該薄膜晶體管陣列基板還包括分別對應于所述第一公共線的多個第一通孔；分別對應于所述第二公共線的多個第二通孔；以及多個導電元件，每一導電元件用于將所述第一公共線經由所述第一通孔和所述第二通孔而電性連接至所述第二公共線。
6.根據權利要求1所述的薄膜晶體管陣列基板，其中所述柵極線、所述第一公共線和所述第二公共線都通過曝光、顯影、蝕刻第一金屬層而形成，而所述數據線則通過曝光、顯影、蝕刻第二金屬層而形成。
7.根據權利要求6所述的薄膜晶體管陣列基板，其中該柵極線包括第一部分和第二部分；以及該薄膜晶體管陣列基板還包括對應于所述第一部分的第一通孔；對應于所述第二部分的第二通孔；以及導電元件，用于將所述第一部分經由所述第一通孔和所述第二通孔而電性連接至所述第二部分。
8.根據權利要求7所述的薄膜晶體管陣列基板，其中位于所述柵極線的第一部分和第二部分之間的導電元件與所述第二公共線相交跨越。
9.根據權利要求6所述的薄膜晶體管陣列基板，其中所述第二公共線包括第一部分和第二部分；以及所述薄膜晶體管陣列基板還包括 對應于所述第一部分的第一通孔； 對應于所述第二部分的第二通孔；以及導電元件，用于將所述第一部分經由該所述第一通孔和所述第二通孔而電性連接至所述第二部分。
10.根據權利要求9所述的薄膜晶體管陣列基板，其中位于所述第二公共線的第一部分和第二部分之間的導電元件與所述柵極線相交跨越。
11.根據權利要求1所述的薄膜晶體管陣列基板，其中所述柵極線通過曝光、顯影、蝕刻第一金屬層而形成，而所述數據線、所述第一公共線和所述第二公共線則都通過曝光、顯影、蝕刻第二金屬層而形成。
12.根據權利要求11所述的薄膜晶體管陣列基板，其中 該數據線包括第一部分和第二部分；以及該薄膜晶體管陣列基板還包括 對應于所述第一部分的第一通孔； 對應于所述第二部分的第二通孔；以及導電元件，用于將所述第一部分經由所述第一通孔和所述第二通孔而電性連接至所述第二部分。
13.根據權利要求12所述的薄膜晶體管陣列基板，其中位于所述數據線的第一部分和第二部分之間的導電元件與所述第一公共線相交跨越。
14.根據權利要求11所述的薄膜晶體管陣列基板，其中 所述第一公共線包括第一部分和第二部分；以及所述薄膜晶體管陣列基板還包括 對應于所述第一部分的第一通孔； 對應于所述第二部分的第二通孔；以及導電元件，用于將所述第一部分經由所述第一通孔和所述第二通孔而電性連接至所述第二部分。
15.根據權利要求14所述的薄膜晶體管陣列基板，其中位于所述第一公共線的第一部分和第二部分之間的導電元件與所述數據線相交跨越。
16.根據權利要求1所述的薄膜晶體管陣列基板，其中所述柵極線和所述第二公共線都通過曝光、顯影、蝕刻第一金屬層而形成，而所述數據線和所述第一公共線則都通過曝光、顯影、蝕刻第二金屬層而形成。
17.根據權利要求16所述的薄膜晶體管陣列基板，其中 所述第一公共線包括第一部分和第二部分；所述第二公共線包括第三部分和第四部分；以及所述薄膜晶體管陣列基板還包括 對應于所述第一部分的第一通孔； 對應于所述第二部分的第二通孔；第一導電元件，用于將所述第一部分經由所述第一通孔和所述第二通孔而電性連接至所述第二部分；對應于所述第三部分的第三通孔； 對應于所述第四部分的第四通孔；第二導電元件，用于將所述第三部分經由所述第三通孔和所述第四通孔而電性連接至所述第四部分；對應于所述第一公共線的第五通孔； 對應于所述第二公共線的第六通孔；以及第三導電元件，用于將所述第一公共線經由所述第三通孔和所述第四通孔而電性連接至所述第二公共線。
18.根據權利要求17所述的薄膜晶體管陣列基板，其中位于所述第一公共線的第一部分和第二部分之間的第一導電元件與所述數據線相交跨越，且位于所述第二公共線的第三部分和第四部分之間的第二導電元件與所述柵極線相交跨越。
19.根據權利要求16所述的薄膜晶體管陣列基板，其中所述第一公共線位于以上下位置排列的兩個相鄰像素區域內的兩個柵極線之間。
20.根據權利要求19所述的薄膜晶體管陣列基板，其中 該第一公共線包括第一部分和第二部分；該第二公共線包括第三部分和第四部分；以及該薄膜晶體管陣列基板還包括 對應于所述第一部分的第一通孔； 對應于所述第二部分的第二通孔；第一導電元件，用于將所述第一部分經由所述第一通孔和所述第二通孔而電性連接至所述第二部分；對應于所述第三部分的第三通孔； 對應于所述第四部分的第四通孔； 對應于所述第一公共線的第五通孔；以及第二導電元件，用于將所述第三部分經由所述第三通孔、所述第四通孔和所述第五通孔而電性連接至所述第四部分，并將所述第一公共線經由所述第三通孔、所述第四通孔和所述第五通孔而電性連接至所述第二公共線。
21.根據權利要求20所述的薄膜晶體管陣列基板，其中位于所述第一公共線的第一部分和第二部分之間的第一導電元件與所述數據線相交跨越，且位于所述第二公共線的第三部分和第四部分之間的第二導電元件與所述柵極線相交跨越。
22.—種液晶面板，包括 彩色濾光片基板；薄膜晶體管陣列基板，該薄膜晶體管陣列基板包括 透明基板；配置于該透明基板上的多個柵極線；與所述柵極線相交跨越的多個數據線，其中兩個柵極線與兩個相鄰數據線之間定義有兩個像素區域，該兩個像素區域為左像素區域和右像素區域； 平行于所述柵極線的多個第一公共線；以及多個第二公共線，該多個第二公共線平行于所述數據線并電性連接于所述第一公共線，其中每一第二公共線位于所述左像素區域的像素電極與所述右像素區域的像素電極之間；以及液晶層，液晶層配置于所述彩色濾光片基板與所述薄膜晶體管陣列基板之間； 其中所述彩色濾光片基板包括黑色矩陣層，該黑色矩陣層對應于所述第二公共線。
全文摘要
一種薄膜晶體管陣列基板包括透明基板、多個柵極線、數據線、第一和第二公共線。柵極線配置于透明基板上。數據線與柵極線相交跨越，其中兩個相鄰柵極線與兩個相鄰數據線之間定義有兩個像素區域，其為左像素區域和右像素區域。第一公共線平行于柵極線。第二公共線平行于數據線并電性連接于第一公共線，其中每一第二公共線位于左像素區域的像素電極與右像素區域的像素電極之間。
文檔編號G02F1/1333GK102237355SQ201010243210
公開日2011年11月9日 申請日期2010年7月28日 優先權日2010年4月30日
發明者李昆政, 游家華, 蔡瑞鑫 申請人:瀚宇彩晶股份有限公司