專利名稱：圖像顯示裝置及驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及圖像顯示裝置及驅(qū)動電路的發(fā)明。
背景技術(shù)：
在作為圖像顯示裝置的液晶顯示裝置中，作為降低功耗的驅(qū)動技
術(shù)之一，采用專利文獻1的圖1或圖8中公開的電容耦合驅(qū)動技術(shù)。 該驅(qū)動技術(shù)通過經(jīng)保持電容使具有規(guī)定電壓振幅的信號(下面也稱為補 償信號)耦合于像素節(jié)點，將寫入像素的顯示信號的電壓電平調(diào)整為必 需的電平。由此，電容耦合驅(qū)動技術(shù)可減小提供給源極線(下面也稱為 數(shù)據(jù)線)的顯示信號的電壓振幅，降低數(shù)據(jù)線消耗的功率。
另外，在專利文獻2的圖4(a)中，公開了用于執(zhí)行電容耦合驅(qū)動 的電容線驅(qū)動電路。
并且，即便在采用IPS(In Plane Switching)液晶顯示面板的液晶顯 示裝置中，也采用每線獨立公共(common)驅(qū)動方式，作為與電容耦合 驅(qū)動一樣的驅(qū)動方式。該每線獨立公共驅(qū)動方式已知為在執(zhí)行基于柵
高;亥電路^使用的晶體管的可靠;的技術(shù)。具體而言，在4利文"3 中，公開了圖18公開的共同電極驅(qū)動電路中，具體使用單一導(dǎo)電型(N 型)的MOS晶體管，以低成本來實現(xiàn)每線獨立公共驅(qū)動方式.另外， 專利文獻4、 5中也公開了每線獨立公共驅(qū)動方式。
日本特開2003-295157號公報 日本特開2003-228345號公報 日本特開2006-276541號7>報 日本特開平10-31464號公才艮 日本特開2001-350438號公報 但是，專利文獻2的圖4(a)所公開的電容線驅(qū)動電路例如在圖4(b) 所示的真值表中、Q(n)-H、 {QB(n)=L}、 Q(n+1)=L、 FR-L的情況下， 在VDD與VSS之間流過貫通電流，該部分消耗功率。另外，專利文 獻2
專利文獻l 專利文獻2 專利文獻3 專利文獻4 專利文獻5前后約1水平掃描期間中與存儲電容線連接。因此，存儲電容線在上 述以外的期間中變?yōu)楦訝顟B(tài)，若源極線的信號電壓變化大，則存在 經(jīng)布線的交叉電容，存儲電容線的電位變化，對顯示圖像產(chǎn)生影響的 問題。
另外，在專利文獻3的圖18中，向節(jié)點ND1、 ND2分別輸入互補 的電平，與之對應(yīng)，晶體管T3、 T4互補地變?yōu)閷?dǎo)通或截止，將輸出信 號輸出到OUT節(jié)點。通過節(jié)點ND2或節(jié)點ND1變?yōu)镠電平，觸發(fā)器 (flip-flop)結(jié)構(gòu)的晶體管T10或T9之一 變?yōu)閷?dǎo)通，節(jié)點ND1或節(jié)點ND2 的L電平由低阻抗設(shè)定為基準(zhǔn)電壓VSS電平。另一方面，節(jié)點ND2 或節(jié)點ND1的H電平在高阻抗?fàn)顟B(tài)下主要被保持在電容元件Cbsl與 Csl或Cbs2與Cs2的串聯(lián)電容。
保持H電平的期間比1幀期間(約16.7ms)長，在晶體管T9或晶體 管T10的漏極源極間的泄漏電流大的情況下，該電平下降，不能充分 導(dǎo)通晶體管T3或晶體管T4。由此，輸出阻抗增大，利用電容耦合等 在輸出產(chǎn)生的電壓噪聲的抑制變得不充分。在電平下降更大的情況下， 輸出信號OUT的H電平下降。結(jié)果，存在施加于液晶的電壓與正規(guī) 值不同、顯示異常的問題。并且，期望在L電平側(cè)有基本無功耗的驅(qū) 動電路。
發(fā)明內(nèi)容
因此，本發(fā)明為了解決上述問題而作出，其目的在于提供一種可 降低功耗的圖像顯示裝置及其中使用的驅(qū)動電路。并且，在本發(fā)明的 某些實施方式中，除解決上述課題外，其目的在于還提供無貫通電流、 且存儲電容線變?yōu)楦訝顟B(tài)的期間不存在的圖像顯示裝置及其中使用 的驅(qū)動電路。另外，在本發(fā)明的其它實施方式中，除解決上述課題外， 其目的還在于提供不產(chǎn)生顯示異常的圖像顯示裝置及其中使用的驅(qū)動 電路。
本發(fā)明的技術(shù)手段是一種圖像顯示裝置，具備多個信號線；與信 號線正交的多個掃描線；沿掃描線排列的多個布線；晶體管，設(shè)置在 信號線與掃描線的各個交點附近，分別將一個電流電極連接于信號線， 將控制電極連接于掃描線；連接于布線的電容；和連接于布線、向電 容提供驅(qū)動信號的驅(qū)動電路。另外，該圖像顯示裝置的驅(qū)動電路構(gòu)成的活性元件是相同的導(dǎo)電型，且活性元件與晶體管同時形成于同一基
板上，具備切換電路，根據(jù)規(guī)定的信號，生成并輸出切換驅(qū)動信號 的電壓電平的第1切換信號和笫2切換信號；輸出電平保持電路，根 據(jù)重復(fù)信號，在規(guī)定期間保持第1切換信號和第2切換信號的電壓電 平；和輸出電路，根據(jù)第l切換信號和第2切換信號，生成驅(qū)動信號， 并將驅(qū)動信號輸出到布線。
本發(fā)明記載的圖像顯示裝置及驅(qū)動電路中，由于驅(qū)動電路具備切 換電路、輸出電平保持電路與輸出電路，所以可降低圖像顯示裝置及 驅(qū)動電路中消耗的功率。
圖l是本發(fā)明實施方式l的圖像顯示裝置的框圖。
圖2是本發(fā)明實施方式1的另一圖像顯示裝置的框圖。
圖3是本發(fā)明實施方式1的再一圖像顯示裝置的框圖。
圖4是本發(fā)明實施方式1的電容線驅(qū)動電路的電路圖。
圖5是本發(fā)明實施方式1的電容線驅(qū)動電路的動作波形圖。
圖6是本發(fā)明實施方式1的電容線驅(qū)動電路的偶數(shù)行的電路圖。
圖7是本發(fā)明實施方式1的電容線驅(qū)動電路的動作波形圖。
圖8是本發(fā)明實施方式1的變形例的電容線驅(qū)動電路的電路圖。
圖9是本發(fā)明實施方式1的變形例的電容線驅(qū)動電路的電路圖.
圖IO是本發(fā)明實施方式1的變形例的電容線驅(qū)動電路的電路圖。
圖11是本發(fā)明實施方式l的變形例的電容線驅(qū)動電路的電路圖。
圖12是本發(fā)明實施方式1的變形例的電容線驅(qū)動電路的電路圖。
圖13是本發(fā)明實施方式1的變形例的電容線驅(qū)動電路的電路圖。
圖14是本發(fā)明實施方式2的電容線驅(qū)動電路的電路圖。
圖15是本發(fā)明實施方式2的變形例的電容線驅(qū)動電路的電路圖。
圖16是本發(fā)明實施方式2的變形例的電容線驅(qū)動電路的電路圖。
圖17是本發(fā)明實施方式3的電容線驅(qū)動電路的電路圖。
圖18是本發(fā)明實施方式3的變形例的掃描方向切換電路的電路
圖。 圖。
圖19是本發(fā)明實施方式3的變形例的掃描方向切換電路的電路圖20是本發(fā)明實施方式3的變形例的電容線驅(qū)動電路的電路圖。 圖21是本發(fā)明實施方式3的變形例的掃描方向切換電路的電路圖。
圖22是本發(fā)明實施方式4的電路構(gòu)成的框圖。
圖23是本發(fā)明實施方式4的移位寄存器的電路圖。
圖24是本發(fā)明實施方式4的變形例的移位寄存器的電路圖。
圖25是本發(fā)明實施方式5的移位寄存器的電路圖。
圖26是本發(fā)明實施方式5的變形例的移位寄存器的電路圖。
圖27是本發(fā)明實施方式6的電容線驅(qū)動電路的電路圖。
圖28是本發(fā)明實施方式6的電容線驅(qū)動電路的動作波形圖。
圖29是本發(fā)明實施方式6的電容線驅(qū)動電路的偶數(shù)行的電路圖。
圖30是本發(fā)明實施方式6的電容線驅(qū)動電路的偶數(shù)行的電路圖.
圖31是本發(fā)明實施方式6的變形例的電容線驅(qū)動電路的電路圖。
圖32是本發(fā)明實施方式7的電容線驅(qū)動電路的電路圖。
圖33是本發(fā)明實施方式7的變形例的電容線驅(qū)動電路的電路圖。
圖34是本發(fā)明實施方式8的電容線驅(qū)動電路的電路圖。
圖35是本發(fā)明實施方式9的電容線驅(qū)動電路的電路圖。
圖36是本發(fā)明實施方式9的充電泵(charge pump)電路的電路圖。
圖37是本發(fā)明實施方式9的變形例的電容線驅(qū)動電路的電路圖。
圖38是本發(fā)明實施方式9的變形例的充電泵電路的電路圖。
圖39是本發(fā)明實施方式9的圖像顯示裝置的框圖。
圖40是本發(fā)明實施方式10的圖像顯示裝置的框圖。
圖41是本發(fā)明實施方式IO的另一圖像顯示裝置的框圖。
圖42是本發(fā)明實施方式10的再一圖像顯示裝置的框圖。
圖43是本發(fā)明實施方式10的又一圖像顯示裝置的框圖。
圖44是本發(fā)明實施方式10的共同電極驅(qū)動電路的電路圖。
圖45是本發(fā)明實施方式10的共同電極驅(qū)動電路的動作波形圖。
圖46是本發(fā)明實施方式10的共同電極驅(qū)動電路的偶數(shù)行的電路圖。
圖47是本發(fā)明實施方式10的共同電極驅(qū)動電路的偶數(shù)行的電路圖。
圖48是本發(fā)明實施方式10的共同電極驅(qū)動電路的動作波形圖。圖49是本發(fā)明實施方式10的變形例的共同電極驅(qū)動電路的電路圖。
圖50是本發(fā)明實施方式10的變形例的共同電極驅(qū)動電路的動作 波形圖。
圖51是本發(fā)明實施方式10的變形例的共同電極驅(qū)動電路的電路圖。
圖52是本發(fā)明實施方式11的共同電極驅(qū)動電路的電路圖。
圖53是本發(fā)明實施方式ll的變形例的共同電極驅(qū)動電路的電路圖。
圖54是本發(fā)明實施方式12的共同電極驅(qū)動電路的電路圖。
圖55是本發(fā)明實施方式12的變形例的掃描方向切換電路的電路圖。
圖56是本發(fā)明實施方式12的變形例的掃描方向切換電路的電路圖。
圖57是本發(fā)明實施方式13的共同電極驅(qū)動電路的電路圖。
圖58是本發(fā)明實施方式13的充電泵電路的電路圖。
圖59是本發(fā)明實施方式13的變形例的共同電極驅(qū)動電路的電路圖。
圖60是本發(fā)明實施方式13的變形例的充電泵電路的電路圖。 符號說明
1 輸出電平切換電路、2 輸出電平保持電路、3 輸出電路、4 掃描方向切換電路、5移位寄存器、7極性切換電路、10液晶顯 示裝置、11 絕緣體基板、20 液晶陣列部、25 像素、26 像素開 關(guān)元件、27 保持電容元件、28 液晶顯示元件、30 柵極線驅(qū)動電 路、40 源極驅(qū)動器、50 移位寄存器、52，54 數(shù)據(jù)鎖存電路、60 灰 度電壓生成電路、70 解碼電路、80模擬放大器、90 電容線驅(qū)動 電路、91 共同電極驅(qū)動電路、100 源極驅(qū)動器IC。
具體實施方式
(實施方式1)
圖1中示出本實施方式1的圖像顯示裝置的框圖。在圖1所示的框圖中，作為本發(fā)明的圖像顯示裝置的代表例，示出液晶顯示裝置10 的構(gòu)成。本發(fā)明的圖像顯示裝置不限于圖1所示的液晶顯示裝置10。
首先，圖1所示的液晶顯示裝置IO具備液晶陣列部20、柵極線驅(qū) 動電路(掃描線驅(qū)動電路)30、和源極驅(qū)動器40。并且，在圖1所示的 液晶顯示裝置10中，具備后面詳細(xì)說明的補償信號生成電路即電容線 驅(qū)動電路90。圖1所示的液晶顯示裝置10中，電容線驅(qū)動電路90設(shè) 置在液晶陣列部20的右側(cè)，但本發(fā)明不限于此，在柵極線驅(qū)動電路30 形成于液晶陣列部20的基板上的情況下，也可將電容線驅(qū)動電路卯 設(shè)置在液晶陣列部20的左側(cè)。并且，電容線驅(qū)動電路90共用柵極線 驅(qū)動電路30使用的電源線、信號線，與柵極線驅(qū)動電路30—體構(gòu)成。
液晶陣列部20具備配置成矩陣狀的多個像素25,并且，在液晶陣 列部20中，在每個像素行(下面也稱為像素線)配置柵極線GL1、 GL2…(將其統(tǒng)稱為柵極線GL)。另外，在液晶陣列部20中，在每個像 素列(下面也稱為像素列)配置數(shù)據(jù)線DL1、 DL2…(將其統(tǒng)稱為數(shù)據(jù)線 DL)。在圖1中，代表地圖示設(shè)置在第l行和第2行的第1列及第2列 的像素25、與其對應(yīng)配置的柵極線GL1、 GL2、數(shù)據(jù)線DL1、 DL2以 及電容線CCLO、 CCL1、 CCL2…(將其統(tǒng)稱為電容線CCL)。
各像素25在對應(yīng)的數(shù)據(jù)線DL與像素電極Np之間具有像素開關(guān) 元件26，在像素電極Np與電容線CCL之間具有保持電容元件27，在 像素電極Np與共同電極節(jié)點Nc之間具有液晶顯示元件28 。液晶顯示 元件28根據(jù)像素電極Np與共同電極節(jié)點Nc之間產(chǎn)生的電位差，使 夾持的液晶的定向性變化，而改變顯示亮度。由此，各像素25的亮度 可由經(jīng)數(shù)據(jù)線DL和像素開關(guān)元件26傳遞到像素電極Np的顯示電壓 來控制。即，通過向像素電極Np與共同電極節(jié)點Nc之間施加對應(yīng)于 最大亮度的電壓差與對應(yīng)于最小亮度的電壓差之間的中間電壓差，各 像素25可得到中間的亮度。因此，圖1所示的液晶顯示裝置IO通過 階梯式設(shè)定上述顯示電壓，可顯示灰度的亮度。
接著，柵極線驅(qū)動電路30根據(jù)規(guī)定的掃描周期，依次選擇并驅(qū)動 柵極線GL。每個柵極線GL連接于對應(yīng)的像素開關(guān)元件26的柵極上。 在柵極線驅(qū)動電路30選擇特定的柵極線GL期間，連接于該柵極線 GL的像素中像素開關(guān)元件26變?yōu)閷?dǎo)通狀態(tài)，像素電極Np與對應(yīng)的 數(shù)據(jù)線DL連接。因此，經(jīng)數(shù)據(jù)線DL向像素電極Np提供對應(yīng)于顯示信號的顯示電壓。
之后，在像素電極Np中，提供的顯示電壓在調(diào)整其電平的同時， 由保持電容元件27保持。像素開關(guān)元件26通常由形成于與液晶顯示 元件28相同的絕緣基板(玻璃基板或樹脂基板等)上的TFT(Thin Film Transistor)構(gòu)成。
接著，源極驅(qū)動器40將利用作為N比特數(shù)字信號的顯示信號SIG 階梯設(shè)定的顯示電壓，輸出到數(shù)據(jù)線DL。這里，若顯示信號SIG例如 為6比特的信號，則顯示信號SIG由顯示信號比特DB0 DB5構(gòu)成。 根據(jù)6比特的顯示信號SIG，各像素25可進行26==64級的灰度顯示。 并且，若像素25以R(Red)、 G(Green)、和B(Blue)3色構(gòu)成1個顯示 單位，則可進行約26萬色的彩色顯示。
圖1所示的源極驅(qū)動器40具備移位寄存器50、數(shù)據(jù)鎖存電路52、 54、灰度電壓生成電路60、解碼電路70和模擬放大器80。顯示信號 SIG在串行生成對應(yīng)于每個像素25的顯示亮度的顯示信號比特 DB0-DB5后構(gòu)成。即，各定時中的顯示信號比特DB0 DB5表示液晶 陣列部20中的任一個像素25的顯示亮度。
接著，移位寄存器50在與切換顯示信號SIG的設(shè)定的周期同步的 定時，向數(shù)據(jù)鎖存電路52指示取入顯示信號比特DB0 DB5。數(shù)據(jù)鎖 存電路52依次取入由串行生成的顯示信號比特DB0 DB5構(gòu)成的顯示 信號SIG，保持1個像素線大小的顯示信號SIG。
另外，向數(shù)據(jù)鎖存電路54輸入鎖存信號LT。該鎖存信號LT在數(shù) 據(jù)鎖存電路52中取入1個像素線大小的顯示信號SIG的定時被活性 化。即，數(shù)據(jù)鎖存電路54響應(yīng)于鎖存信號LT活性化的定時，取入數(shù) 據(jù)鎖存電路52中保持的1個像素線大小的顯示信號SIG。
灰度電壓生成電路60由串聯(lián)連接于高電壓VDH與低電壓VDL之 間的63個分壓電阻構(gòu)成?；叶入妷荷呻娐?0使用該63個分壓電阻， 生成64級的灰度電壓VI ~ V64。
解碼電路70解碼由數(shù)據(jù)鎖存電路54保持的顯示信號SIG。之后， 解碼電路70根據(jù)該解碼結(jié)果，從灰度電壓生成電路60生成的灰度電 壓V1 V64內(nèi)，選擇輸出到各解碼輸出節(jié)點Ndl、 Nd2…(將其統(tǒng)稱為 解碼輸出節(jié)點Nd)的電壓。
結(jié)果，從解碼輸出節(jié)點Nd同時(并行)輸出數(shù)據(jù)鎖存電路54保持的1個像素線大小的顯示信號SIG所對應(yīng)的顯示電壓(灰度電壓VI ~ V64的任一電壓)。圖1中，代表地圖示對應(yīng)于第1列和第2列的數(shù)據(jù) 線DL1、 DL2的解碼輸出節(jié)點Ndl、 Nd2。
接著，模擬放大器80放大到對應(yīng)于從解碼電路70輸出到解碼輸 出節(jié)點Nd的各顯示電壓的模擬電壓，輸出到數(shù)據(jù)線DL。
如上所述，本實施方式的液晶顯示裝置10中，源極驅(qū)動器40根 據(jù)規(guī)定的掃描周期， 一次一像素線地將對應(yīng)于一連串顯示信號SIG的 顯示電壓輸出到數(shù)據(jù)線DL，柵極線驅(qū)動電路30通過與該掃描周期同 步，依次驅(qū)動?xùn)艠O線GL，在液晶陣列部20中顯示基于顯示信號SIG 的圖像。
在圖1所示的液晶顯示裝置10中，電容線驅(qū)動電路卯、柵極線驅(qū) 動電路30和源極驅(qū)動器40作為一體將液晶陣列部20形成于同 一絕緣 體基板上。但是，本發(fā)明不限于此，柵極線驅(qū)動電路30和源極驅(qū)動器 40也可設(shè)置為液晶陣列部20的外部電路。
例如，圖2中示出如下構(gòu)成，代替源極驅(qū)動器40，將形成于單晶 硅基板上的半導(dǎo)體集成電路構(gòu)成的源極驅(qū)動器IC100設(shè)置為外部電路， 將柵極線驅(qū)動電路30、電容線驅(qū)動電路90和液晶陣列部20形成于同 一絕緣體基板11上。
另外，圖3中示出如下構(gòu)成，代替源極驅(qū)動器40和柵極線驅(qū)動電
路30,將半導(dǎo)體集成電路構(gòu)成的源極驅(qū)動器IC100和柵極驅(qū)動器IC110 設(shè)置為外部電路，將電容線驅(qū)動電路卯和液晶陣列部20形成于同一 絕緣體基板11上。
在柵極線的掃描方法中，通常有從圖1中的上方向下方、或從下 方向上方任一方方向掃描的方法、和根據(jù)使用條件切換掃描兩個方向 的方法。各個柵極線掃描方法均可適用于本發(fā)明的圖像顯示裝置中， 但在下面說明的本實施方式的圖像顯示裝置中，首先說明使用單一方 向的掃描方法的情況。
另外，在電容耦合驅(qū)動中，有專利文獻1的實施方式1中說明的、 從柵極線選擇信號從選擇狀態(tài)變?yōu)榉沁x擇狀態(tài)的定時起，1水平期間(H) 后、輸入補償信號的情況；和專利文獻l的實施方式2中說明的、在 柵極線選擇信號從選擇狀態(tài)變?yōu)榉沁x擇狀態(tài)之后的定時輸入補償信號 的情況。任一電容耦合驅(qū)動均可適用于本發(fā)明的圖像顯示裝置，但下面說明的本實施方式的圖像顯示裝置中，說明在從柵極線選擇信號從
選擇狀態(tài)變?yōu)榉沁x擇狀態(tài)的定時起，1水平期間(H)后輸入補償信號的 情況。
下面，圖4中示出本實施方式的圖像顯示裝置的電容線驅(qū)動電路 90。圖4所示的電容線驅(qū)動電路卯表示像素線的奇數(shù)行中的柵極線驅(qū) 動信號所對應(yīng)的電容線驅(qū)動電路90。圖4所示的電容線驅(qū)動電路90中 使用的晶體管可以是多晶硅TFT、非晶珪TFT、有機TFT之一。但是， 非晶硅TFT和有機TFT當(dāng)向該TFT的柵極與源極之間持續(xù)地施加直 流的偏壓時，有可能該TFT的閾值電壓移位并引起誤動作。因此，在 使用非晶硅TFT和有機TFT的情況下，必需對閾值電壓的移位考慮某 種對策。
在下面說明的本實施方式的圖像顯示裝置中，說明難以產(chǎn)生閾值 電壓移位的多晶硅TFT。另外，在本實施方式中，在使用非晶硅TFT 和有機TFT的情況下，就閾值電壓移位的對策電路在后面的實施方式 中說明。當(dāng)然，也可將該電路用于多晶硅TFT。
另外，假設(shè)圖4所示的電容線驅(qū)動電路90中使用的晶體管為N型， 其閾值電壓Vth全部相等。N型晶體管當(dāng)柵極相對源極變?yōu)镠(High) 電平時變?yōu)榛钚?導(dǎo)通)狀態(tài)，當(dāng)為L(Low)電平時變?yōu)榉腔钚?截止)狀 態(tài)。另外，圖4所示的電容線驅(qū)動電路90中使用的晶體管設(shè)為N型， 但本發(fā)明的電容線驅(qū)動電路90中使用的晶體管也可為P型晶體管。P 型晶體管當(dāng)柵極相對源極變?yōu)長(Low)電平時變?yōu)榛钚?導(dǎo)通)狀態(tài)，當(dāng) 為H(High)電平時變?yōu)榉腔钚?截止)狀態(tài)。
通常，圖像顯示裝置的基準(zhǔn)電位將寫入像素的顯示信號的電位設(shè) 定為基準(zhǔn)，但在本實施方式的圖像顯示裝置的基準(zhǔn)電位中，為了容易 說明，將電容線驅(qū)動電路90的低電位電源的電位方便地設(shè)為基準(zhǔn)電位 VSS。同樣，本實施方式的圖4象顯示裝置的高電位電源VDD1、 VDD2 的電位相同，取VDD。作為本實施方式的圖像顯示裝置的控制信號的 VFR信號和/VFR信號設(shè)H電平為VDD，設(shè)L電平為VSS。并且，本 實施方式的圖像顯示裝置的時鐘信號(CLK， /CLK)也設(shè)H電平為 VDD，設(shè)L電平為VSS。另外，圖4所示的VCCH和VCCL是對驅(qū) 動電容線CCL的補償信號CCn分別提供H電平和L電平的電壓源。
下面，圖4所示的電容線驅(qū)動電路90具備輸出電平切換電路1、輸出電平保持電路2和輸出電路3。輸出電平切換電路1確定輸出信號 的上拉、下拉。圖4所示的輸出電平切換電路1具備串聯(lián)連接于同基 準(zhǔn)電位VSS連接的端子Sl與同高電位電源VDD1連接的端子S2之間 的晶體管Ql、 Q2和晶體管Q3、 Q4;和串聯(lián)連接于輸入信號的端子 IN1與同基準(zhǔn)電位VSS連接的端子Sl之間的晶體管Q5、Q6和晶體管 Q7、 Q8。晶體管Ql、晶體管Q4和晶體管Q8分別向柵極輸入VFR 信號，晶體管Q2、晶體管Q3和晶體管Q6分別向柵極輸入/VFR信號。 晶體管Q5向柵極輸入作為晶體管Ql與晶體管Q2的共同連接節(jié)點即 節(jié)點Nl的輸出，作為與晶體管Q6的共同連接節(jié)點即節(jié)點N3的輸出 變?yōu)榍袚Q信號GA1。另外，晶體管Q7向柵極輸入作為晶體管Q3與晶 體管Q4的共同連接節(jié)點即節(jié)點N2的輸出，作為與晶體管Q8的共同 連接節(jié)點即節(jié)點N4的輸出變?yōu)榍袚Q信號GB1。
輸出電平保持電路2向輸出電平切換電路1的輸出信號提供驅(qū)動 能力，并在1幀期間保持其輸出電平。圖4所示的輸出電平保持電路2 具備串聯(lián)連接于端子Sl與同高電位電源VDD2連接的端子S3之間的 晶體管Q9、 Q13、晶體管Q15、 QIO、晶體管Qll、 Q14、和晶體管 Q16、 Q12;和將高電位電源VDD2連接于柵極上的晶體管Q17和晶 體管Q18。晶體管Q9和晶體管Q12分別向柵極輸入作為節(jié)點N3的輸 出的切換信號GA1，晶體管Qll和晶體管Q10分別向柵極輸入作為節(jié) 點N4的輸出的切換信號GB1。作為晶體管Q9與晶體管Q13的共同 連接節(jié)點的節(jié)點N5的輸出變?yōu)檩敵鲂盘朑A2，作為晶體管Qll與晶 體管Q14的共同連接節(jié)點的節(jié)點N6的輸出變?yōu)檩敵鲂盘朑B2。另外， 作為晶體管Q15的柵極與晶體管Q17的漏極的共同連接節(jié)點的節(jié)點 N7，經(jīng)電容元件C1連接于輸入時鐘信號/CLK的端子CK上。作為晶 體管Q16的柵極與晶體管Q18的漏極的共同連接節(jié)點的節(jié)點N8，經(jīng) 電容元件C2連接于輸入時鐘信號/CLK的端子CK上。
輸出電路3接受輸出電平保持電路2的輸出，輸出具有較高驅(qū)動 能力的補償信號CCn。圖4所示的輸出電路3具備串聯(lián)連接于同電源 VCCL連接的端子S4與同電源VCCH連接的端子S5之間的晶體管 Q19、 Q20。分別向晶體管Q19的柵極輸入作為節(jié)點N5的輸出的輸出 信號GA2，向晶體管Q20的柵極輸入作為節(jié)點N6的輸出的輸出信號 GB2.從作為晶體管Q19與晶體管Q20的共同連接節(jié)點的輸出節(jié)點OUT向電容線CCLn輸出補償信號CCn。圖5中示出本實施方式的電容線驅(qū)動電路90的動作波形圖。在圖 5所示的動作波形中，VFR信號與/VFR信號為彼此互補的信號，在圖 像顯示裝置的消隱期間，每1幀時，其電位交替。在圖5所示的動作 波形中，將VFR信號為H電平的期間定義為奇數(shù)幀，為L電平的期 間定義為偶數(shù)幀。在圖5所示的動作波形中，時鐘信號CLK、 /CLK是以規(guī)定周期 交替的重復(fù)信號。在時鐘信號CLK、 /CLK中，例如也可使用柵極線 驅(qū)動電路30中為了生成柵極線驅(qū)動信號Gn而使用的時鐘信號。在圖 5所示的時鐘信號CLK、 /CLK中，使用柵極線驅(qū)動電路30中使用的 時鐘信號。圖4所示的電容線驅(qū)動電路90的輸入信號是對應(yīng)于補償信號CCn 的柵極線驅(qū)動信號Gn的2行后的柵極線驅(qū)動信號Gn+2。在本實施方 式中，將容易得到的提供給柵極線GLn+2的柵極線驅(qū)動信號Gn+2直 接用作電容線驅(qū)動電路90的輸入信號，但只要是在相同定時且具有規(guī) 定電壓電平的信號，則不限于柵極線驅(qū)動信號Gn+2。下面，參照圖5的動作波形，說明圖4所示的電容線驅(qū)動電路90 的動作。首先，在時刻tl，若VFR信號、/VFR信號的電平分別變化， 則圖4所示的晶體管Q1導(dǎo)通，晶體管Q2截止，節(jié)點N1由高電位電 源VDD1充電到VDD-Vth的電位。若節(jié)點Nl的電位變?yōu)閂DD-Vth， 則晶體管Q5導(dǎo)通。另外，在時刻tl，晶體管Q3截止，Q4導(dǎo)通，節(jié)點N2被放電到 VSS的電位，晶體管Q7截止。并且，在時刻tl，晶體管Q6截止，晶 體管Q8導(dǎo)通。此時，由于作為輸入信號的柵極線驅(qū)動信號Gn+2(下面 簡稱為Gn+2信號)為L電平，所以節(jié)點N3經(jīng)晶體管Q5設(shè)定為L電 平，節(jié)點N4經(jīng)晶體管Q8設(shè)定為L電平。接著，在時刻t2，柵極線驅(qū)動信號Gn變?yōu)镠電平，在其2水平 期間(2H)之后的時刻t3，柵極線驅(qū)動信號Gn+2變?yōu)镠電平。若Gn+2 信號變?yōu)镠電平，則通過導(dǎo)通狀態(tài)的晶體管Q5，節(jié)點N3的電壓電平 (GA1)上升。此時，經(jīng)晶體管Q5的柵極-溝道間電容，因節(jié)點N3電 壓電平變化(GA1)耦合于節(jié)點Nl，節(jié)點N1的電平上升。結(jié)果，晶體管 Q5在非飽和區(qū)域動作，節(jié)點N3的輸出電壓(GA1)變?yōu)闊oVth損耗的H在輸出電平切換電路1的輸出信號為H電平(VDD)的情況下，輸 出電平保持電路2中晶體管Q9與晶體管Q12變?yōu)閷?dǎo)通。通過晶體管 Q9導(dǎo)通，節(jié)點N5的電壓電平(GA2)上升，通過晶體管Q12導(dǎo)通，節(jié) 點N6的電壓電平(GB2)下降。結(jié)果，節(jié)點N5變?yōu)镠電平(VDD-Vth)， 節(jié)點N6變?yōu)長電平(VSS)。即，在時刻t3，由于晶體管Q9導(dǎo)通，晶 體管QIO和晶體管Q13截止，晶體管Q11截止，晶體管Q12導(dǎo)通， 所以高電位電源VDD2與VSS電位之間不流過貫通電流。這里，晶體管Q9(Q11)、 Q12(Q10)被提供充分的驅(qū)動能力，以在 規(guī)定時間內(nèi)充放電節(jié)點N5、 N6。即，晶體管Q9(Q11)、 Q12(Q10)也用 作緩沖電路。接著，在時刻t4, Gn+2信號變?yōu)長電平，晶體管Q5為導(dǎo)通狀態(tài)， 所以通過晶體管Q5，節(jié)點N3放電。結(jié)果，在時刻t4，晶體管Q9、 Q12截止。充電節(jié)點N5，變?yōu)镠電平，與之相伴，若晶體管Q14導(dǎo) 通，則節(jié)點N5保持H電平，節(jié)點N6保持L電平。但是，若經(jīng)過時間， 則因節(jié)點N5與Sl端子間的泄漏電流，節(jié)點N5的電平下降，不能維 持H電平。因此，晶體管Q15、 Q17、電容元件Cl構(gòu)成用于保持節(jié)點 N5的H電平的電平保持電路。在時刻t4之后，若時鐘信號/CLK上升，則作為時鐘端子CK的 電壓變化量的VDD電位經(jīng)電容元件Cl耦合于節(jié)點N7。節(jié)點N7已從 節(jié)點N5經(jīng)晶體管Q17充電到VDD-Vth電位，所以節(jié)點N7的電壓被 升壓到VDD-Vth的大致2倍(2'VDD-Vth)。若節(jié)點N7升壓，則晶體 管Q15變?yōu)閷?dǎo)通，由高電位電源VDD2將節(jié)點N5充電到VDD電位， 補償泄漏電流造成的節(jié)點N5的電平下降。接著，在時刻t5,若時鐘信號/CLK變?yōu)長電平，則節(jié)點N7的電 壓電平再次變?yōu)閂DD-Vth。此時，晶體管Q15的源極(節(jié)點N5)比柵極 (節(jié)點N7)的電壓電平高，所以晶體管Q15截止，節(jié)點N5因泄漏電流 而再次開始下降。但是，由于在時刻t5的1水平期間(H)之后，時鐘信 號/CLK再次變化為H電平，所以節(jié)點N5的電壓電平恢復(fù)到VDD電 位。即，節(jié)點N5的H電平由時鐘信號/CLK以規(guī)定期間(時鐘信號周 期)更新后保持。另外，由晶體管Q16、 Q18和電容元件C2構(gòu)成的電路中節(jié)點N6為L電平，所以節(jié)點N8也為L電平。因此，若時鐘信號/CLK上升， 則通過經(jīng)電容元件C2的耦合，節(jié)點N8的電平也上升，但由于晶體管 Q14導(dǎo)通，所以在上升到一定電平之后，瞬間下降到L電平。即，在 節(jié)點N8生成尖峰(spike)電壓。該尖峰電壓通過適當(dāng)設(shè)定晶體管Q14 的導(dǎo)通電阻值與電容元件C2的電容值，可減小。因此，晶體管Q16 也可維持截止?fàn)顟B(tài)。即，節(jié)點N6可保持在L電平。另外，晶體管Q16 與晶體管Q14之間也不流過貫通電流，沒有無效的功耗。上述中，說明采用柵極線驅(qū)動電路30中使用的時鐘信號作為節(jié)點 N5(N6)保持H電平用的時鐘信號/CLK的情況。但是，本發(fā)明不限于 此，只要能補償泄漏電流造成的電平下降，則也可使用頻率較低的時 鐘信號。另外，在使用頻率較低的時鐘信號的情況下，可降低時鐘信 號引起的功耗。再次返回時刻t3，說明圖4所示的電容線驅(qū)動電路90的動作。在 時刻t3，當(dāng)節(jié)點N5為H電平，節(jié)點N6為L電平時，晶體管Q19導(dǎo) 通，晶體管Q20截止，輸出節(jié)點OUT由電源VCCH充電，輸出VCCH 的電壓。即，輸出節(jié)點OUT的電平在時刻t3以前為VCCL，但在時刻t3 變化為VCCH,將該電壓變化量(VCCH-VCCL)作為補償信號CCn， 經(jīng)電容線CCL提供給像素的保持電容元件27。電壓變化量 (VCCH-VCCL)的補償信號CCn經(jīng)像素的保持電容元件27耦合于像素 電極Np，將像素電極Np的電位變?yōu)槠谕碾娖?。另外，由于像素?極Np與輸出節(jié)點OUT進行電容耦合，所以若電壓變化量 (VCCH-VCCL)變?yōu)橐?guī)定值，則其絕對值不成問題。因此，輸出節(jié)點OUT的電平可在適于驅(qū)動的條件下設(shè)定。例如， 若VCCL的電位為顯示裝置的接地電位(像素寫入信號的基準(zhǔn)電平)， 則不必重新準(zhǔn)備VCCL電源，可降低顯示裝置的成本。此時，正極性 側(cè)的VCCH電源從其它電源通?？奢^容易地進行沿用。另外，在圖4所示的電容線驅(qū)動電路卯中使用非晶硅TFT的情 況下，其驅(qū)動能力比多晶硅TFT低，所以為了盡可能增大晶體管Q19 的柵極-源極間電壓，若將VSS的電位設(shè)為VCCL電源，則可使晶體 管的驅(qū)動能力最高。此時，不必VCCL電源。節(jié)點N5、N6的電平被輸出電平保持電路2保持，直到下次反轉(zhuǎn)(圖5中1幀后)。因此，輸出節(jié)點OUT不變?yōu)楦咦杩?浮動)。接著，在時刻t6， VFR信號變化為L電平，/VFR信號變化為H 電平，輸出電平切換電路1執(zhí)行與時刻tl相反的動作。即，節(jié)點Nl 變?yōu)長電平，節(jié)點N2變?yōu)镠電平(VDD-Vth)，但節(jié)點N3由于晶體管 Q6導(dǎo)通而維持L電平，節(jié)點N4由于晶體管Q7導(dǎo)通而維持L電平。 因此，在時刻t6,如圖5所示，輸出電平保持電路2的各個輸出電平 (GA2、 GB2)不變化，輸出電路3的輸出節(jié)點OUT的電平(CCn)也不變 化。接著，在時刻t7,柵極線驅(qū)動信號Gn變?yōu)镠電平，在其2水平 期間(2H)之后的時刻t8,柵極線驅(qū)動信號Gn+2變?yōu)镠電平。在時刻 t8，若柵極線驅(qū)動信號Gn+2變?yōu)镠電平，則通過導(dǎo)通的晶體管Q7， 節(jié)點N4的電平上升，變?yōu)镠電平(VDD)。通過節(jié)點N4變?yōu)镠電平， 輸出電平保持電路2的晶體管Qll和晶體管Q10導(dǎo)通.通過晶體管 Qll導(dǎo)通，節(jié)點N6的電平上升，通過晶體管Q10導(dǎo)通，節(jié)點N5的電 平下降。結(jié)果，在時刻t8,節(jié)點N6變?yōu)镠電平(VDD-Vth),節(jié)點N5 變?yōu)長電平(VSS)，輸出電平保持電路2的輸出電平(GA2、 GB2)如圖 5所示反轉(zhuǎn)。在時刻t9， Gn+2信號變?yōu)長電平，但與時刻t4一樣，輸出電平 保持電路2的輸出狀態(tài)不變化。之后，利用晶體管Q16、 Q18和電容 元件C2構(gòu)成的電路與時鐘信號/CLK，保持輸出電平保持電路2的輸 出電平(GA2、 GB2)。在時刻t8，當(dāng)節(jié)點N5為L電平、節(jié)點N6為H電平時，晶體管 Q19變?yōu)榻刂?，晶體管Q20變?yōu)閷?dǎo)通，輸出節(jié)點OUT由VCCL電源 放電，輸出VCCL電壓。即，輸出節(jié)點OUT的電平(CCn)從VCCH 變化到VCCL，該電壓變化量(VCCH-VCCL)作為補償信號CCn經(jīng)電 容線CCLn，提供給像素的保持電容元件27。電壓變化量(VCCH-VCCL) 的補償信號CCn經(jīng)像素的保持電容元件27耦合于像素電極Np，使像 素電極Np的電位變?yōu)槠谕碾娖?。以上對奇?shù)行對應(yīng)的電容線驅(qū)動電路90進行了說明，圖6示出對 偶數(shù)行的電容線驅(qū)動電路卯的電路圖。圖6所示的電容線驅(qū)動電路90 與圖4所示的電容線驅(qū)動電路卯一樣，輸入對應(yīng)的柵極線2行之后的 柵極線驅(qū)動信號，作為輸入信號。在圖6所示的電容線驅(qū)動電路90中，例如若假設(shè)對應(yīng)的偶數(shù)行為柵極線GLn+l，則輸入柵極線驅(qū)動信號 Gn+3(下面簡稱為Gn+3信號)，作為輸入信號。但是，圖6所示的電容線驅(qū)動電路90與圖4所示的電容線驅(qū)動電 路90不同，向時鐘端子CK輸入活性電平與Gn+3信號不重合的時鐘 信號CLK。另外，圖6所示的電容線驅(qū)動電路90的電路構(gòu)成基本上 與圖4所示的電容線驅(qū)動電路90相同，但為了得到圖4所示的電容線 驅(qū)動電路90的反轉(zhuǎn)輸出，例如彼此交換輸出電路3的晶體管Q19、Q20 的柵極輸入?；蛘撸瑘D6所示的電容線驅(qū)動電路90為了得到圖4所示 的電容線驅(qū)動電路90的反轉(zhuǎn)輸出，也可互相交換節(jié)點N3、 N4的輸出 信號。即，圖6所示的電容線驅(qū)動電路90與圖4所示的電容線驅(qū)動電路 90的情況相反，補償信號CCn在奇數(shù)幀(VFR信號為H電平)時下降， 在偶數(shù)幀(VFR信號為L電平)時上升。圖7中示出匯總圖示奇數(shù)行和 偶數(shù)行的顯示裝置的動作波形。圖7中，圖示VFR信號、/VFR信號、 輸入信號(Gn、 Gn+1、 Gn2)和補償信號(CCn、 CCn+l、 CCn+2)的時 間變化。(變形例)下面說明本實施方式的電容線驅(qū)動電路90的變形例。在下面的說 明中，為了容易說明，代表地說明對應(yīng)于奇數(shù)行的電路，但該內(nèi)容也 可適用于對偶數(shù)行的電路。首先，圖8示出電容線驅(qū)動電路90的第1變形例的電路圖。在圖 8所示的電容線驅(qū)動電路卯中，與圖4所示的電容線驅(qū)動電路90不同， 向輸出電平切換電路l中的晶體管Ql的漏極與晶體管Q2的源極提供 VFR信號。另外，在圖8所示的電容線驅(qū)動電路90中，與圖4所示的 電容線驅(qū)動電路90不同，向輸出電平切換電路l中的晶體管Q3的漏 極與晶體管Q4的源極提供/VFR信號。因此，在圖8所示的電容線驅(qū)動電路90中，不要向高電位電源 VDD1或VSS的布線，所以布局設(shè)計變?nèi)菀?。另外，圖8中，匯總向 晶體管Q1(Q3)、 Q2(Q4)提供VFR(/VFR)信號，但本發(fā)明不限于此， 也可單獨進行。圖9示出電容線驅(qū)動電路90的第2變形例的電路圖。圖9所示的電容線驅(qū)動電路90中，與圖4所示的電容線驅(qū)動電路90不同，通過 輸出電平切換電路l中的晶體管Q1，向晶體管Q5的柵極提供VFR。 另外，在圖9所示的電容線驅(qū)動電路90中，與圖4所示的電容線驅(qū)動 電路90不同，通過輸出電平切換電路1中的晶體管Q3，向晶體管Q7 的柵極提供/VFR信號。因此，在圖9所示的電容線驅(qū)動電路卯中，不必圖4所示的輸出 電平切換電路1的晶體管Q2、 Q4，可削減晶體管數(shù)量，所以可減小電 路面積。圖10中示出電容線驅(qū)動電路90的第3變形例的電路圖。圖10所 示的電容線驅(qū)動電路90中，與圖4所示的電容線驅(qū)動電路90不同， 在輸出電平保持電路2的升壓電容元件Cl、 C2中使用MOS電容。該 MOS電容若不形成溝道則不構(gòu)成電容，所以輸出電平為L電平側(cè)，外 觀上不存在電容。因此，在將MOS電容用于圖10所示的電容線驅(qū)動 電路90的情況下，可消除時鐘信號/CLK上升時節(jié)點N5、 N6中生成 的尖峰電壓。下面描述的任一實施方式中，電容元件Cl、 C2均可適 用MOS電容。圖11示出電容線驅(qū)動電路90的第4變形例的電路圖。圖11所示 的電容線驅(qū)動電路90中，與圖4所示的電容線驅(qū)動電路90不同，在 輸出電平保持電路2中，不直接耦合升壓電容元件Cl、 C2與節(jié)點N5、 N6。因此，圖11所示的電容線驅(qū)動電路90可防止更新時、時鐘信號 /CLK引起的輸出L電平的上升。另外，在圖11所示的電容線驅(qū)動電 路90中，向晶體管Q15(Q16)的柵極輸入由晶體管Q21(Q22)、Q17(Q18) 構(gòu)成的反相器的輸出信號。圖11所示的節(jié)點N5為L電平、節(jié)點N6為H電平時，經(jīng)電容元 件C1的時鐘信號/CLK的耦合，利用節(jié)點N6的H電平、由導(dǎo)通狀態(tài) 的晶體管Q17放電到Sl端子，所以不直接影響節(jié)點N5。另外，圖11所示的節(jié)點N8利用節(jié)點N6的H電平，初期充電到 VDD-2*Vth的電位，但利用經(jīng)電容元件C2的時鐘信號/CLK的耦合， 升壓到大致2'VDD-2.Vth的電位。因此，晶體管Q16在非飽和區(qū)域?qū)?通，在更新節(jié)點N6的電平的同時，上升到VDD的電位。圖11所示的節(jié)點N8也因晶體管Q18的截止泄漏電流，電平下降。 但是，圖11所示的節(jié)點N8在時鐘信號/CLK變?yōu)長電平、電平為VDD-Vth的電位以下時，通過晶體管Q22更新為VDD-Vth的電位。圖12示出電容線驅(qū)動電路90的第5變形例的電路圖。圖12所示 的電容線驅(qū)動電路90中，與圖4所示的電容線驅(qū)動電路90不同，由 將電源電壓VDD提供給柵極的晶體管Q15、 Q16執(zhí)行輸出電平保持電 路2中的輸出電平的保持。因此，在圖12所示的電容線驅(qū)動電路90 中，輸出電平保持用的電路元件數(shù)變少，所以可減小電路面積。圖13示出電容線驅(qū)動電路90的第6變形例的電路圖。圖13所示 的電容線驅(qū)動電路90中，與圖12所示的電容線驅(qū)動電路90不同，向 晶體管Q15、 Q16的柵極提供時鐘信號/CLK。因此，在圖13所示的 電容線驅(qū)動電路卯中，僅時鐘信號/CLK的活性期間流過電流，所以 與圖12所示的電容線驅(qū)動電路90相比，可降低功耗。(實施方式2)圖14中示出本實施方式的圖像顯示裝置的電容線驅(qū)動電路90的 電路圖。本實施方式的圖像顯示裝置的構(gòu)成與圖1、圖2、圖3所示的 構(gòu)成相同，所以省略詳細(xì)說明。另外，在圖14所示的電容線驅(qū)動電路 90中，向與圖14所示的電容線驅(qū)動電路共同的構(gòu)成附加相同的參照符 號，省略詳細(xì)說明。并且，圖14所示的電容線驅(qū)動電路90在使用非 晶硅TFT的情況下有效。在下面的說明中，為了使說明變?nèi)菀祝?地說明對應(yīng)于奇數(shù)行的電路，但該內(nèi)容也可適用于對偶數(shù)行的電路。首先，在圖14所示的輸出電平切換電路1中，為了減輕充電各個 節(jié)點N3、 N4的晶體管Q5、 Q7的閾值Vth的移位，縮短晶體管Q5、 Q7的柵極變?yōu)镠電平的時間。即，由輸入信號Gn+2的1水平期間(1H) 前的Gn+1信號使充電連接于晶體管Q5(Q7)柵極上的節(jié)點N1(N2)的晶 體管Q1(Q3)導(dǎo)通。由Gn+2信號的1水平期間(1H)后的Gn+3信號使 放電相同節(jié)點Nl的晶體管Q2(Q4)導(dǎo)通。從而，晶體管Q5(Q7)的柵極 變?yōu)镠電平的時間為2水平期間(2H)。在上述驅(qū)動中，也可使用Gn+1 信號之前的信號、或Gn+3信號之后的信號，但對應(yīng)于晶體管Q5(Q7) 的柵極為H電平的時間，閾值Vth的移位量變大。接著，在圖14所示的輸出電平保持電路2中，為了減輕初期充電 各個節(jié)點N5、 N6的晶體管Q9、 Qll的閾值Vth負(fù)側(cè)的移位，將晶體 管Q9、 Qll的漏極連接于柵極上。即，圖14所示的節(jié)點N3、 N4在l水平期間(1H)變?yōu)镠電平之后，保持在L電平。因此，在圖4所示的 輸出電平保持電路2中，若使用非晶硅TFT，則施加輸出為H電平的 晶體管Q9、 Qll的柵極為L電平、漏極和源極為H電平的偏壓，晶 體管Q9、 Qll的閾值Vth向負(fù)側(cè)移位。若晶體管Q9、 Qll的閾值Vth 向負(fù)側(cè)移位，則晶體管Q9、 Qll變?yōu)檎?dǎo)通狀態(tài)。另一方面，在圖 14所示的輸出電平保持電路2中，即便使用非晶硅TFT，也使晶體管 Q9、 Qll的漏極連接于柵極上，所以避免上述條件。圖14所示的晶體管Q15、 Q16由于柵極-源極間向正側(cè)偏壓，所 以閾值Vth向正側(cè)移位，但即便是交流的偏壓，移位到最大值，晶體 管Q15、 Q16也導(dǎo)通。另外，由于晶體管Q15、 Q16只要可補償節(jié)點 N5、 N6因泄漏電流引起的電平下降即可，所以閾值Vth不成問題。圖 14所示的晶體管Q23、 Q24是用于避免節(jié)點N3、 N4為L電平的高阻 抗?fàn)顟B(tài)、電路誤動作的晶體管。圖14所示的晶體管Q23、 Q24為了是 L電平，將節(jié)點設(shè)為低阻抗的L電平。圖14所示的晶體管Q21、Q22在柵極為L電平時，源極(節(jié)點N7、 N8)為L電平，僅向漏極(S3端子)施加正偏壓，所以閾值Vth的移位量 少，不成問題。另外，圖14所示的晶體管Q21、 Q22在柵極為H電平 時，漏極(節(jié)點N7、 N8)為交流的H電平，源極(S3端子)與柵極同為H 電平，所以閾值Vth的移位量少，不成問題。上述以外的圖14所示的輸出電平保持電路2的晶體管中柵極-源 極間在每個幀交流地偏壓H電平與L電平的閾值Vth移位，但由于是 放電動作，所以不成問題。接著，在圖14所示的輸出電路3中，每1幀交流地偏壓晶體管 Q19、 Q20，閾值Vth移位至柵極電壓的振幅的大致1/2。由于晶體管 Q20執(zhí)行放電動作，所以若設(shè)定晶體管Q20的柵極寬度以使放電時間 在規(guī)定時間進行，則閾值Vth的移位不成問題。晶體管Q19進行充電動作，但將輸出的H電平一VCCH)通常設(shè)定 為接近VCCL的值(例如3V左右)。但是，由于比VCCH高很多的H 電平(-VDD，例如30V左右)被設(shè)定為晶體管Q19的柵極電壓，所以即 便晶體管Q19中產(chǎn)生閾值Vth的移位，晶體管Q19也在非飽和區(qū)域中 動作。因此，若設(shè)定晶體管Q19的柵極寬度以使充電時間在規(guī)定時間 進行，則閾值Vth的移位不成問題。下面，說明本實施方式的電容線驅(qū)動電路90的變形例。首先，圖 15中示出電容線驅(qū)動電路90的第1變形例的電路圖。圖15所示的電 容線驅(qū)動電路卯中，與圖14所示的電容線驅(qū)動電路90不同，輸出電 平保持電路2中的晶體管Q21的柵極與漏極連接于節(jié)點N3上，晶體 管Q22的柵極與漏極連接于節(jié)點N4上。并且，在圖15所示的電容線 驅(qū)動電路90中，分別將晶體管Q17連接于節(jié)點N7與節(jié)點N5之間， 將晶體管Q18連接于節(jié)點N8與節(jié)點N6之間。圖15所示的晶體管Q21、 Q22用于初期將節(jié)點N7、 N8分別充電 到H電平。另外，圖15所示的晶體管Q17、 Q18用于分別選擇地放電 節(jié)點N7、 N8。圖15所示的輸出電平保持電路2在節(jié)點N5、N6分別為L電平時， 進行節(jié)點N7、 N8的放電，在H電平時不進行放電。當(dāng)節(jié)點N5、 N6 分別為H電平時，節(jié)點N7、N8升壓，節(jié)點N5、N6分別被充電到VDD。 若節(jié)點N5、 N6變?yōu)镠電平，則通過晶體管Q17、 Q18分別充電節(jié)點 N7、 N8，補償節(jié)點N7、 N8因泄漏電流引起的H電平的下降。圖15所示的晶體管Q17、 Q18在節(jié)點N5、 N6為L電平時，向柵 極-源極間施加正偏壓，閾值Vth向正側(cè)移位，但對泄漏電流的補償 動作不成問題。圖16中示出電容線驅(qū)動電路90的第2變形例的電路圖。圖16所 示的電容線驅(qū)動電路90中，與圖14所示的電容線驅(qū)動電路90不同， 在輸出電平切換電路1的節(jié)點Nl、 N2與Sl端子間分別設(shè)置晶體管 Q25、 Q26。在圖14所示的節(jié)點N1、 N2中，當(dāng)Gn+2信號上升時，非選擇側(cè) 變?yōu)楦咦杩沟腖電平。另外，由于圖14所示的晶體管Q5或晶體管 Q7的柵極-漏極間存在疊加電容(未圖示)，所以由于Gn+2信號的上 升時的電壓變化，有時非選擇側(cè)晶體管的柵極電壓上升，該晶體管導(dǎo) 通，變?yōu)檫x擇狀態(tài)。因此，在圖16所示的輸出電平切換電路1中，在節(jié)點N1、 N2與 Sl端子間的各個中，設(shè)置晶體管Q25、 Q26,通過利用選擇側(cè)的電位 使之導(dǎo)通，將非選擇側(cè)晶體管的柵極電位設(shè)定為低阻抗的L電平，防止輸出電平電路3的誤動作。另外，圖16所示的輸出電平切換電路1 的構(gòu)成當(dāng)然也可適用于圖15所示的電容線驅(qū)動電路90中。
(實施方式3)
在上述實施方式的圖像顯示裝置中，說明柵極線驅(qū)動電路30單向 操作的情況，但在本實施方式的圖像顯示裝置中，說明柵極線驅(qū)動電 路30具有雙向掃描的功能的情況。
但是，在逆向掃描柵極線的情況下，圖4所示的電容線驅(qū)動電路 90由于Gn信號的1水平期間(1H)后應(yīng)輸入的輸入信號是1水平期間 (1H)前的Gn-2信號，所以不能正常動作。
使用單一溝道晶體管的雙向柵極線驅(qū)動電路(移位寄存器)的構(gòu)成 7>開于特開2001-350438的圖13中。在該構(gòu)成中，通過切換2種電壓 信號V1、 V2的電平，切換移位方向。即，在電壓信號V1為H電平、 且電壓信號V2為L電平時，沿順向掃描柵極線，在電壓信號V1為L 電平、且電壓信號V2為H電平時，沿逆向掃描柵極線。
因此，在本實施方式的圖像顯示裝置中，采用圖17所示的電容線 驅(qū)動電路90。圖17所示的電容線驅(qū)動電路90除輸出電平切換電路1、 輸出電平保持電路2和輸出電路3外，還具備掃描方向切換電路4。圖 17所示的電容線驅(qū)動電路90采用圖4所示的輸出電平切換電路1、輸 出電平保持電路2和輸出電路3，但本發(fā)明不限于此，也可采用上述實 施方式中說明的電路構(gòu)成(圖8~圖16)。
圖17所示的掃描方向切換電路4構(gòu)成基于晶體管Q27 ~ Q30的電 路。這里，圖17中Gn-2、 Gn+2等表示掃描順序的添加字符以順向掃 描為基準(zhǔn)。
在順向掃描的情況下，電壓信號VI變?yōu)镠電平(VDD)，將節(jié)點 N9充電為VDD-Vth，所以晶體管Q27導(dǎo)通。另一方面，電壓信號V2 變?yōu)長電平(VSS)，將節(jié)點N10放電到VSS，所以晶體管Q28截止。 若晶體管Q28截止，則柵極線驅(qū)動信號Gn-2不到達節(jié)點Nll。
因此，向節(jié)點Nil輸入柵極線驅(qū)動信號Gn+2的電平。目前，當(dāng) Gn+2信號從L電平變化為H電平時，該電平變化經(jīng)晶體管Q27的柵 極-溝道間電容耦合于節(jié)點N9，使節(jié)點N9的電平上升。結(jié)果，晶體 管Q27在非飽和區(qū)域中動作，向節(jié)點Nil輸出VDD電位的H電平信在逆向掃描的情況下，電壓信號V2變?yōu)镠電平(VDD)，將節(jié)點 N10充電為VDD-Vth，所以晶體管Q28導(dǎo)通。晶體管Q28導(dǎo)通，將柵 極線驅(qū)動信號Gn-2輸入節(jié)點Nil,該Gn-2信號執(zhí)行與順向掃描的 Gn+2信號相同的動作。順向掃描和逆向掃描時的輸出電平切換電路1、 輸出電平保持電路2和輸出電路3的動作與實施方式1中說明的圖4 的電路相同，所以省略說明。
掃描方向切換電路4不限于圖17所示的電路構(gòu)成，例如也可采用 圖18和圖19所示的電路構(gòu)成。圖18所示的掃描方向切換電路4追加 晶體管Q31、 Q32，向晶體管Q29、 Q32的柵極提供電壓信號VI，向 晶體管Q30、 Q31的柵極提供電壓信號V2。另外，在圖18所示的掃 描方向切換電路4中，分別將晶體管Q29、 Q30的漏極連接于高電位 電源VDD1，將晶體管Q31、 Q32的源極連接于VSS,將晶體管Q29 的源極與晶體管Q31的漏極連接于節(jié)點N9，將晶體管Q30的源極與 晶體管Q32的漏極連接于節(jié)點NIO。
圖19所示的掃描方向切換電路4是在圖18所示的掃描方向切換 電路4的電路構(gòu)成中、分別將晶體管Q29的漏極與晶體管Q31的源極 連接于晶體管Q29的柵極、將晶體管Q30的漏極與晶體管Q32的源極 連接于晶體管Q30的柵極上的電路構(gòu)成。
(變形例)
在圖17~圖19所示的掃描方向切換電路4中，由于晶體管Q27、 Q28的柵極-源極/漏極間持續(xù)地施加直流偏壓，所以在使用非晶珪 TFT的情況下，認(rèn)為引起閾值Vth的移位，電路誤動作。因此，在本 變形例的電容線驅(qū)動電路卯中，采用減輕閾值Vth的移位的電容線驅(qū) 動電路90。圖20示出電容線驅(qū)動電路90的變形例的電路圖。
在圖20所示的掃描方向切換電路4中，在順向掃描的情況下，電 壓信號V1-H電平，電壓信號V2-L電平。在節(jié)點N10側(cè)，由于電壓 信號V2是L電平，所以即便Gn-l信號變?yōu)镠電平，晶體管Q28也 截止。另一方面，在節(jié)點N9側(cè)，若Gn+l信號變?yōu)镠電平，則將節(jié)點 N9充電到H電平。在Gn+1信號變?yōu)長電平之后，若Gn+2信號變?yōu)?H電平，則升壓節(jié)點N9,通過晶體管Q27，節(jié)點Nil變?yōu)镠電平(HDD)。若Gn+2信號變?yōu)長電平，則節(jié)點N11變?yōu)長電平。即，與圖12所示 的電容線驅(qū)動電路90中，向IN1端子輸入Gn+2信號的狀態(tài)等效。
在圖20所示的輸出電平切換電路1中，在VFR信號為H電平、 /VFR信號為L電平的情況下，在節(jié)點N2側(cè)，由于/VFR信號為電平， 所以即便Gn-l信號、Gn+1信號變?yōu)镠電平，節(jié)點N2也為L電平， 晶體管Q7截止。在節(jié)點N1側(cè)，若Gn-l信號變?yōu)镠電平，則通過晶 體管Q33，將節(jié)點N1充電到H電平，晶體管Q5導(dǎo)通。但是，此時節(jié) 點N9通過晶體管Q37，利用時鐘信號/CLK，被下拉到L電平，所以 將節(jié)點N3維持在L電平.
接著，當(dāng)Gn+1信號變?yōu)镠電平時，通過晶體管Q1，將節(jié)點N1 充電到H電平，晶體管Q5導(dǎo)通。此時，節(jié)點Nil由Gn+2信號變?yōu)?H電平，通過晶體管Q5，節(jié)點N3變?yōu)镠電平。由于Gn+2信號與時 鐘信號/CLK彼此的活性電平的相位不同，所以利用時鐘信號/CLK， 節(jié)點Nil不會降低H電平。以后的動作執(zhí)行與實施方式2的圖12所 示的電容線驅(qū)動電路90相同的動作。
圖21示出掃描方向切換電路4的另一電路構(gòu)成。圖21所示的掃 描方向切換電路4改良了圖20所示的掃描方向切換電路4，可與圖20 所示的掃描方向切換電路4置換。
在圖20所示的掃描方向切換電路4中，在節(jié)點N9、 N10中Gn-2 信號上升時，非選擇側(cè)變?yōu)楦咦杩沟腖電平。晶體管Q27或Q28的柵 極-漏極(節(jié)點Nll)間存在疊加電容(未圖示)。因此，有時由于Gn+2 信號上升時的電壓變化，非選擇側(cè)晶體管的柵極電壓上升，晶體管導(dǎo) 通，節(jié)點N11的電平下降。在圖21所示的掃描方向切換電路4中，將 晶體管Q38、 Q39分別設(shè)置在節(jié)點N9、 N10與Sl端子之間，利用選 擇側(cè)的電位使之導(dǎo)通，從而將非選擇側(cè)晶體管的柵極電位設(shè)定為低阻 抗的L電平，防止電路的誤動作。
(實施方式4)
圖22中示出本實施方式的圖像顯示裝置的局部框圖。在圖22所 示的框圖中，示出具備移位寄存器5與電容線驅(qū)動電路90，根據(jù)柵極 線驅(qū)動信號Gn生成補償信號CCn的狀態(tài)。在實施方式1 ~ 3所示的電 容線驅(qū)動電路90中，使用柵極線驅(qū)動信號Gn之后2行的柵極線驅(qū)動信號Gn+2等，作為輸入信號。但是，在本實施方式的圖像顯示裝置 中，不直接利用柵極線驅(qū)動信號Gn+2作為輸入信號，而如圖22所示， 具有根據(jù)柵極線驅(qū)動信號Gn生成輸入信號的構(gòu)成。
在圖22所示的移位寄存器5中，生成從柵極線驅(qū)動信號Gn變?yōu)?選擇狀態(tài)起規(guī)定時間后的信號(為了實現(xiàn)與其它實施方式的整合性，將 該信號記載為Gn+2信號。)，將該信號(Gn+2信號)輸入電容線驅(qū)動電 路90。在本實施方式中，通過根據(jù)柵極線驅(qū)動信號Gn生成延遲信號， 可與掃描方向無關(guān)地生成延遲了規(guī)定時間的輸入信號(Gn+2信號)。因 此，不必圖17所示的掃描方向切換電路4，信號布線或電路的布局設(shè) 計變?nèi)菀住?br>
移位寄存器5的輸入信號不限于柵極線驅(qū)動信號Gn，只要是具有 同等相位與規(guī)定電壓電平的信號，則也可以是其它信號。另外，本實 施方式的圖像顯示裝置的構(gòu)成與圖1、圖2、圖3所示的構(gòu)成相同，所 以省略詳細(xì)說明。本實施方式的電容線驅(qū)動電路90適用不具有掃描方 向切換電路4的圖4等的電容線驅(qū)動電路90。
圖23中示出本實施方式的移位寄存器5的電路圖。圖23所示的 單一導(dǎo)電型TFT形成的移位寄存器5是示例，不限于該電路。圖23 示出的移位寄存器5由前級5a與后級5b等2級單位移位寄存器構(gòu)成， 以具有2水平期間(2H)的周期的彼此互補的2相時鐘信號動作。
圖23所示的移位寄存器5在從Gn信號的上升起2水平期間(2H) 后其輸出上升，輸出大致1水平期間(1H)的幅度的脈沖。另外，圖23 所示的升壓電容元件C1由于也可由晶體管Ql的柵極-溝道間電容代 用，所以不是必需的電路要素。另夕卜，電壓源VDD3的電壓假設(shè)為VDD。
接著，圖23所示的前級5a當(dāng)Gn信號變?yōu)镠電平時，晶體管Q3 導(dǎo)通。同時，將與Gn信號同相位的時鐘信號CLK輸入晶體管Q4的 柵極，但由于向晶體管Q4的源極輸入Gn信號，所以晶體管Q4截止。 因此，節(jié)點Nl凈皮充電到VDD-Vth電位，晶體管Q7導(dǎo)通。由晶體管 Q6和晶體管Q7構(gòu)成的反相器構(gòu)成將晶體管Q6、 Q7的導(dǎo)通電阻比設(shè) 定為規(guī)定比例的比率(ratio)電路。由此，節(jié)點N2變?yōu)長電平，晶 體管Q5、 Q2截止。同時，晶體管Q1導(dǎo)通，輸出節(jié)點OUT根據(jù)時鐘 信號/CLK的L電平變?yōu)長電平。接著，圖23所示的前級5a當(dāng)Gn信號為L電平時，晶體管Q3截 止。但是，節(jié)點N1維持H電平。因此，還維持節(jié)點N2的L電平，晶 體管Q5、 Q2維持截止。接著，圖23所示的前級5a當(dāng)時鐘信號/CLK變?yōu)镠電平時，通 過晶體管Ql，輸出節(jié)點OUT變?yōu)镠電平。輸出節(jié)點OUT的電壓變 化量經(jīng)升壓電容C1耦合于節(jié)點Nl，升壓節(jié)點N1的電平，晶體管Q1 在非飽和區(qū)域中動作，輸出節(jié)點OUT變?yōu)榫哂蠽DD電位的H電平。接著，圖23所示的前級5a當(dāng)時鐘信號/CLK變?yōu)長電平時，晶體 管Q1導(dǎo)通，所以輸出節(jié)點OUT變?yōu)長電平。由此，圖23所示的前 級5a輸出從Gn信號延遲l水平期間后的Gn+1信號。之后，圖23所示的前級5a當(dāng)時鐘信號CLK變?yōu)镠電平時，由 于Gn信號已變?yōu)長電平，所以晶體管Q4導(dǎo)通，將殘留于節(jié)點N1的 相當(dāng)于VDD-Vth的電荷放電到L電平。由此，可防止當(dāng)下一時鐘信號 /CLK變?yōu)镠電平時，輸出節(jié)點OUT變?yōu)镠電平。另外，由于晶體管 Q7截止，所以利用晶體管Q6，節(jié)點N2變?yōu)镠電平，晶體管Q5、 Q2 導(dǎo)通。另外，節(jié)點Nl和輸出節(jié)點OUT維持低阻抗的L電平，使移位 寄存器5的動作穩(wěn)定化。圖23所示的后級5b為與前級5a相同的電路構(gòu)成，其動作與時鐘 信號CLK的相位延遲1水平期間(1H)后的前級5a的動作等效。因此， 后級5b的輸出信號的Gn+2信號是使圖23所示的前級5a的輸出信號 的Gn+1信號延遲1水平期間(1H)后的信號，是從前級5a的輸入信號 的Gn信號延遲2水平期間(2H)的信號。(變形例)圖24中示出本實施方式的移位寄存器5的變形例的電路圖。圖24 所示的移位寄存器5與圖23所示的移位寄存器5相比，降低功耗。圖 24所示的移位寄存器5通過將前級5a的晶體管Q4的柵極輸入設(shè)為來 自后級5b的輸出信號而非時鐘信號CLK，削減晶體管Q4的柵極電容 充放電時的功耗。另外，上述說明的圖23和圖24所示的移位寄存器5示出生成在 Gn信號的上升起2水平期間(2H)后上升的信號(Gn+2信號)的實例，但 也可以是在1水平期間(1H)后上升的信號，也可是僅為前級5a的電路構(gòu)成。(實施方式5)圖25中示出本實施方式的移位寄存器5的電路圖。本實施方式的 移位寄存器5是在使用非晶硅TFT的情況下特別有效的構(gòu)成。具備圖 25所示的移位寄存器5的顯示裝置如圖20所示的電容線驅(qū)動電路90 那樣，不必掃描方向切換電路4，并且不必6個柵極線驅(qū)動信號和2個 電壓信號V1、 V2，所以電路和電路布線的布局設(shè)計變?nèi)菀?。另外，?本實施方式的圖像顯示裝置中，圖25所示的移位寄存器5的構(gòu)成以外 與實施方式4的圖像顯示裝置的構(gòu)成相同。圖25所示的移位寄存器5由與圖23所示的移位寄存器5相同的 前級5a和后級5b等2級單位移位寄存器構(gòu)成，以具有2水平期間(2H) 的周期的彼此互補的2相時鐘信號動作。圖25所示的移位寄存器5在從Gn信號的上升起2水平期間(2H) 后，其輸出上升，輸出大致1水平期間(1H)的幅度的脈沖。在圖25所 示的移位寄存器5中，構(gòu)成為可避免向各晶體管施加直流偏壓，可減 輕閾值Vth的移位。另外，圖25所示的升壓電容元件C1由于也可用 晶體管Q1的柵極-溝道間電容代用，所以不是必需的電路要素.圖25所示的前級5a當(dāng)Gn信號變?yōu)镠電平時，晶體管Q3導(dǎo)通。 同時，將與Gn信號同相位的時鐘信號CLK輸入晶體管Q4的柵極， 但由于向晶體管Q4的源極輸入Gn信號，所以晶體管Q4截止。因此， 節(jié)點Nl被充電到VDD-Vth電位，晶體管Q7導(dǎo)通。由此，節(jié)點N2 變?yōu)長電平，晶體管Q5、 Q2截止。同時，晶體管Q1、 Q6導(dǎo)通，輸 出節(jié)點OUT變?yōu)長電平。接著，圖25所示的前級5a當(dāng)Gn信號為L電平時，晶體管Q3截 止。但是，節(jié)點N1維持H電平。因此，還維持節(jié)點N2的L電平，晶 體管Q5、 Q2維持截止。接著，圖25所示的前級5a當(dāng)時鐘信號/CLK變?yōu)镠電平時，節(jié) 點N2經(jīng)電容元件C2與時鐘信號/CLK耦合。但是，由于晶體管Q7 導(dǎo)通，所以節(jié)點N2維持L電平，晶體管Q5、 Q2維持截止?fàn)顟B(tài)。同 時，通過晶體管Ql，輸出節(jié)點OUT變?yōu)镠電平。輸出節(jié)點OUT的 電壓變化量經(jīng)升壓電容Cl耦合于節(jié)點Nl，升壓節(jié)點Nl的電平，晶體管Ql在非飽和區(qū)域中動作，所以輸出節(jié)點OUT變?yōu)閂DD電位的 H電平。接著，圖25所示的前級5a當(dāng)時鐘信號/CLK變?yōu)長電平時，晶體 管Q1導(dǎo)通，所以輸出節(jié)點OUT變?yōu)長電平。由此，圖25所示的前 級5a輸出從Gn信號延遲l水平期間后的Gn+1信號。之后，圖25所示的前級5a當(dāng)時鐘信號CLK變?yōu)镠電平時，由 于Gn信號變?yōu)長電平，所以晶體管Q4導(dǎo)通，將殘留于節(jié)點Nl的相 當(dāng)于VDD-Vth電位的電荷放電到L電平。由此，圖25所示的前級5a 可防止當(dāng)下面時鐘信號/CLK變?yōu)镠電平時，輸出節(jié)點OUT變?yōu)镠電平。接著，圖25所示的前級5a在時鐘信號CLK變?yōu)長電平之后，當(dāng) 時鐘信號/CLK變?yōu)镠電平時，利用經(jīng)電容元件C2的耦合，節(jié)點N2 變?yōu)镠電平，晶體管Q5、 Q2導(dǎo)通。之后，圖25所示的前級5a利用 時鐘信號CLK、 /CLK,交互導(dǎo)通晶體管Q2與Q6，將輸出節(jié)點OUT 變?yōu)榈妥杩沟腖電平，由此實現(xiàn)動作的穩(wěn)定化。圖25所示的后級5b為與前級5a相同的電路構(gòu)成，其動作與時鐘 信號CLK的相位延遲1水平期間(lH)后的前級5a的動作等效。因此， 后級5b的輸出信號的Gn+2信號是使圖25所示的前級5a的輸出信號 的Gn+1信號延遲1水平期間(1H)后的信號，是從前級5a的輸入信號 的Gn信號延遲2水平期間(2H)的信號。在上述動作中，圖25所示的移位寄存器5中任一晶體管的柵極均 施加交流偏壓，不施加直流偏壓，所以可減輕閾值Vth的移位。(變形例)圖26中示出本實施方式的移位寄存器5的變形例的電路圖。圖26 所示的移位寄存器5與圖25所示的移位寄存器5相比，降低功耗。圖 26所示的移位寄存器5通過將前級5a的晶體管Q4的柵極輸入設(shè)為來 自后級5b的輸出信號而非時鐘信號CLK，削減晶體管Q4的柵極電容 充放電時的功耗。另外，上述說明的圖25和圖26所示的移位寄存器5示出生成在 Gn信號的上升起2水平期間(2H)后上升的信號(Gn+2信號)的實例，但 也可以是在1水平期間(1H)后上升的信號，也可是僅為前級5a的電路37構(gòu)成。(實施方式6)圖27是本實施方式的圖像顯示裝置的電容線驅(qū)動電路的電路圖。 圖27所示的電容線驅(qū)動電路具有與圖4所示的電容線驅(qū)動電路相同的 功能，但不同之處在于由更少數(shù)量的晶體管構(gòu)成。如圖27所示，本實 施方式的電容線驅(qū)動電路具有可減小電路的占有面積的效果。下面，圖27所示的電容線驅(qū)動電路90與圖4 一樣，具備輸出電 平切換電路l、輸出電平保持電路2和輸出電路3。輸出電平切換電路 l確定輸出信號的上拉、下拉。圖27所示的輸出電平切換電路1具備 分別將端子IN1連接于柵極、將端子IN2連接于源極的晶體管Q5、和 分別將端子IN1連接于柵極、將端子IN3連接于源極的晶體管Q7。分 別向端子IN1輸入作為輸入信號的柵極線驅(qū)動信號Gn+2，向端子IN2 輸入VFR信號，向端子IN3輸入/VFR信號。另外，分別從晶體管Q5 的漏極輸出切換信號GA,從晶體管Q7的漏極輸出切換信號GB。輸出電平保持電路2向輸出電平切換電路1的輸出信號提供驅(qū)動 能力，并在1幀期間保持其輸出電平。圖27所示的輸出電平保持電路 2具備串聯(lián)連接于同基準(zhǔn)電位VSS連接的端子Sl與同高電位電源 VDD2連接的端子S3之間的晶體管Q15和Q16、和將高電位電源VDD2 連接于柵極的晶體管Q17和晶體管Q18。分別將作為輸出電平切換電 路1的輸出的切換信號GA輸入節(jié)點N5，將作為輸出電平切換電路1 的輸出的切換信號GB輸入節(jié)點N6。另外，作為晶體管Q15的柵極與晶體管Q17的柵極的共同連接節(jié) 點的節(jié)點N7經(jīng)電容元件Cl連接于輸入時鐘信號/CLK的端子CK上。 作為晶體管Q16的柵極與晶體管Q18的漏極的共同連接節(jié)點的節(jié)點 N8經(jīng)電容元件C2連接于輸入時鐘信號/CLK的端子CK上。輸出電路3接受輸出電平保持電路2的輸出，輸出具有較高驅(qū)動 能力的補償信號CCn。圖27所示的輸出電路3具備串聯(lián)連接于與電源 VCCL連接的端子S4和與電源VCCH連接的端子S5之間的晶體管 Q19、 Q20。分別向晶體管Q19的柵極輸入作為節(jié)點N5的輸出的輸出 信號GA，向晶體管Q20的柵極輸入作為節(jié)點N6的輸出的輸出信號 GB。從作為晶體管Q19與晶體管Q20的共同連接節(jié)點的輸出節(jié)點OUT向電容線CCLn輸出補償信號CCn。
圖28中示出本實施方式的電容線驅(qū)動電路的動作波形圖。在圖28 所示的動作波形中，VFR信號與/VFR信號為彼此互補的信號，在圖像 顯示裝置的消隱期間，每l幀時其電位交替。在圖28所示的動作波形 中，將VFR信號為H電平的期間定義為奇數(shù)幀，為L電平的期間定 義為偶數(shù)幀。
在圖28所示的動作波形中，時鐘信號CLK、 /CLK是以規(guī)定周期 交替的重復(fù)信號。在時鐘信號CLK、 /CLK中，例如也可使用柵極線 驅(qū)動電路30中為了生成柵極線驅(qū)動信號Gn而使用的時鐘信號。在圖 28所示的時鐘信號CLK、 /CLK中，使用柵極線驅(qū)動電路30中使用的 時鐘信號。
圖27所示的電容線驅(qū)動電路的輸入信號是對應(yīng)于補償信號CCn 的柵極線驅(qū)動信號Gn的2行后的柵極線驅(qū)動信號Gn+2。在本實施方 式中，將容易得到的提供給柵極線GLn+2的柵極線驅(qū)動信號Gn+2直 接用作電容線驅(qū)動電路的輸入信號，但只要是在相同定時且具有規(guī)定 電壓電平的信號，則不限于柵極線驅(qū)動信號Gn+2。
下面，參照圖28的動作波形，說明圖27所示的電容線驅(qū)動電路 的動作.首先，在時刻tl，若VFR信號、/VFR信號的電平分別變化， 則分別將輸入端子IN2設(shè)定為VDD的電壓電平，將輸入端子IN3設(shè)定 為VSS的電壓電平。節(jié)點N5~節(jié)點N8、輸出節(jié)點OUT的電壓電平由 前一幀的動作決定，這里，節(jié)點N5、 N7、輸出節(jié)點OUT是VSS的電 壓電平(下面也稱為L電平)，節(jié)點N6、 N8為VDD的電壓電平(下面也 稱為H電平)。
在時刻t2，柵極線驅(qū)動信號Gn變?yōu)镠電平，在其1水平期間(1H) 之后變?yōu)長電平。在時刻t3,若柵極線驅(qū)動信號Gn+2變?yōu)镠電平， 則晶體管Q5、 Q7變?yōu)閷?dǎo)通狀態(tài)。首先，切換信號GB變?yōu)長電平， 晶體管Q13、 Q20變?yōu)榻刂範(fàn)顟B(tài)?；九c此同時，切換信號GA變?yōu)?H電平，晶體管Q14、 Q19變?yōu)閷?dǎo)通狀態(tài)。與之對應(yīng)，節(jié)點N8變?yōu)長 電平，節(jié)點N7變?yōu)镠電平。向晶體管Q19的柵極提供晶體管Q19在 非飽和區(qū)域下動作的電壓，所以輸出節(jié)點OUT變?yōu)殡娫碫CCH的電 平。
在時刻t4,若柵極線驅(qū)動信號Gn+2變?yōu)長電平，則晶體管Q5、Q7為導(dǎo)通狀態(tài)，分別電分離節(jié)點N5、 N6與輸入端子IN2、 IN3。即， 輸入到輸入端子IN2、 IN3的VFR信號、/VFR信號在柵極線驅(qū)動信號 Gn+2的下降時刻t4，分別,皮鎖存在節(jié)點N5、 N6。由此，意"未著VFR 信號、/VFR信號未必在1幀期間維持H電平或L電平的狀態(tài)。即， 只要在柵極線驅(qū)動信號Gn+2為L電平時將VFR信號、/VFR信號設(shè) 定為規(guī)定電平即可。但是，通過VFR信號、/VFR信號的電壓電平交 替，功耗增大.
并且，在時刻t4，時鐘信號/CLK變?yōu)镠電平。構(gòu)成時鐘信號/CLK 的電壓變化量的VDD經(jīng)電容元件Cl耦合于節(jié)點N7上。由于節(jié)點N7 已從節(jié)點N5經(jīng)晶體管Q17充電到VDD-Vth的電壓電平，所以電壓電 平被進一步升壓到大致2'VDD-Vth。若節(jié)點N7被進一步升壓，則晶 體管Q15在非飽和區(qū)域中變?yōu)閷?dǎo)通狀態(tài)，由高電位電源VDD2將節(jié)點 N5充電到VDD的電壓電平。
另外，由晶體管Q16、 Q18、電容元件C2構(gòu)成的電路中，節(jié)點 N6為L電平，所以節(jié)點N8也為L電平。若時鐘信號/CLK上升，則 經(jīng)電容元件C2耦合的節(jié)點N8的電壓電平也上升，但由于晶體管Q14 為導(dǎo)通狀態(tài)，所以節(jié)點N6、 N8的電壓電平在上升一定電平之后，瞬 間下降到L電平。即，在節(jié)點N6、 N8生成尖峰電壓。通過適當(dāng)設(shè)定 晶體管Q14和晶體管Q18的導(dǎo)通電阻值與電容元件C2的電容值，該 尖峰電壓可減小，可維持晶體管Q16的截止?fàn)顟B(tài).即，在節(jié)點N6保 持在L電平的同時，貫通電流基本上不通過晶體管Q16與晶體管Q14 而流過電源VDD2與VSS之間，基本上無功耗。
如上所述，在本實施方式的電容線驅(qū)動電路中，基本上無功耗地 執(zhí)行輸出僅在H電平側(cè)被上拉、在L電平側(cè)進行不被上拉的選擇性上 拉動作。
在時刻t5,若時鐘信號/CLK變?yōu)長電平，則節(jié)點N7的電壓電平 再次變?yōu)閂DD-Vth，節(jié)點N5變?yōu)楦咦杩範(fàn)顟B(tài)的VDD電平。
后面，每當(dāng)時鐘信號/CLK變?yōu)镠電平時，節(jié)點N7都被升壓至大 致2"VDD-Vth，與之對應(yīng)，晶體管Q15變?yōu)閷?dǎo)通狀態(tài)，節(jié)點N5被高 電位電源VDD2充電到VDD的電壓電平，補償泄漏電流造成的節(jié)點 N5的電平下降。結(jié)果，輸出節(jié)點OUT可在1幀期間維持低阻抗的H 電平。并且，在該期間中，在高電位電源VDD2與低電位電源VSS之間基本上不流過貫通電流，也可維持低功耗狀態(tài)。
這里，說明使用柵極線驅(qū)動電路中使用的時鐘信號作為用于保持
切換信號GA(GB)的H電平的時鐘信號的情況，但只要能補償泄漏電 流造成的電壓電平的降低，則也可使用頻率更低的時鐘信號來降低功 耗。
在時刻t6, VFR信號、/VFR信號分別變化為L電平、H電平， 但由于維持晶體管Q5、 Q7的截止?fàn)顟B(tài)，所以維持節(jié)點N5、 N6、輸出 節(jié)點OUT的電壓電平。
在時刻t7，在柵極線驅(qū)動信號Gn變?yōu)镠電平之后，在時刻t8， 柵極線驅(qū)動信號Gn+2變?yōu)镠電平，晶體管Q5、 Q7變?yōu)閷?dǎo)通狀態(tài)， 輸出電平切換電路l執(zhí)行與時刻t2相反的動作。即，切換信號GA變 為L電平，切換信號GB變?yōu)镠電平，與之對應(yīng)，輸出節(jié)點OUT變 為電源VCCL的電壓電平。
在時刻t8、 t9，執(zhí)行與時刻t3、 t4中使節(jié)點N5、 N6、輸出節(jié)點 OUT的電壓電平反轉(zhuǎn)相同的動作。在時刻t9之后，節(jié)點N6的VDD 電壓電平由時鐘信號/CLK保持，與之對應(yīng)，節(jié)點N5和輸出節(jié)點OUT 可在1幀期間維持低阻抗的L電平。
(變形例)
上面說明的圖27所示的電容線驅(qū)動電路涉及生成對應(yīng)于奇數(shù)行的 補償信號的電路.在本變形例中，在圖29、圖30中示出生成對應(yīng)于偶 數(shù)行的補償信號的電路.與對應(yīng)于奇數(shù)行的圖27所示的電路一樣，也 向圖29、圖30所示的電路輸入對應(yīng)的柵極線2行之后的柵極線驅(qū)動信 號，作為輸入信號.例如，若假設(shè)對應(yīng)的偶數(shù)行為GLn+l，則輸入柵 極線驅(qū)動信號Gn+3，作為生成補償信號的電路的輸入。另外，向時鐘 端子CK輸入活性期間與柵極線驅(qū)動信號Gn+3不重合的時鐘信號 CLK。
圖29、圖30所示的電路構(gòu)成基本上與對應(yīng)于奇數(shù)行的圖27所示 的電路相同，但在圖29所示的電路中，為了相對圖27所示電路得到 反轉(zhuǎn)輸出，彼此交換至輸出電路3的晶體管Q19、 Q20的柵極的輸入。
另外，在圖30所示的電路中，為了相對圖27所示電路得到反轉(zhuǎn) 輸出，彼此交換輸入到輸入端子IN2、 IN3的VFR信號、/VFR信號。在圖29、圖30所示的電路中，與奇數(shù)行的情況相反，補償信號在奇數(shù) 幀(VFR信號為H電平)時下降，在偶數(shù)幀(VFR信號為L電平)時上升。
在下面說明的實施方式的電容線驅(qū)動電路中，為了容易說明，也 以對應(yīng)于奇數(shù)行的電路(在實施方式6中為圖27)為代表來說明。即便 在這種情況下，通過適用圖29、圖30所示的電路構(gòu)成中使用的變更， 也可同樣構(gòu)成對應(yīng)于偶數(shù)行的電容線驅(qū)動電路。
圖31示出本實施方式的電容線驅(qū)動電路的另一變形例.圖31所 示的電路與圖27所示的電路的不同之處在于，在輸出電平保持電路2 的升壓電容元件C1、 C2中使用MOS電容元件。該MOS電容元件只 要柵極與源極/漏極間的電壓為閾值電壓Vth以上，則形成溝道，形成 電容。
另外，在圖31所示的電路中，將MOS電容的柵極端子連接于節(jié) 點N7、 N8上，將源極/漏極端子連接于時鐘端子CK上。因此，在切 換信號GA、 GB的電壓電平為H電平的情況下，柵極與源極/漏極間 的電壓為Vth以上，形成電容，所以上拉切換信號GA、 GB的H電平。
相反，在切換信號GA、 GB的電壓電平為L電平的情況下，柵極 與源極/漏極間的電壓為Vth以下，不形成電容，電容在外觀上不存在， 可消除時鐘信號/CLK上升時、輸出節(jié)點OUT中產(chǎn)生的尖峰電壓。另 外，此時還削減L電平輸出側(cè)消耗的時鐘信號形成的交流功率.
在下面說明的實施方式的電容線驅(qū)動電路中，也可同樣將電容元 件Cl、 C2變更為MOS電容元件。
(實施方式7)
圖32是本實施方式的電容線驅(qū)動電路的電路圖。圖32所示的電 路與圖27所示的電路不同，是升壓電容元件C1、 C2與節(jié)點N5、 N6 分別不直接耦合、防止更新時時鐘信號造成的輸出電平上升的電路。 具體而言，在圖32所示的電路中，與圖27所示的電路的不同之處在 于，向晶體管Q15(Q16)的柵極輸入由晶體管Q21、 Q17(Q22、 Q18)構(gòu) 成的反相器的輸出信號。
在圖32所示的電路中，當(dāng)節(jié)點N5為L電平、節(jié)點N6為H電平 時，經(jīng)升壓電容元件Cl的時鐘信號/CLK由通過節(jié)點N6的H電平導(dǎo) 通的晶體管Q17放電到端子Sl，不直接影響節(jié)點N5。另外，節(jié)點N8200810125516.3
說明書第32/50頁
由于節(jié)點N6是H電平，初期被充電到VDD-2'Vth,但之后，由經(jīng)電 容元件C2的時鐘信號/CLK，升壓到大致2'VDD-2'Vth。與之對應(yīng)， 晶體管Q16在非飽和區(qū)域中變?yōu)閷?dǎo)通狀態(tài)，在上拉節(jié)點N6的電壓電 平的同時，節(jié)點N6的電壓電平上升到VDD。
在節(jié)點N6的電壓電平變?yōu)閂DD電平之后，時鐘信號/CLK變?yōu)長 電平，節(jié)點N8的電壓電平再次向初期的VDD-2"Vth下降。之后，利 用節(jié)點N6的電壓電平(VDD)，節(jié)點N8的電壓電平通過晶體管Q22, -故上拉到VDD-Vth電平。
之后，節(jié)點N8也因晶體管Q18的截止泄漏電流，其電平降低， 但在時鐘信號/CLK變?yōu)長電平、節(jié)點N8的電壓電平變?yōu)閂DD-Vth 以下的情況下，通過晶體管Q22更新為VDD-Vth電平。
(變形例)
圖33示出本實施方式的變形例的電容線驅(qū)動電路的電路圖。圖33 所示的電路是在圖32所示的電路的升壓電容元件C1、C2中采用MOS 電容元件的構(gòu)成。圖33所示的MOS電容元件分別將柵極端子連接于 節(jié)點N7、 N8上，將源極/漏極端子連接于時鐘端子CK上。
在晶體管Q15或晶體管Q16截止時，由于柵極難以產(chǎn)生尖峰電壓， 所以可減少貫通電流，低功耗化。同時，還可削減通過晶體管Q17或 晶體管Q18流過的時鐘信號/CLK形成的無效電流。
(實施方式8)
下面，說明在本實施方式中，采用圖27所示的電容線驅(qū)動電路的 圖像顯示裝置具備雙向掃描的柵極線驅(qū)動電路的情況。
圖34中示出本實施方式的電容線驅(qū)動電路的電路圖。在圖34所 示的電路中，在圖26所示的電路的輸入部具備對應(yīng)于柵極線驅(qū)動電路 雙向掃描的掃描方向切換電路4。即，圖34所示的晶體管Q27~Q30 構(gòu)成的電路是掃描方向切換電路4。這里，柵極線驅(qū)動信號Gn+2、 Gn-2 的添加字符以順向掃描為基準(zhǔn)。
在圖34所示的電路中，若設(shè)高電位電源VDD1的電壓電平為 VDD,則在順向掃描的情況下，電壓信號VI變?yōu)镠(VDD)電平，將節(jié) 點N9的電壓電平充電為VDD-Vth，所以晶體管Q27變?yōu)閷?dǎo)通狀態(tài)。另一方面，電壓信號V2變?yōu)長(VSS)電平，將節(jié)點N10的電壓電平放 電到VSS時，晶體管Q28變?yōu)榻刂範(fàn)顟B(tài)。因此，在圖34所示的電路 中，在上述情況下，向節(jié)點Nll傳遞柵極線驅(qū)動信號Gn+2，不傳遞柵 極線驅(qū)動信號Gn-2。
目前，當(dāng)L電平的柵極線驅(qū)動信號Gn+2變化為H電平時，該電 壓電平的變化經(jīng)晶體管Q27的柵極-溝道間電容耦合于節(jié)點N9，節(jié)點 N9的電壓電平上升。結(jié)果，晶體管Q27在非飽和區(qū)域中動作，輸出節(jié) 點Nil的電壓電平，作為VDD的H電平信號。
在逆向掃描的情況下，晶體管Q28變?yōu)閷?dǎo)通狀態(tài)，將柵極線驅(qū)動 信號Gn-2輸入節(jié)點Nll，其執(zhí)行與順向掃描的柵極線驅(qū)動信號Gn+2 相同的動作。其它的電路構(gòu)成和動作與圖27所示的電路相同，所以省 略詳細(xì)說明。在圖34所示的電路中，設(shè)掃描方向切換電路4以外的電 路構(gòu)成為圖27所示的電路，但本發(fā)明不限于此，也可采用圖29、圖 30、圖31、圖32、圖33所示的電路，代替圖27所示的電路。并且， 也可在掃描方向切換電路4的電路構(gòu)成中采用圖18或圖19所示的電 路。
(實施方式9)
圖35示出本實施方式的電容線驅(qū)動電路的電路圖。在圖27所示 的電路中，向晶體管Q15、 Q16的漏極提供電壓源VDD2，但在圖35 所示的電路中，提供電壓源VDD4，代替電壓源VDD2。電壓源VDD4 如圖36所示，由充電泵電路構(gòu)成，是具有VDD以上的電壓值的電壓 源。圖36所示的充電泵電路是二極管連接晶體管Q40、 Q41的構(gòu)成， 在節(jié)點N12經(jīng)電容元件C3連接于時鐘端子CK上，晶體管Q41的漏 極經(jīng)電容元件C4連接于端子S1上。另外，在圖36所示的充電泵電路 中，若設(shè)輸入端子S8的電壓源VDD5的電壓值為VDD,則輸出的電 壓源VDD4的電壓值為2'VDD-2'Vth。
在圖35所示的電路中，在例如升壓節(jié)點N7的情況下，其電壓電 平理想地為2'VDD-Vth，所以節(jié)點N5的電壓電平可能上升至 2'VDD-2'Vth。因此，在圖35所示的電路中，如圖36所示，通過將電 壓源VDD4的電壓電平設(shè)為2*VDD-2'Vth，可將節(jié)點N5的H電平變 為2'VDD-2'Vth。這意味著提高輸出晶體管Q19(Q20)的柵極電壓，所以可使其導(dǎo)通電阻下降。即，在設(shè)定為相同的電阻值的情況下，可減 小其尺寸(柵極寬度)，所以可減小電路的占有面積。
下面，圖37中示出本實施方式的電容線驅(qū)動電路的另一電路圖。 在圖3所示的電路中，提供電壓源VDD4，代替圖32所示的電路中的 電壓源VDD2。該電壓源VDD4是具有由圖36所示的充電泵電路生成 的2 VDD-2*Vth電壓值的電壓源。
在圖37所示的電路中，例如在升壓節(jié)點N7的情況下，第1次升 壓，節(jié)點N7的電壓電平從VDD-2*Vth上升到2'VDD-2'Vth。結(jié)果， 節(jié)點N5的電壓電平由晶體管Q15變?yōu)?'VDD-3'Vth。若時鐘信號/CLK 變?yōu)長電平，則因該時鐘信號/CLK的電壓電平，節(jié)點N7的電壓電平 變?yōu)?.VDD-4.Vth。另外，若時鐘信號/CLK再次變?yōu)镠(VDD)電平， 則升壓節(jié)點N7，其電壓電平變?yōu)?'VDD-4'Vth。結(jié)果，晶體管Q15 在非飽和區(qū)域中動作，節(jié)點N5的電壓電平與電壓源VDD4相同，變?yōu)?2*VDD-2.Vth，與圖35所示的電路一樣，可減小晶體管Q19(Q20)的尺 寸。
(變形例)
圖38中示出本實施方式的變形例的充電泵電路的電路圖。圖38 所示的電路圖是生成3'VDD-3'Vth電壓的充電泵電路。圖38所示的充 電泵電路是二極管連接晶體管Q40、 Q41、 Q42的構(gòu)成，在節(jié)點N12 經(jīng)電容元件C3連接于時鐘端子CK上，在節(jié)點N13經(jīng)電容元件C5連 接于時鐘端子CK上，晶體管Q42的漏極經(jīng)電容元件C4連接于端子 Sl上。另外，在圖38所示的充電泵電路中，若設(shè)輸入端子S8的電壓 源VDD5的電壓值為VDD，則輸出的電壓源VDD4的電壓值為 3'VDD畫3.Vth。
在圖37所示的電壓源VDD4中采用圖38所示的充電泵電路，提 供3 VDD-3*Vth電壓的情況下，如上所述，由于節(jié)點N7的電壓電平 為3'VDD-4'Vth，所以節(jié)點N5的電壓電平上升至3*VDD-5'Vth。因此， 在圖37所示的電路圖中，可進一步減小晶體管Q19(Q20)的尺寸。
在圖36、圖38所示的充電泵電路中，假設(shè)二極管連接的晶體管 Q40、 Q41、 Q42和電容元件C3、 C4、 C5與電容線驅(qū)動電路同時形成 于同一基板上，但本發(fā)明不限于此，也可在基板外部例如使用離散的二極管元件、電容元件，構(gòu)成圖36、圖38所示的充電泵電路。
在實施方式1 ~實施方式9的說明中，示出對連接于1行掃描線上 的全部像素、每列交互地將2個補償信號電容耦合于像素電極上驅(qū)動 的實例。但是，本發(fā)明的圖像顯示裝置不限于此，在不重視顯示裝置 的畫質(zhì)的情況下，也可如圖39示出的圖像顯示裝置所示，對連接于1 行掃描線上的全部像素、每列無區(qū)別地電容耦合1個補償信號后驅(qū)動。 在圖39所示的圖像顯示裝置中，由于掃描線與電容線不交叉，所 以像素的布局設(shè)計變?nèi)菀?。另外，圖39所示的構(gòu)成也可適用于圖1~ 圖3所示的圖像顯示裝置的構(gòu)成。
并且，在實施方式1~實施方式9的說明中，示出奇數(shù)行與偶數(shù)行 中電容線驅(qū)動電路的輸出反轉(zhuǎn)的實例，但本發(fā)明不限于此，也可在奇 數(shù)行與偶數(shù)行中不使輸出反轉(zhuǎn)，在每個幀使輸出反轉(zhuǎn)。另外，在每個 幀使輸出反轉(zhuǎn)的構(gòu)成的情況下，只要奇數(shù)行與偶數(shù)行中使用同一電容 線驅(qū)動電路即可。
(實施方式10)
在實施方式9之前的圖像顯示裝置主要具備全畫面共同的共同電 極、與每條線的電容線CCL，電容線驅(qū)動電路卯執(zhí)行經(jīng)電容線CCL 驅(qū)動保持電容元件27的電容耦合驅(qū)動。但是，本發(fā)明的圖像顯示裝置 不限于此，也可以是采用具備每線獨立的共同電極、共同電極驅(qū)動電
圖像顯示2i。在下面的實施方式)，說明采^l每線獨i公共驅(qū)i方
式的圖像顯示裝置。
圖40中示出本實施方式10的圖像顯示裝置的框圖。在圖40所示 的框圖中，示出液晶顯示裝置10的構(gòu)成，作為本發(fā)明的圖像顯示裝置 的代表例。另外，本發(fā)明的圖像顯示裝置不限于圖40所示的液晶顯示 裝置10。
首先，圖40所示的液晶顯示裝置10具備液晶陣列部20、柵極線 驅(qū)動電路(掃描線驅(qū)動電路)30、和源極驅(qū)動器40。并且，在圖40所示 的液晶顯示裝置10中，具備后面詳細(xì)說明的共同電極驅(qū)動電路91。圖 40所示的液晶顯示裝置10中，共同電極驅(qū)動電路91設(shè)置在液晶陣列 部20的右側(cè)，但本發(fā)明不限于此，在柵極線驅(qū)動電路30形成于液晶陣列部20的基板上的情況下，也可將共同電極驅(qū)動電路91設(shè)置在液 晶陣列部20的左側(cè)。并且，共同電極驅(qū)動電路91共用柵極線驅(qū)動電 路30使用的電源線、信號線，與柵極線驅(qū)動電路30—體構(gòu)成。另外， 在一體化的構(gòu)成中，圖像顯示裝置的分辨率變高，后述的像素25的區(qū) 域變小，在共同電極驅(qū)動電路91的間距比像素25的間距大的情況下， 也可將共同電極驅(qū)動電路91配置在液晶陣列部20的兩側(cè)。此時，只 要奇數(shù)行的像素由左側(cè)的一體化電路、偶數(shù)行的像素由右側(cè)的一體化 電路構(gòu)成即可。
液晶陣列部20具備配置成矩陣狀的多個像素25。并且，在液晶陣 列部20中，在每個像素行(下面也稱為像素線)配置柵極線GL1、 GL2…(將其統(tǒng)稱為柵極線GL)。另外，在液晶陣列部20中，在每個像 素列(下面也稱為像素列)配置數(shù)據(jù)線DL1、 DL2.,.(將其統(tǒng)稱為數(shù)據(jù)線 DL)。在圖40中，代表地圖示設(shè)置在第1行和第2行的第1列及第2 列的像素25、與其對應(yīng)配置的柵極線GL1、 GL2、數(shù)據(jù)線DL1、 DL2、 以及對應(yīng)于柵極線GL1、 GL2的共同電極線COMLl、 COML2…(將 其統(tǒng)稱為共同電極線COML)。
各像素25在對應(yīng)的數(shù)據(jù)線DL與像素電極Np之間具有像素開關(guān) 元件26，在像素電極Np與共同電極線COML之間具有保持電容元件 27，在像素電極Np與共同電極線COML之間具有液晶顯示元件28。 液晶顯示元件28對應(yīng)于像素電極Np與共同電極線COML之間產(chǎn)生的 電位差，使夾持的液晶的定向性變化，變化顯示亮度。由此，各像素 25的亮度可由經(jīng)數(shù)據(jù)線DL和像素開關(guān)元件26傳遞到像素電極Np的 顯示電壓來控制。即，通過向像素電極Np與共同電極線COML之間 施加對應(yīng)于最大亮度的電壓差與對應(yīng)于最小亮度的電壓差之間的中間 電壓差，各像素25可得到中間的亮度。因此，圖40所示的液晶顯示 裝置IO通過階梯式設(shè)定上述顯示電壓，可顯示灰度的亮度。另外，液 晶顯示元件28在像素電極Np與共同電極線COML之間作為電氣的電 容元件動作。
接著，柵極線驅(qū)動電路30根據(jù)規(guī)定的掃描周期，依次選擇并驅(qū)動 柵極線GL。每個柵極線GL連接于對應(yīng)的像素開關(guān)元件26的柵極上。 在柵極線驅(qū)動電路30選擇特定的柵極線GL期間，連接于該柵極線 GL的像素中像素開關(guān)元件26變?yōu)閷?dǎo)通狀態(tài)，像素電極Np與對應(yīng)的數(shù)據(jù)線DL連接。因此，經(jīng)數(shù)據(jù)線DL向像素電極Np提供對應(yīng)于顯示 信號的顯示電壓。
之后，在像素電極Np中，提供的顯示電壓由保持電容元件27保 持其電平。像素開關(guān)元件26通常由形成于與液晶顯示元件28相同的 絕緣基板(玻璃基板或樹脂基板等)上的TFT(Thin Film Transistor)構(gòu) 成。
接著，共同電極線COML沿柵極線GL配置，連接于同對應(yīng)的柵 極線GL連接的各像素25的液晶顯示元件28的共同電極上。共同電 極驅(qū)動電路91向該共同電極線COML提供對應(yīng)于寫入像素電極Np 的顯示電壓極性的電壓。
接著，源極驅(qū)動器40將利用作為N比特數(shù)字信號的顯示信號SIG 階梯設(shè)定的顯示電壓輸出到數(shù)據(jù)線DL。這里，若顯示信號SIG例如為 6比特的信號，則顯示信號SIG由顯示信號比特DB0 DB5構(gòu)成。梠^ 據(jù)6比特的顯示信號SIG，各像素25可進行26=64級的灰度顯示。并 且，若像素25以R(Red)、 G(Green)、和B(Blue)3色構(gòu)成1個顯示單 位，則可進行約26萬色的彩色顯示。
圖40所示的源極驅(qū)動器40具備移位寄存器50、數(shù)據(jù)鎖存電路52、 54、灰度電壓生成電路60、解碼電路70和模擬放大器80。顯示信號 SIG在串行生成對應(yīng)于每個像素25的顯示亮度的顯示信號比特DB0-DB5后構(gòu)成。即，各定時中的顯示信號比特DB0 DB5表示液晶陣列 部20中的任一個像素25的顯示亮度。
接著，移位寄存器50在與切換顯示信號SIG的設(shè)定的周期同步的 定時，向數(shù)據(jù)鎖存電路52指示取入顯示信號比特DB0 DB5。數(shù)據(jù)鎖 存電路52依次取入由串行生成的顯示信號比特DB0 DB5構(gòu)成的顯示 信號SIG，保持1個像素線大小的顯示信號SIG。
另外，向數(shù)據(jù)鎖存電路54輸入鎖存信號LT。該鎖存信號LT在數(shù) 據(jù)鎖存電路52中取入1個像素線大小的顯示信號SIG的定時活性化。 即，數(shù)據(jù)鎖存電路54響應(yīng)于鎖存信號LT活性化的定時，取入數(shù)據(jù)鎖 存電路52中保持的1個像素線大小的顯示信號SIG。
灰度電壓生成電路60由串聯(lián)連接于高電壓VDH與低電壓VDL之 間的63個分壓電阻構(gòu)成。灰度電壓生成電路6(H吏用該63個分壓電阻， 生成64級的灰度電壓VI ~ V64。
48解碼電路70解碼由數(shù)據(jù)鎖存電路54保持的顯示信號SIG。之后， 解碼電路70根據(jù)該解碼結(jié)果，從灰度電壓生成電路60生成的灰度電 壓V1-V64內(nèi)，選擇輸出到各解碼輸出節(jié)點Ndl、 Nd2…(將其統(tǒng)稱為 解碼輸出節(jié)點Nd)的電壓。
結(jié)果，從解碼輸出節(jié)點Nd同時(并行)輸出數(shù)據(jù)鎖存電路54保持 的1個像素線大小的顯示信號SIG所對應(yīng)的顯示電壓(灰度電壓VI ~ V64的任一電壓)。圖40中，代表地圖示對應(yīng)于第1列和第2列的數(shù)據(jù) 線DL1、 DL2的解碼輸出節(jié)點Ndl、 Nd2。
接著，模擬放大器80放大到對應(yīng)于從解碼電路70輸出到解碼輸 出節(jié)點Nd的各顯示電壓的模擬電壓，輸出到數(shù)據(jù)線DL。
如上所述，本實施方式的液晶顯示裝置10中，源極驅(qū)動器40根 據(jù)規(guī)定的掃描周期， 一次一像素線地將對應(yīng)于一連串顯示信號SIG的 顯示電壓輸出到數(shù)據(jù)線DL，柵極線驅(qū)動電路30通過與該掃描周期同 步依次驅(qū)動?xùn)艠O線GL，在液晶陣列部20中顯示基于顯示信號SIG的 圖像。
液晶陣列部20的構(gòu)成不限于圖40所示的構(gòu)成，例如也可以是圖 41所示的液晶陣列部20的構(gòu)成。圖41所示的液晶陣列部20將保持電 容元件27的一端連接于具有任意電壓電平的電源VCS而非共同電極 驅(qū)動電路91上。該電源VCS由于只要保持電容元件27交流地穩(wěn)定化 像素電極Np的電位即可，所以只要是低阻抗的恒定電壓源即可。利用 圖41所示的液晶陣列部20的構(gòu)成，可減小共同電極驅(qū)動電路91的負(fù) 荷，可小型化共同電極驅(qū)動電路91，削減功耗.
另外，在圖40所示的液晶顯示裝置10中，共同電極驅(qū)動電路91、 柵極線驅(qū)動電路30和源極驅(qū)動器40作為一體將液晶陣列部20形成于 同一絕緣體基板上。但是，本發(fā)明不限于此，柵極線驅(qū)動電路30和源 極驅(qū)動器40也可設(shè)置為液晶陣列部20的外部電路。
例如，圖42中示出如下構(gòu)成，代替源極驅(qū)動器40，將形成于單晶 硅基板上的半導(dǎo)體集成電路構(gòu)成的源極驅(qū)動器IC100設(shè)置為外部電路， 將柵極線驅(qū)動電路30、共同電極驅(qū)動電路91和液晶陣列部20形成于 同一絕緣體基板11上。
另外，圖43中示出如下構(gòu)成，代替源極驅(qū)動器40和柵極線驅(qū)動 電路30,將半導(dǎo)體集成電路構(gòu)成的源極驅(qū)動器IC100和柵極驅(qū)動器IC110設(shè)置為外部電路，將共同電極驅(qū)動電路91和液晶陣列部20形成
于同一絕緣體基板11上。
在柵極線的掃描方法中，通常有從圖40中的上方向下方、或從下 方向上方任一方方向掃描的方法、和對應(yīng)于使用條件切換掃描兩個方 向的方法。各個柵極線掃描方法均可適用于本發(fā)明的圖像顯示裝置中， 但在下面說明的本實施方式的圖像顯示裝置中，首先說明使用單一方 向的掃描方法的情況。
下面，說明本實施方式的圖像顯示裝置，但如專利文獻4中所示， 在每線獨立公共驅(qū)動方式中，可進行柵極線反轉(zhuǎn)驅(qū)動、幀反轉(zhuǎn)驅(qū)動. 即便本實施方式的圖像顯示裝置也可適用兩個驅(qū)動，但為了簡化說明， 說明適用柵極線反轉(zhuǎn)驅(qū)動的圖像顯示裝置。
圖44中示出本實施方式的共同電極驅(qū)動電路91的電路圖。圖44 所示的共同電極驅(qū)動電路表示像素線的奇數(shù)行中的柵極線驅(qū)動信號所 對應(yīng)的共同電極驅(qū)動電路91。圖44所示的共同電極驅(qū)動電路91中使 用的晶體管可以是多晶硅TFT、非晶硅TFT、有機TFT之一。
另外，假設(shè)圖44所示的共同電極驅(qū)動電路91中使用的晶體管為N 型，其閾值電壓Vth全部相等。N型晶體管當(dāng)柵極相對源極變?yōu)镠(High) 電平時變?yōu)榛钚?導(dǎo)通)狀態(tài)，當(dāng)為L(Low)電平時變?yōu)榉腔钚?截止)狀 態(tài)。另外，圖44所示的共同電極驅(qū)動電路91中使用的晶體管設(shè)為N 型，但本發(fā)明的共同電極驅(qū)動電路91中使用的晶體管也可由P型晶體 管構(gòu)成。P型晶體管當(dāng)柵極相對源極變?yōu)長(Low)電平時變?yōu)榛钚?導(dǎo)通) 狀態(tài)，當(dāng)為H(High)電平時變?yōu)榉腔钚?截止)狀態(tài)。
通常，圖像顯示裝置的基準(zhǔn)電位將寫入像素的顯示信號的電位設(shè) 定為基準(zhǔn)，但在本實施方式的圖像顯示裝置的基準(zhǔn)電位中，為了容易 說明，將共同電極驅(qū)動電路91的低電位電源的電位方便地設(shè)為基準(zhǔn)電 位VSS。同樣，本實施方式的圖像顯示裝置的高電位電源VDD2的電 位相同，取VDD。本實施方式的圖像顯示裝置的極性控制信號VFR、 /VFR信號設(shè)H電平為VDD，設(shè)L電平為VSS。并且，本實施方式的 圖像顯示裝置的時鐘信號(CLK, /CLK)也設(shè)H電平為VDD，設(shè)L電 平為VSS。另外，圖44所示的VCOMH和VCOML是對驅(qū)動共同電 極線COML的共同電極驅(qū)動信號COMn分別提供H電平和L電平的 電壓源。下面，圖44所示的共同電極驅(qū)動電路91具備極性切換電路7、輸 出電平保持電路2和輸出電路3。圖44所示的共同電極驅(qū)動電路91中 與上述實施方式說明的構(gòu)成要素具有相同功能的構(gòu)成要素附加相同符 號，進行說明。
首先，極性切換電路7確定輸出信號的極性。圖44所示的極性切 換電路7具備分別將端子IN1連接于柵極、將端子IN2連接于源極上 的晶體管Q5、和分別將端子IN1連接于柵極、將端子IN3連接于源極 上的晶體管Q7。分別向端子IN1輸入作為輸入信號的柵極線驅(qū)動信號 Gn-2，向端子IN2輸入極性控制信號VFR，向端子IN3輸入極性控制 信號/VFR。另外，分別從晶體管Q5的漏極輸出極性切換信號PC，從 晶體管Q7的漏極輸出極性切換信號/PC。
輸出電平保持電路2向極性切換電路7的輸出信號(PC、 /PC)提供 驅(qū)動能力，并在1幀期間以低阻抗保持其輸出電平。圖44所示的輸出 電平保持電路2具備串聯(lián)連接于同基準(zhǔn)電位VSS連接的端子S1與同高 電位電源VDD2連接的端子S3之間的晶體管Q15和晶體管Q16;和 將高電位電源VDD2連接于柵極上的晶體管Q17和晶體管Q18。分別 將作^極性切換電路7的輸出的極性切換信號PC輸入節(jié)點N5，將作 為極性切換電路7的輸出的極性切換信號/PC輸入節(jié)點N6。
另外，作為晶體管Q15的柵極與晶體管Q17的漏極的共同連接節(jié) 點之節(jié)點N7經(jīng)電容元件Cl連接于輸入時鐘信號CLK的端子CK上。 作為晶體管Q16的柵極與晶體管Q18的漏極的共同連接節(jié)點之節(jié)點 N8經(jīng)電容元件C2連接于輸入時鐘信號CLK的端子CK上。
輸出電路3接受輸出電平保持電路2的輸出，輸出具有較高驅(qū)動 能力的共同電極驅(qū)動信號COMn。圖44所示的輸出電路3具備串聯(lián)連 接于同電源VCOML連接的端子S4與同電源VCOMH連接的端子S5 之間的晶體管Q19、 Q20。分別向晶體管Q19的柵極輸入作為節(jié)點N5 的輸出的極性切換信號PC，向晶體管Q20的柵極輸入作為節(jié)點N6的 輸出的極性切換信號/PC。從作為晶體管Q19與晶體管Q20的共同連 接節(jié)點的輸出節(jié)點OUT向共同電極線COMLn輸出共同電極驅(qū)動信號 COMn。
圖45中示出本實施方式的共同電極驅(qū)動電路91的動作波形圖。 在圖45所示的動作波形中，極性控制信號VFR與極性控制信號/VFR為對應(yīng)于寫入像素25的數(shù)據(jù)極性來確定其電平的信號，為彼此互補的 信號，在圖像顯示裝置的消隱期間，每l幀時其電平交替。在圖45所 示的動作波形中，將極性控制信號VFR為H電平的期間定義為奇數(shù)幀， 為L電平的期間定義為偶數(shù)幀。
在圖45所示的動作波形中，時鐘信號CLK、 /CLK是以規(guī)定周期 交替的重復(fù)信號。在時鐘信號CLK、 /CLK中，例如也可使用柵極線 驅(qū)動電路30中為了生成柵極線驅(qū)動信號Gn而使用的時鐘信號。在圖 45所示的時鐘信號CLK、 /CLK中，使用柵極線驅(qū)動電路30中使用的 時鐘信號。
圖44所示的共同電極驅(qū)動電路91的輸入信號是對應(yīng)于共同電極 驅(qū)動信號COMn的柵極線驅(qū)動信號Gn的1行前的柵極線驅(qū)動信號 Gn-l。在本實施方式中，將容易得到的提供給柵極線GLn-l的柵極線 驅(qū)動信號Gn-l直接用作共同電極驅(qū)動電路91的輸入信號，但只要是 在相同定時且具有規(guī)定電壓電平的信號，則不限于柵極線驅(qū)動信號 Gn-l。
下面，參照圖45的動作波形，說明圖44所示的共同電極驅(qū)動電 路91的動作。首先，在時刻tl,若極性控制信號VFR、 /VFR的電平 分別變化，則分別將輸入端子IN2設(shè)定為VDD的電壓電平，將輸入端 子IN3設(shè)定為VSS的電壓電平。節(jié)點N5 節(jié)點N8、輸出節(jié)點OUT 的電壓電平由前一幀的動作確定。這里，節(jié)點N5、 N7、輸出節(jié)點OUT 是VSS的電壓電平(下面也稱為L電平)，節(jié)點N6、 N8是VDD的電壓 電平(下面也稱為H電平)。
在時刻t2，若柵極線驅(qū)動信號Gn-l變?yōu)镠電平(VDD),則晶體管 Q5、 Q7變?yōu)閷?dǎo)通狀態(tài)。首先，極性切換信號/PC變?yōu)長電平(VSS)， 將晶體管Q13、 Q20變?yōu)榻刂範(fàn)顟B(tài)。與此同時，極性切換信號PC變?yōu)?H電平(VDD-Vth)，將晶體管Q14、 Q19變?yōu)閷?dǎo)通狀態(tài)。與之對應(yīng)，節(jié) 點N8變?yōu)長電平(VSS)，節(jié)點N7變?yōu)镠電平(VDD-Vth)。由于向晶 體管Q19的柵極提供晶體管Q19在非飽和區(qū)域下動作的電壓，所以輸 出節(jié)點OUT變?yōu)殡娫碫COMH的電平。
在時刻t3，若柵極線驅(qū)動信號Gn-l變?yōu)長電平，則晶體管Q5、 Q7變?yōu)榻刂範(fàn)顟B(tài)，分別電氣分離節(jié)點N5、 N6與輸入端子IN2、 IN3。 即，輸入到輸入端子IN2、 IN3的極性控制信號VFR、 /VFR在柵極線驅(qū)動信號Gn-l的下降時刻t3,分別鎖存在節(jié)點N5、 N6。由此，意味 著極性控制信號VFR、 /VFR未必在1幀期間維持H電平或L電平的 狀態(tài)。即，只要當(dāng)柵極線驅(qū)動信號Gn-l變?yōu)長電平時將極性控制信號 VFR、/VFR設(shè)定為規(guī)定電平即可。但是，由于極性控制信號VFR、/VFR 的電壓電平交替，功耗增大。
并且，在時刻t3,時鐘信號CLK變?yōu)镠電平。構(gòu)成時鐘信號CLK 的電壓變化量的VDD經(jīng)電容元件Cl耦合于節(jié)點N7。節(jié)點N7由于已 從節(jié)點N5經(jīng)晶體管Q17充電到VDD-Vth的電壓電平，所以電壓電平 進一步升壓到大致2.VDD-Vth。若節(jié)點N7進一步升壓，則晶體管Q15 在非飽和區(qū)域變?yōu)閷?dǎo)通狀態(tài)，由高電位電源VDD2將節(jié)點N5充電到 VDD的電壓電平。
另外，在由晶體管Q16、 Q18、電容元件C2構(gòu)成的電路中，節(jié)點 N6為L電平，所以節(jié)點N8也為L電平。若時鐘信號/CLK上升，則 經(jīng)電容元件C2耦合的節(jié)點N8的電壓電平上升。但由于晶體管Q14為 導(dǎo)通狀態(tài)，所以節(jié)點N6、 N8的電壓電平在上升到一定電平之后，瞬 間下降到L電平。即，在節(jié)點N6、 N8中生成尖峰電壓。通過適當(dāng)設(shè) 定晶體管Q14和晶體管Q18的導(dǎo)通電阻值與電容元件C2的電容值， 該尖峰電壓可減小，可維持晶體管Q16的截止?fàn)顟B(tài)。即，在將節(jié)點N6 保持在L電平的同時，通過晶體管Q16與晶體管Q14在電源VDD2 與VSS之間基本不流過貫通電流，基本無功耗。
如上所述，在本實施方式的共同電極驅(qū)動電路中，基本上無功耗 地執(zhí)行輸出僅在H電平側(cè)被上拉、L電平側(cè)未被上拉的選擇性上拉動 作。
在時刻t4，若時鐘信號CLK變?yōu)長電平，則節(jié)點N7的電壓電平 再次變?yōu)閂DD-Vth，節(jié)點N5變?yōu)楦咦杩範(fàn)顟B(tài)的VDD電平。
之后，每當(dāng)時鐘信號CLK變化為H電平時，節(jié)點N7都被升壓至 大致2'VDD-Vth，與之對應(yīng)，晶體管Q15變?yōu)閷?dǎo)通狀態(tài)，節(jié)點N5被 高電位電源VDD2充電到VDD的電壓電平，補償泄漏電流造成的節(jié)點 N5的電壓下降。結(jié)果，輸出節(jié)點OUT可在1幀期間維持低阻抗的H 電平。并且，在該期間，高電位電源VDD2與低電位電源VSS之間基 本不流過貫通電流，也可維持低功耗狀態(tài)。
這里，說明使用柵極線驅(qū)動電路中使用的時鐘信號作為用于保持極性切換信號PC(/PC)的H電平的時鐘信號的情況，但只要能補償泄 漏電流造成的電壓電平的下降，則也可使用頻率更低的時鐘信號來降 低功耗。
在時刻t5，極性控制信號VFR、 /VFR分別變化為L電平、H電 平，但由于維持晶體管Q5、 Q7的截止?fàn)顟B(tài)，所以維持節(jié)點N5、 N6、 輸出節(jié)點OUT的電壓電平。
在時刻t6，若柵極線驅(qū)動信號Gn-l變?yōu)镠電平，則晶體管Q5、 Q7變?yōu)閷?dǎo)通狀態(tài)，極性切換電路7執(zhí)行與時刻t2相反的動作。即，極 性切換信號PC變?yōu)長電平(VSS)，極性切換信號/PC變?yōu)镠電平 (VDD-Vth)，與之對應(yīng)，輸出節(jié)點OUT變?yōu)殡娫碫CCL的電壓電平。
在時刻t7、 t8,執(zhí)行與在時刻t3、 t4 4吏節(jié)點N5、 N6、輸出節(jié)點 OUT的電壓電平反轉(zhuǎn)相同的動作。時刻t8之后，節(jié)點N6的VDD的 電壓電平由時鐘信號CLK保持，與之對應(yīng)，節(jié)點N5和輸出節(jié)點OUT 可在1幀期間維持低阻抗的L電平。
在本實施方式的圖像顯示裝置中，由于可以低功耗且以低阻抗提 供共同電極驅(qū)動電路91中的晶體管的柵極電壓，所以可防止晶體管的 泄漏電流造成的共同電極驅(qū)動信號的電壓電平的不穩(wěn)定性，防止顯示 異常。
(變形例)
上面說明的圖44所示的共同電極驅(qū)動電路91涉及生成對應(yīng)于奇 數(shù)行的共同電極驅(qū)動信號的電路。在本變形例中，在圖46、圖47中示 出生成對應(yīng)于偶數(shù)行的共同電極驅(qū)動信號的電路。與對應(yīng)于奇數(shù)行的 圖44所示的電路一樣，也向圖46、圖47所示的電路輸入對應(yīng)的柵極 線的1行之前的柵極線驅(qū)動信號，作為輸入信號。例如，若假設(shè)對應(yīng) 的偶數(shù)行為GLn+l，則輸入柵極線驅(qū)動信號Gn，作為生成共同電極驅(qū) 動信號的電路的輸入。另外，向時鐘端子CK輸入活性期間與柵極線 驅(qū)動信號Gn不重合的時鐘信號CLK。
圖46、圖47所示的電路構(gòu)成基本上與對應(yīng)于奇數(shù)行的圖44所示 的電路相同，但在圖46所示的電路中，為了相對圖44所示電路得到 反轉(zhuǎn)輸出，彼此交換至輸出電路3的晶體管Q19、 Q20的柵極的輸入。
另外，在圖47所示的電路中，為了相對圖44所示電路得到反轉(zhuǎn)
54輸出，彼此交換輸入到輸入端子IN2、IN3的極性控制信號VFR、/VFR。 在圖46、圖47所示的電路中，與奇數(shù)行的情況相反，共同電極驅(qū)動信 號在奇數(shù)幀(極性控制信號VFR為H電平)時下降，在偶數(shù)幀(極性控制 信號VFR為L電平)時上升。
圖48所示的波形是匯總奇數(shù)行、偶數(shù)行雙方的圖像顯示裝置的動 作波形。在圖48所示的波形中，可知相對柵極線驅(qū)動信號Gn-l、 Gn、 Gn+1，對應(yīng)的共同線驅(qū)動信號COMn-l、 COMn、 COMn+l在1行前 反轉(zhuǎn)其極性，且在每行共同線驅(qū)動信號COMn-l、 COMn、 COMn+l 的極性反轉(zhuǎn)。
在下面說明的實施方式的共同電極驅(qū)動電路91中，為了容易說明， 也以對應(yīng)于奇數(shù)行的電路(在實施方式10中為圖44)為代表來說明。即 便在這種情況下，通過適用圖46、圖47所示的電路構(gòu)成中使用的變更， 也可同樣構(gòu)成對應(yīng)于偶數(shù)行的電容線驅(qū)動電路。
另外，在本實施方式中，說明如下共同電極驅(qū)動電路91，即使用 前級的柵極線驅(qū)動信號Gn來生成共同電極驅(qū)動信號COMn，以以結(jié) 束向像素電極25寫入數(shù)據(jù)之前，將共同電極線COMLn設(shè)定為規(guī)定電 平。但是，本發(fā)明不限于此，只要在結(jié)束向像素電極25寫入數(shù)據(jù)之前， 將共同電極線COMLn設(shè)定為規(guī)定電平，則也可使用同一行的柵極線 驅(qū)動信號Gn來生成共同電極驅(qū)動信號COMn。
具體而言，圖49中示出構(gòu)成本實施方式變形例的奇數(shù)行的共同電 極驅(qū)動電路91的電路圖。圖49所示的電路與圖44所示的電路不同， 向輸入端子IN1輸入同一行的柵極線驅(qū)動信號Gn，向時鐘端子CK輸 入活性期間與柵極線驅(qū)動信號Gn不重合的時鐘信號/CLK。
圖49所示的電路具有在構(gòu)成后述的雙向掃描型柵極線驅(qū)動電路的 情況下，可單純化電路構(gòu)成的優(yōu)點。另外，圖49所示的電路也可適用 于上述柵極線反轉(zhuǎn)驅(qū)動方式或幀反轉(zhuǎn)驅(qū)動方式中。
圖50中示出圖49所示的電路的動作波形。在圖50所示的波形中， 在柵極線驅(qū)動信號Gn下降之前(時刻t3)，共同電極驅(qū)動信號COMn 到達規(guī)定電平。為了得到圖50所示的動作波形，必需在圖49所示的 電路中采用柵極寬度比圖44所示的電路寬的晶體管，使電路動作高速 化。
圖51中示出本實施方式的共同電極驅(qū)動電路91的另一變形例。圖51所示的電路與圖44所示的電路的不同之處在于，在輸出電平保 持電路2的升壓電容元件Cl、 C2中使用MOS電容元件。該MOS電 容元件只要柵極與源極/漏極間的電壓為閾值電壓Vth以上，則形成溝 道，進而形成電容。
另外，在圖51所示的電路中，將MOS電容的柵極端子連接于節(jié) 點N7、 N8上，將源極/漏極端子連接于時鐘端子CK上。因此，在極 性切換信號PC、 /PC的電壓電平為H電平的情況下，由于柵極與源極 /漏極間的電壓為Vth以上，形成電容，所以上拉極性切換信號PC、/PC 的H電平。
相反，在極性切換信號PC、 /PC的電壓電平為L電平的情況下， 柵極與源極/漏極間的電壓為Vth以下，不形成電容，外觀上不存在電 容，可消除時鐘信號CLK上升時，在輸出節(jié)點OUT產(chǎn)生的尖峰電壓。 另外，此時，還削減由L電平輸出側(cè)消耗的時鐘信號引起的交流功率。
另外，下面說明的實施方式的共同電極驅(qū)動電路91也可同樣將電 容元件Cl、 C2變更為MOS電容元件。
(實施方式11)
圖52是本實施方式的共同電極驅(qū)動電路91的電路圖。圖52所示 的電路與圖44所示的電路不同，是分別不直接耦合升壓電容元件Cl、 C2與節(jié)點N5、 N6、防止更新時、時鐘信號引起的輸出電平上升的電 路。具體而言，在圖52所示的電路中，與圖44所示電路的不同之處 在于，向晶體管Q15(Q16)的柵極輸入由晶體管Q21、 Q17(Q22、 Q18) 構(gòu)成的反相器的輸出信號。
在圖52所示的電路中，節(jié)點N5為L電平、節(jié)點N6為H電平時， 經(jīng)升壓電容元件Cl的時鐘信號CLK，由利用節(jié)點N6的H電平導(dǎo)通 的晶體管Q17放電到端子Sl，不直接影響節(jié)點N5。另外，節(jié)點N8利 用節(jié)點N6為H電平，初期充電到VDD-2"Vth，但之后利用經(jīng)電容元 件C2的時鐘信號CLK，升壓到大致2 VDD-2 Vth。與之對應(yīng)，晶體 管Q16在非飽和區(qū)域變?yōu)閷?dǎo)通狀態(tài)，在上拉節(jié)點N6的電壓電平的同 時，節(jié)點N6的電壓電平上升到VDD。
在節(jié)點N6的電壓電平變?yōu)閂DD電平之后，時鐘信號CLK變?yōu)長 電平，節(jié)點N8的電壓電平再次向初期的VDD-2 Vth下降。另外，利用節(jié)點N6的電壓電平(VDD)，節(jié)點N8的電壓電平通過晶體管Q22被 上拉到VDD-Vth電平。
之后，節(jié)點N8也因晶體管Q18的截止泄漏電流而電平下降，但 在時鐘信號CLK變?yōu)長電平、節(jié)點N8的電壓電平為VDD-Vth以下 的情況下，通過晶體管Q22更新為VDD-Vth電平。
(變形例)
圖53中示出本實施方式的變形例的共同電極驅(qū)動電路91的電路 圖。圖53所示的電路是在圖52所示的電路的升壓電容元件Cl、 C2 中采用MOS電容元件的構(gòu)成。圖53所示的MOS電容元件分別將柵 極端子連接于節(jié)點N7、 N8上，將源極/漏極端子連接于時鐘端子CK 上。
當(dāng)晶體管Q15或晶體管Q16截止時，在柵極中難以產(chǎn)生尖峰電壓， 所以可減少貫通電流，低功耗化。同時，還可削減通過晶體管Q17或 晶體管Q18流過的時鐘信號CLK引起的無效電流。
(實施方式12)
下面，在本實施方式中，說明采用圖44所示的共同電極驅(qū)動電路 91的圖像顯示裝置具備雙向掃描的柵極線驅(qū)動電路的情況。
在柵極線驅(qū)動電路逆向掃描的情況下，在圖44所示的電路中，應(yīng) 在柵極線驅(qū)動信號Gn的順向的1行前輸入的柵極線驅(qū)動信號Gn-l變 為逆向的1行后的柵極線驅(qū)動信號，所以電路不能正常動作。
另外，專利文獻5中公開了使用單一溝道晶體管的雙向柵極線驅(qū) 動電路(移位寄存器)的技術(shù)，該電路構(gòu)成通過切換兩種電壓信號VI、 V2的電平，切換信號的移位方向。即，該電路構(gòu)成在電壓信號VI是 H電平、電壓信號V2是L電平時，順向掃描柵極線，在電壓信號V1 是L電平、電壓信號V2是H電平時，逆向掃描柵極線，
圖54中示出本實施方式的共同電極驅(qū)動電路91的電路圖。在圖 54所示的電路中，在圖44所示的電路的輸入部具備對應(yīng)于柵極線驅(qū)動 電路雙向掃描的掃描方向切換電路4。即，圖54所示的晶體管Q27~ Q30構(gòu)成的電路是掃描方向切換電路4。這里，柵極線驅(qū)動信號Gn+1、 Gn-l的添加字符以順向掃描為基準(zhǔn)。在圖54所示的電路中，若設(shè)高電位電源VDD1的電壓電平為 VDD，則在順向掃描的情況下，電壓信號VI變?yōu)镠(VDD)電平，將節(jié) 點N9的電壓電平充電為VDD-Vth，所以晶體管Q27變?yōu)閷?dǎo)通狀態(tài)。 另一方面，電壓信號V2變?yōu)長(VSS)電平，將節(jié)點N10的電壓電平放 電到VSS時，晶體管Q28變?yōu)榻刂範(fàn)顟B(tài)。因此，在圖54所示的電路 中，在上述情況下，向節(jié)點Nll傳遞柵極線驅(qū)動信號Gn-l，不傳遞柵 極線驅(qū)動信號Gn+1。
目前，當(dāng)L電平的柵極線驅(qū)動信號Gn-l變化為H電平時，該電 壓電平的變化經(jīng)晶體管Q27的柵極-溝道間電容耦合于節(jié)點N9，節(jié)點 N9的電壓電平上升。結(jié)果，晶體管Q27在非飽和區(qū)域中動作，輸出節(jié) 點N11的電壓電平，作為VDD的H電平信號。
在逆向掃描的情況下，晶體管Q28變?yōu)閷?dǎo)通狀態(tài)，將柵極線驅(qū)動 信號Gn+1輸入節(jié)點Nil,其執(zhí)行與順向掃描的柵極線驅(qū)動信號Gn-l 相同的動作。其它的電路構(gòu)成和動作與圖44所示的電路相同，所以省 略詳細(xì)說明。在圖54所示的電路中，設(shè)掃描方向切換電路4以外的電 路構(gòu)成為圖44所示的電路，但本發(fā)明不限于此，也可采用圖46、圖 47、圖51、圖52、圖53所示的電路，代替圖44所示的電路。但是， 圖49所示的電路中不要掃描方向切換電路4。
掃描方向切換電路4不限于圖54所示的電路構(gòu)成，例如也可采用 圖55和圖56所示的電路構(gòu)成。圖55所示的掃描方向切換電路4中追 加晶體管Q31、 Q32,向晶體管Q29、 Q32的柵極提供電壓信號VI, 向晶體管Q30、 Q31的柵極提供電壓信號V2。另外，在圖55所示的 掃描方向切換電路4中，分別將晶體管Q29、 Q30的漏極連接于高電 位電源VDD2上，將晶體管Q31、 Q32的源極連接于VSS上，將晶體 管Q29的源極與晶體管Q31的漏極連接于節(jié)點N9上，將晶體管Q30 的源極與晶體管Q32的漏極連接于節(jié)點N10上。
圖56所示的掃描方向切換電路4是在圖55所示的掃描方向切換 電路4的電路構(gòu)成中、分別將晶體管Q29的漏極和晶體管Q31的源極 連接于晶體管Q29的柵極上、將晶體管Q30的漏極和晶體管Q32的源 極連接于晶體管Q30的柵極上的電路構(gòu)成。
(實施方式13)圖57示出本實施方式的共同電極驅(qū)動電路91的電路圖，在圖44 所示的電路中，向晶體管Q15、 Q16的漏極提供電壓源VDD2，但在 圖57所示的電路中，提供電壓源VDD4，代替電壓源VDD2。電壓源 VDD4如圖58所示，由充電泵電路構(gòu)成，是具有VDD以上的電壓值 的電壓源。圖58所示的充電泵電路是二極管連接晶體管Q40、 Q41的 構(gòu)成，在節(jié)點N12經(jīng)電容元件C3連接于時鐘端子CK上，晶體管Q41 的漏極經(jīng)電容元件C4連接于端子S1上。另外，在圖58所示的充電泵 電路中，若設(shè)輸入端子S8的電壓源VDD5的電壓值為VDD，則輸出 的電壓源VDD4的電壓值為2，VDD-2*Vth。
在圖57所示的電路中，在例如升壓節(jié)點N7的情況下，其電壓電 平理想地為2*VDD-Vth ,所以節(jié)點N5的電壓電平可能上升至 2'VDD-2'Vth。因此，在圖57所示的電路中，如圖58所示，通過將電 壓源VDD4的電壓電平設(shè)為2'VDD-2'Vth，可將節(jié)點N5的H電平變 為2'VDD-2'Vth。這意味著提高輸出晶體管Q19(Q20)的柵極電壓，所 以可使其導(dǎo)通電阻下降。即，在設(shè)定為相同的電阻值的情況下，可減 小其尺寸(柵極寬度)，所以能減小電路的占有面積。
下面，圖59中示出本實施方式的共同電極驅(qū)動電路91的另一電 路圖.在圖59所示的電路中，提供電壓源VDD4，代替圖52所示的 電路中的電壓源VDD2。該電壓源VDD4是具有由圖58所示的充電泵 電路生成的2'VDD-2"Vth電壓值的電壓源。
在圖59所示的電路中，例如在升壓節(jié)點N7的情況下，第1次升 壓，節(jié)點N7的電壓電平從VDD-2'Vth上升到2.VDD-2.Vth。結(jié)果， 節(jié)點N5的電壓電平由晶體管Q15變?yōu)?*VDD-3*Vth。若時鐘信號CLK 變?yōu)長電平，則因該時鐘信號CLK的電壓電平，節(jié)點N7的電壓電平 變?yōu)?*VDD-4*Vth。另外，若時鐘信號CLK再次變?yōu)镠(VDD)電平， 則升壓節(jié)點N7，其電壓電平變?yōu)?*VDD-4*Vth。結(jié)果，晶體管Q15 在非飽和區(qū)域中動作，節(jié)點N5的電壓電平與電壓源VDD4相同，變?yōu)?2'VDD-2'Vth，與圖57所示的電路一樣，可減小晶體管Q19(Q20)的尺 寸。
(變形例)
圖60中示出本實施方式的變形例的充電泵電路的電路圖。圖60所示的電路圖是生成3'VDD-3'Vth電壓的充電泵電路.圖60所示的充 電泵電路是二極管連接晶體管Q40、 Q41、 Q42的構(gòu)成，分別在節(jié)點 N12經(jīng)電容元件C3連接于時鐘端子CK上，在節(jié)點N13經(jīng)電容元件 C5連接于時鐘端子CK上，晶體管Q42的漏極經(jīng)電容元件C4連接于 端子S1上。另外，在圖60所示的充電泵電路中，若設(shè)輸入端子S8的 電壓源VDD5的電壓值為VDD，則輸出的電壓源VDD4的電壓值為 3'VDD-3'Vth。
在圖59所示的電壓源VDD4中采用圖60所示的充電泵電路，提 供3*VDD-3.Vth電壓的情況下，如上所述，由于節(jié)點N7的電壓電平 為3'VDD-4'Vth，所以節(jié)點N5的電壓電平上升至3'VDD-5'Vth。因此，
在圖59所示的電路圖中，可進一步減小晶體管Q19(Q20)的尺寸。
在圖58、圖60所示的充電泵電路中，假設(shè)二極管連接的晶體管 Q40、 Q41、 Q42及電容元件C3、 C4、 C5與共同電極驅(qū)動電路91同 時形成于同一基板上，但本發(fā)明不限于此，也可在基板外部例如使用 離散的二極管元件、電容元件，構(gòu)成圖58、圖60所示的充電泵電路。
所謂實施方式1~實施方式13中說明的晶體管是具有分別包含控 制電極(柵極)、 一個電流電極(漏極或源極)、另一電流電極(源極或漏極) 的至少3個電極的元件，通過向柵極施加規(guī)定電壓，在漏極與源極之 間形成溝道，用作開關(guān)元件。另外，漏極與源極基本上為相同構(gòu)造， 因施加的電壓條件不同，而彼此改變其稱呼。例如，在N型晶體管的 情況下，將電位相對高的電極稱為漏極，將低的電極稱為源極。P型晶 體管的情況相反。
另外，在實施方式1~實施方式13中說明的電路構(gòu)成中，只要元 件間、節(jié)點間或元件與節(jié)點間的連接即便配置其它元件或開關(guān)等，也 可實現(xiàn)實質(zhì)上相同的功能，則可視為相同的連接。
實施方式1 ~實施方式9中說明的電容線驅(qū)動電路90與實施方式 10~實施方式13中說明的共同電極驅(qū)動電路91的區(qū)別僅在于構(gòu)成對 象的圖像顯示裝置的構(gòu)成不同，基本的電路構(gòu)成相同。具體而言，實 施方式l ~實施方式9的圖像顯示裝置經(jīng)由像素電極與電容線形成的保 持電容元件來控制像素，而實施方式10~實施方式13的圖像顯示裝置 由共同電極線直接作用于液晶電容來控制像素。因此，電容線與共同 電極線共同作為提供控制像素的驅(qū)動信號(補償信號或共同電極信號)的布線。另外，保持電容元件與液晶電容共同作為控制像素的電容。 因此，就向作為布線的電容線或共同電極線提供驅(qū)動信號而言，電容
線驅(qū)動電路90或共同電極驅(qū)動電路91在驅(qū)動圖像顯示裝置的驅(qū)動電 路上是共同的。
權(quán)利要求
1.一種圖像顯示裝置，具備多個信號線；與所述信號線正交的多個掃描線；沿所述掃描線排列的多個布線；晶體管，設(shè)置在所述信號線與所述掃描線的各個交點附近，分別將一個電流電極連接于所述信號線，將控制電極連接于所述掃描線；連接于所述布線的電容；和連接于所述布線、向所述電容提供驅(qū)動信號的驅(qū)動電路，其特征在于，所述驅(qū)動電路構(gòu)成的活性元件是相同的導(dǎo)電型，且所述活性元件與所述晶體管同時形成于同一基板上，所述驅(qū)動電路具備輸出電平切換電路，根據(jù)規(guī)定的信號，生成并輸出切換所述驅(qū)動信號的電壓電平的第1切換信號和第2切換信號；輸出電平保持電路，根據(jù)重復(fù)信號，在規(guī)定期間保持所述第1切換信號和所述第2切換信號的電壓電平；和輸出電路，根據(jù)所述第1切換信號和所述第2切換信號，生成所述驅(qū)動信號，并將所述驅(qū)動信號輸出到所述布線。
2. —種圖像顯示裝置，具備 多個信號線；與所述信號線正交的多個掃描線； 沿所述掃描線排列的多個電容線；晶體管，設(shè)置在所述信號線與所述掃描線的各個交點附近，分別 將一個電流電極連接于所述信號線，將控制電極連接于所述掃描線； 連接于所述晶體管的另一電流電極的像素電極； 連接于所述像素電極與對應(yīng)的所述電容線之間的保持電容元件；和電容線驅(qū)動電路，連接于所述電容線，向所述保持電容元件提供 補償信號，其特征在于所述電容線驅(qū)動電路構(gòu)成的活性元件是相同的導(dǎo)電型，且所述活性元件與所述晶體管同時形成于同一基板上，所述電容線驅(qū)動電路具備輸出電平切換電路，根據(jù)規(guī)定的信號，生成并輸出切換所述補償 信號的電壓電平的第l切換信號和第2切換信號；輸出電平保持電路，根據(jù)重復(fù)信號，在規(guī)定期間保持所述第1切 換信號和所述第2切換信號的電壓電平；和輸出電路，根據(jù)所述第1切換信號和所述第2切換信號，生成所 述補償信號，并將所述補償信號輸出到所述電容線。
3. 根據(jù)權(quán)利要求2所述的圖像顯示裝置，其特征在于 所述輸出電路具備第1電壓源；第2電壓源，具有與所述第1電壓源不同的電壓值；和 第1活性元件和第2活性元件，串聯(lián)連接于所述第1電壓源與所 述第2電壓源之間，并將共同連接節(jié)點連接于所述電容線。
4. 根據(jù)權(quán)利要求2或3所述的圖像顯示裝置，其特征在于 所述輸出電平保持電路具備笫1輸出節(jié)點，將所述第l切換信號輸出到所述輸出電路；和 第2輸出節(jié)點，將所述第2切換信號輸出到所述輸出電路。
5. 根據(jù)權(quán)利要求2或3所述的圖像顯示裝置，其特征在于 所述輸出電平切換電路具備第1鎖存電路，當(dāng)所述規(guī)定信號的電壓電平從第1電壓電平變化 為第2電壓電平時，將第1控制信號作為第1切換信號，鎖存在所述 第l輸出節(jié)點；和第2鎖存電路，當(dāng)所述規(guī)定信號的電壓電平從第2電壓電平變化 為第1電壓電平時，將第2控制信號作為第2切換信號，鎖存在所述 第2輸出節(jié)點。
6. 根據(jù)權(quán)利要求5所述的圖像顯示裝置，其特征在于所述第1控制信號和所述第2控制信號具有第3電壓電平或第4 電壓電平之一的電壓電平，且所述第1控制信號與所述第2控制信號 為不同的電壓電平。
7. 根據(jù)權(quán)利要求2或3所述的圖像顯示裝置，其特征在于 代替在規(guī)定期間保持所述第1切換信號和所述第2切換信號的電壓電平，所述輸出電平保持電路根據(jù)所述第1切換信號和所述第2切 換信號，生成以幀時間反轉(zhuǎn)的互補的第1輸出信號和第2輸出信號， 在規(guī)定期間保持所述第l輸出信號和所述第2輸出信號的電壓電平，。
8. 根據(jù)權(quán)利要求7所述的圖像顯示裝置，其特征在于 所述輸出電平保持電路具備第l輸出節(jié)點，輸出所述笫l輸出信號；和 第2輸出節(jié)點，輸出所述第2輸出信號。
9. 根據(jù)權(quán)利要求4之一所述的圖像顯示裝置，其特征在于 所述輸出電平保持電路根據(jù)所述第1切換信號，在活性化所述笫1輸出節(jié)點的同時，非活性化第2輸出節(jié)點，根據(jù)所述第2切換信號， 在活性化所述第2輸出節(jié)點的同時，非活性化所述第l輸出節(jié)點.
10. 根據(jù)權(quán)利要求9所述的圖像顯示裝置，其特征在于 所述輸出電平保持電路具備第1電平保持電路，保持所述第l輸出節(jié)點的電壓電平；和 第2電平保持電路，保持所述第2輸出節(jié)點的電壓電平， 以具有規(guī)定周期的所述重復(fù)信號充電被活性化的所述第1輸出節(jié) 點或第2輸出節(jié)點。
11. 根據(jù)權(quán)利要求10所述的圖像顯示裝置，其特征在于 所述第l輸出電平保持電路和第2輸出電平保持電路，具備 第3活性元件，連接于第3電壓源與所述第l輸出節(jié)點之間；第4活性元件，連接于所述第3電壓源與所述第2輸出節(jié)點之間； 笫1電位提供電路，向所述第3活性元件的控制電極提供對應(yīng)于所述第l輸出節(jié)點的電壓電平的電壓；第2電位提供電路，向所述第4活性元件的控制電極提供對應(yīng)于所述第2輸出節(jié)點的電壓電平的電壓；第1電容元件， 一端連接于所述第3活性元件的控制電極上； 第2電容元件， 一端連接于所述第4活性元件的控制電極上；和 端子，連接于所述第1電容元件和所述第2電容元件的另一端的每個上，輸入具有規(guī)定周期的所述重復(fù)信號。
12. 根據(jù)權(quán)利要求ll所述的圖像顯示裝置，其特征在于 所述第1電位提供電路還具備連接于所述第3活性元件的控制電極與所述第1輸出節(jié)點之間的第5活性元件，所述第2電位提供電路還具備連接于所述第4活性元件的控制電極與所述笫2輸出節(jié)點之間的 第6活性元件。
13. 根據(jù)權(quán)利要求11所述的圖像顯示裝置，其特征在于 所述第1電位提供電路具備第1反相器，輸出端子連接于所述第3活性元件的控制電極上，輸入端子連接于所述第2輸出節(jié)點上，所述第2電位提供電路具備第2反相器，輸出端子連接于所述 第4活性元件的控制電極上，輸入端子連接于所述第l輸出節(jié)點上。
14. 根據(jù)權(quán)利要求11所述的圖像顯示裝置，其特征在于 所述第1電容元件和所述第2電容元件是MOS電容元件。
15. 根據(jù)權(quán)利要求14所述的圖像顯示裝置，其特征在于 所述MOS電容元件將控制電極連接于所述第3活性元件或所述第4活性元件的控制電極上，向電流電極輸入所述重復(fù)信號。
16. 根據(jù)權(quán)利要求11所述的圖像顯示裝置，其特征在于 所述第3電壓源的電壓與基準(zhǔn)電壓的差的絕對值比所述第1控制信號或所述第2控制信號的電壓電平即所述第3電壓電平與所述第4 電壓電平的差的絕對值大。
17. 根據(jù)權(quán)利要求ll所述的圖像顯示裝置，其特征在于 所述笫1電位提供電路具有不直接耦合第1電容元件與所述笫1輸出節(jié)點的電路結(jié)構(gòu)，所述第2電位提供電路具有不直接耦合第2電容元件與所述第2 輸出節(jié)點的電路結(jié)構(gòu)。
18. 根據(jù)權(quán)利要求8所述的圖像顯示裝置，其特征在于 所述輸出電平保持電路，根據(jù)所述第1切換信號，在活性化所述第l輸出節(jié)點的同時，非活性化第2輸出節(jié)點，根據(jù)所述第2切換信 號，在活性化所述第2輸出節(jié)點的同時，非活性化所述第l輸出節(jié)點，具備保持所述笫1輸出節(jié)點的電壓電平的第1電平保持電路、 和保持所述第2輸出節(jié)點的電壓電平的笫2電平保持電路，并以具有 規(guī)定周期的所述重復(fù)信號充電被活性化的所述第1輸出節(jié)點或第2輸 出節(jié)點，所述第1電平保持電路和所述第2電平保持電路，由控制電極上連接恒定電壓源的所述活性元件構(gòu)成。
19. 根據(jù)權(quán)利要求8所述的圖像顯示裝置，其特征在于 所述輸出電平保持電路，根據(jù)所述第1切換信號，在活性化所述第l輸出節(jié)點的同時，非活性化第2輸出節(jié)點，根據(jù)所述第2切換信 號，在活性化所述第2輸出節(jié)點的同時，非活性化所述第1輸出節(jié)點，具備保持所述第1輸出節(jié)點的電壓電平的第1電平保持電路、 和保持所述第2輸出節(jié)點的電壓電平的第2電平保持電路，以具有規(guī) 定周期的所述重復(fù)信號充電被活性化的所述第1輸出節(jié)點或第2輸出 節(jié)點，所述第1電平保持電路和所述第2電平保持電路，由被時鐘信號 控制的所述活性元件構(gòu)成。
20. 根據(jù)權(quán)利要求8所述的圖像顯示裝置，其特征在于 所述輸出電平保持電路，根據(jù)所述第1切換信號，在活性化所述第l輸出節(jié)點的同時，非活性化第2輸出節(jié)點，根據(jù)所述第2切換信 號，在活性化所述第2輸出節(jié)點的同時，非活性化所述第l輸出節(jié)點， 還具備保持非活性化的所述第1輸出節(jié)點的電壓電平的第7活 性元件、和保持非活性化的所述第2輸出節(jié)點的電壓電平的第8活性 元件。
21. 根據(jù)權(quán)利要求7所述的圖像顯示裝置，其特征在于 所述輸出電平切換電路具備第3和第4輸出節(jié)點；輸入端子，在從由對應(yīng)于所述電容線的所述掃描線提供的掃描信 號從選擇狀態(tài)變化為非選擇狀態(tài)起、經(jīng)過規(guī)定時間后，輸入活性化的 輸入信號；和控制輸入端子，輸入彼此互補的第l控制信號和第2控制信號， 根據(jù)所述第1控制信號和所述第2控制信號的電壓電平，在所述輸入信號被活性化的定時，使所述第3輸出節(jié)點或所述第4輸出節(jié)點活性化。
22. 根據(jù)權(quán)利要求21所述的圖像顯示裝置，其特征在于 所述輸出電平切換電路具備連接于所述輸入端子與所述第3輸出節(jié)點之間的第9活性元件；和連接于所述輸入端子與所述笫4輸出節(jié)點之間的第IO活性元件， 在活性化所述輸入信號的至少1水平期間之前，活性化所述第9 活性元件或第IO活性元件，并且，在非活性化所述輸入信號后至少1 水平期間以內(nèi)，非活性化所述第9活性元件或第IO活性元件。
23. 根據(jù)權(quán)利要求2或3所述的圖像顯示裝置，其特征在于 所述電容線驅(qū)動電路還具備掃描方向切換電路，根據(jù)驅(qū)動所述掃描線的掃描線驅(qū)動信號的掃 描方向，將輸入到所述輸出電平切換電路中的所述規(guī)定信號進行切換。
24. 根據(jù)權(quán)利要求23所述的圖像顯示裝置，其特征在于 所述掃描方向切換電路在第1電壓信號為第5電壓電平、第2電壓信號為第6電壓電平 的情況下，將沿第1方向掃描的第1柵極線驅(qū)動信號作為所述規(guī)定信 號，在第1電壓信號為第6電壓電平、第2電壓信號為第5電壓電平 的情況下，將沿第2方向掃描的第2柵極線驅(qū)動信號作為所述規(guī)定信 號。
25. 根據(jù)權(quán)利要求7所述的圖像顯示裝置，其特征在于 所述電容線驅(qū)動電路還具備掃描方向切換電路，根據(jù)所述掃描線的掃描方向，將輸入到所述 輸出電平切換電路中的信號進行切換。
26. 根據(jù)權(quán)利要求7所述的圖像顯示裝置，其特征在于 還具備移位寄存器，使以對應(yīng)于由所述掃描線提供的掃描信號的定時輸入的信號延遲規(guī)定時間后，輸入到所述電容線驅(qū)動電路。
27. —種圖像顯示裝置，具備 多個信號線；與所述信號線正交的多個掃描線；沿所述掃描線排列的多個共同電極線；晶體管，設(shè)置在所述信號線與所述掃描線的各個交點附近，分別 將一個電流電極連接于所述信號線，將控制電極連接于所述掃描線；液晶電容，連接于所述晶體管的另一電流電極與對應(yīng)的所述共同 電極線之間；和共同電極驅(qū)動電路，連接于所述共同電極線，向所述液晶電容提供共同電極驅(qū)動信號，其特征在于所述共同電極驅(qū)動電路構(gòu)成的活性元件是相同的導(dǎo)電型，且所述 活性元件與所述晶體管同時形成于同 一 基板上， 所述共同電極驅(qū)動電路具備極性切換電路，根據(jù)規(guī)定的信號，生成并輸出切換所述共同電極 驅(qū)動信號的電壓電平的第1切換信號和第2切換信號；輸出電平保持電路，根據(jù)重復(fù)信號，在規(guī)定期間保持所述第1切 換信號和所述第2切換信號的電壓電平；和輸出電路，根據(jù)所述第1切換信號和所述第2切換信號，生成所 述共同電極驅(qū)動信號，并將所述共同電極驅(qū)動信號輸出到所述共同電 極線。
28. 根據(jù)權(quán)利要求27所述的圖像顯示裝置，其特征在于 所述輸出電路具備第1電壓源；第2電壓源，具有與所述第1電壓源不同的電壓值；和 第1活性元件和第2活性元件，串聯(lián)連接于所述第1電壓源與所 述第2電壓源之間，共同連接節(jié)點連接于所述共同電極線。
29. 根據(jù)權(quán)利要求27或28所述的圖像顯示裝置，其特征在于 所述輸出電平保持電路具備第l輸出節(jié)點，將所述笫l切換信號輸出到所述輸出電路；和 第2輸出節(jié)點，將所述第2切換信號輸出到所述輸出電路。
30. 根據(jù)權(quán)利要求27或28所述的圖像顯示裝置，其特征在于 所述極性切換電路具備第1鎖存電路，當(dāng)所述規(guī)定信號的電壓電平從第1電壓電平變化 為第2電壓電平時，將第1極性控制信號作為第1切換信號，鎖存在 所述第l輸出節(jié)點；和第2鎖存電路，當(dāng)所述規(guī)定信號的電壓電平從第2電壓電平變化 為第1電壓電平時，將第2極性控制信號作為第2切換信號，鎖存在 所述第2輸出節(jié)點。
31. 根據(jù)權(quán)利要求30所述的圖像顯示裝置，其特征在于 所述第1極性控制信號和所述第2極性控制信號具有笫3電壓電平或第4電壓電平之一的電壓電平，且所述笫1極性控制信號與所述 第2極性控制信號為不同的電壓電平。
32. 根據(jù)權(quán)利要求29所述的圖像顯示裝置，其特征在于 所述輸出電平保持電路，根據(jù)所述第1切換信號，在活性化所述第l輸出節(jié)點的同時，非活性化第2輸出節(jié)點，根據(jù)所述笫2切換信 號，在活性化所述第2輸出節(jié)點的同時，非活性化所述第1輸出節(jié)點.
33. 根據(jù)權(quán)利要求32所述的圖像顯示裝置，其特征在于 所述輸出電平保持電路具備保持所述第1輸出節(jié)點的電壓電平的第1電平保持電路、和保持所述第2輸出節(jié)點的電壓電平的第2電 平保持電路，并以具有規(guī)定周期的所述重復(fù)信號充電被活性化的所述 第l輸出節(jié)點或第2輸出節(jié)點。
34. 根據(jù)權(quán)利要求33所述的圖像顯示裝置，其特征在于 所述笫1輸出電平保持電路和第2輸出電平保持電路具備 笫3活性元件，連接于第3電壓源與所述第l輸出節(jié)點之間；第4活性元件，連接于所述第3電壓源與所述第2輸出節(jié)點之間； 第1電位提供電路，向所述第3活性元件的控制電極提供對應(yīng)于所述第1輸出節(jié)點的電壓電平的電壓；第2電位提供電路，向所述第4活性元件的控制電極提供對應(yīng)于所述第2輸出節(jié)點的電壓電平的電壓；第l電容元件， 一端連接于所述第3活性元件的控制電極上； 第2電容元件， 一端連接于所述第4活性元件的控制電極上；和 端子，連接于所述第1電容元件和所述第2電容元件的另一端的每個上，輸入具有規(guī)定周期的所述重復(fù)信號。
35. 根據(jù)權(quán)利要求34所述的圖像顯示裝置，其特征在于 所述第1電位提供電路還具備連接于所述第3活性元件的控制電極與所述第l輸出節(jié)點之間的第5活性元件，所述第2電位提供電路還具備連接于所述第4活性元件的控制 電極與所述第2輸出節(jié)點之間的第6活性元件。
36. 根據(jù)權(quán)利要求34所述的圖像顯示裝置，其特征在于 所述第1電位提供電路具備第1反相器，輸出端子連接于所述第3活性元件的控制電極上，輸入端子連接于所述第2輸出節(jié)點上； 和所述第2電位提供電路具備第2反相器，輸出端子連接于所述 第4活性元件的控制電極上，輸入端子連接于所述第l輸出節(jié)點上。
37. 根據(jù)權(quán)利要求34所述的圖像顯示裝置，其特征在于 所述第1電容元件和所述第2電容元件是MOS電容元件。
38. 根據(jù)權(quán)利要求37所述的圖像顯示裝置，其特征在于所述MOS電容元件將控制電極連接于所述第3活性元件或所述第 4活性元件的控制電極上，向電流電極輸入所述重復(fù)信號。
39. 根據(jù)權(quán)利要求34所述的圖像顯示裝置，其特征在于 所述第3電壓源的電壓與基準(zhǔn)電壓的差的絕對值比所述第1極性控制信號或所述第2極性控制信號的電壓電平即所述第3電壓電平與 所述第4電壓電平的差的絕對值大。
40. 根據(jù)權(quán)利要求27或28所述的圖像顯示裝置，其特征在于 所述共同電極驅(qū)動電路還具備掃描方向切換電路，根據(jù)驅(qū)動所述掃描線的掃描線驅(qū)動信號的掃描方向，將輸入到所述極性切換電路 的所述規(guī)定信號進行切換.
41. 根據(jù)權(quán)利要求40所述的圖像顯示裝置，其特征在于 所述掃描方向切換電路在第1電壓信號為第5電壓電平、第2電壓信號為第6電壓電平 的情況下，將沿第1方向掃描的第1柵極線驅(qū)動信號作為所述規(guī)定信 號，在第1電壓信號為第6電壓電平、第2電壓信號為第5電壓電平 的情況下，將沿第2方向掃描的第2柵極線驅(qū)動信號作為所述規(guī)定信 號。
42. —種驅(qū)動電路，連接于圖像顯示裝置的布線上，向電容提供驅(qū) 動信號，所述圖像顯示裝置具備多個信號線；與所述信號線正交的 多個掃描線；沿所述掃描線排列的多個所述布線；晶體管，設(shè)置在所 述信號線與所述掃描線的各個交點附近，分別將一個電流電極連接于 所述信號線，將控制電極連接于所述掃描線；和連接于所述布線的所 述電容，其特征在于所述驅(qū)動電路構(gòu)成的活性元件是相同的導(dǎo)電型，且所述活性元件 與所述晶體管同時形成于同一基板上，所述驅(qū)動電路具備輸出電平切換電路，根據(jù)規(guī)定的信號，生成并輸出切換所述驅(qū)動 信號的電壓電平的第1切換信號和第2切換信號；輸出電平保持電路，根據(jù)重復(fù)信號，在規(guī)定期間保持所述第1切 換信號和所述第2切換信號的電壓電平；和輸出電路，根據(jù)所述第1切換信號和所述第2切換信號，生成所 述驅(qū)動信號，并將所述驅(qū)動信號輸出到所述布線。
全文摘要
本發(fā)明的目的在于提供一種可降低功耗的圖像顯示裝置及其中使用的驅(qū)動電路。本發(fā)明是具備信號線、掃描線、布線、晶體管、電容、和驅(qū)動電路的圖像顯示裝置。該圖像顯示裝置的驅(qū)動電路構(gòu)成的活性元件是相同的導(dǎo)電型，且活性元件與晶體管同時形成于同一基板上，具備切換電路(1，7)，根據(jù)規(guī)定的信號，生成并輸出切換驅(qū)動信號的電壓電平的第1切換信號和第2切換信號；輸出電平保持電路(2)，根據(jù)重復(fù)信號，在規(guī)定期間保持第1切換信號和第2切換信號的電壓電平；和輸出電路(3)，根據(jù)第1切換信號和第2切換信號，生成驅(qū)動信號，并將驅(qū)動信號輸出到布線。
文檔編號G02F1/133GK101320183SQ20081012551
公開日2008年12月10日 申請日期2008年6月10日 優(yōu)先權(quán)日2007年6月7日
發(fā)明者飛田洋一 申請人:三菱電機株式會社