專利名稱：多域垂直配向型像素結構及其制造方法
技術領域：
本發明是有關于一種多域垂直配向型像素結構及其制造方法，且特別是 有關于一種高開口率的多域垂直配向型像素結構及其制造方法。
背景技術：
現今社會多媒體技術相當發達，多半受惠于半導體元件與顯示裝置的進 步。就顯示器而言，具有高畫質、空間利用效率佳、低消耗功率、無輻射等 優越特性的液晶顯示器已逐漸成為市場的主流。為了讓液晶顯示器有更好的顯示品質，目前液晶顯示器皆朝向高對比(high contrast ratio )、無灰階反轉(no gray scale inversion )、色偏小(little color shift)、亮度高(high luminance )、高色飽和度、快速反應與廣視角等特性來 發展。以廣^L角技術而言，常見的例如有共平面切換式(in-plane switching, IPS)液晶顯示器、扭轉向列型(Twisted Nematic, TN)液晶顯示器、邊際 場切換式(fringe field switching )液晶顯示器與多域垂直酉己向式(multi-domain vertically alignment, MVA )液晶顯示器等。圖1是已知多域垂直配向型像素結構的示意圖。請參考圖1，已知的多 域垂直配向型像素結構100配置于基板102上，且多域垂直配向型像素結構 100適于受掃描線104與數據線106驅動。具體而言，已知的多域垂直配向 型像素結構100包括有源元件110、像素電極120、存儲電容器(storage capacitor) 130與共用配線140。其中，像素電極120透過接觸窗開口 CI而 與有源元件110電性連接。實務上，開關信號可以透過掃描線104的傳遞而 將有源元件110開啟，在有源元件110開啟后顯示信號可透過數據線106而 傳遞至像素電極120中。這里要說明的是，像素電極120上具有主狹縫(Main slit) Sl以及多個 與主狹縫(Main slit) Sl連接的細狹縫(Fine slit) S2。具體而言，液晶顯示 器(未繪示)中位于像素電極120的主狹縫S1與細狹縫S2處的電場方向， 可使液晶分子呈現不同方向的傾倒狀態，以增加顯示畫面的可視角。此外，存儲電容器130主要是由下電極層132與上電極層134所構成。其中，下電 極層132會與橫跨過顯示區D的共用配線(Common line) 140電性連接。 值得注意的是，由于下電極層132、上電極層134與共用配線140—般是由 金屬材料形成。因此，下電極層132、上電極層134與共用配線140會阻擋 光線的穿透。換言之，存儲電容器130與共用配線140位于顯示區D內的面 積愈大，則會導致開口率(aperture ratio)愈低，進而影響顯示效果，實有 改進的必要。發明內容有鑒于此，本發明的目的是提供一種多域垂直配向型像素結構，以解決 已知像素結構的開口率無法有效提升的問題。本發明的另一目的是提供一種多域垂直配向型像素結構的制造方法，以 制造出高開口率的像素結構。為達上述或是其他目的，本發明提出一種多域垂直配向型像素結構，其 適于配置于基板上。本發明的多域垂直配向型像素結構包括有源元件、圖案 化像素電極與存儲電容器。其中，有源元件配置于基板上，而圖案化像素電 極會與有源元件電性連接。此外，圖案化像素電極具有主狹縫(main-slit )。 上述的存儲電容器配置于基板上且位于主狹縫內，且存儲電容器電性連接至 有源元件。在本發明的一實施例中，上述的存儲電容器包括第一電容電極、絕緣層 與第二電容電極。其中，第一電容電極對應主狹縫而配置于基板上。此外， 絕緣層覆蓋第一電容電極，而第二電容電極對應第一電容電極而配置于絕緣 層上，且第二電容電極與有源元件電性連接。在本發明的一實施例中，上述的多域垂直配向型像素結構還包括共用配 線，其配置于基板上且與第一電容電極電性連接。在本發明的一實施例中，上述的圖案化像素電極具有多個與主狹縫連接 的細狹縫(fine-slit )。在本發明的一實施例中，上述的第一電容電極可延伸至細狹縫內。在本發明的一實施例中，上述的第二電容電極可延伸至細狹縫內。在本發明的一實施例中，上述的存儲電容器包括第一電容電極、絕緣層 與第二電容電極。其中，第一電容電極對應主狹縫而配置于基板上，且第一電容電極與有源元件電性連接。此外，絕緣層覆蓋第一電容電極，而第二電 容電極對應第一電容電極而配置于絕緣層上。
在本發明的一實施例中，上述的多域垂直配向型像素結構還包括共用配 線，其對應主狹縫而配置于基板上，且與第二電容電極電性連接。
在本發明的一實施例中，上述的圖案化像素電極具有多個與主狹縫連接 的細狹縫。
在本發明的一實施例中，上述的第一電容電極可延伸至細狹縫內。 在本發明的一實施例中，上述的第二電容電極可延伸至細狹縫內。 本發明提出一種多域垂直配向型像素結構的制造方法，其包括下列步
驟首先，提供一基板，且基板具有有源元件預定區與狹縫預定區。接著， 在有源元件預定區內的基板上形成柵極，并在狹縫預定區內的基板上形成第 一電容電極。然后，在基板上形成絕緣層，以覆蓋柵極與第一電容電極。之 后，在柵極上方的絕緣層上形成溝道層。此外，在溝道層上形成源極/漏極， 且分別位于柵極的兩側，并在狹縫預定區內的絕緣層上形成第二電容電極， 其中第二電容電極對應第一電容電極而形成存儲電容器。另外，在基板上形 成保護層，以覆蓋源極、漏極、部分的溝道層、絕緣層與第二電容電極。接 著，在保護層中形成第一接觸窗開口，以暴露出漏極。然后，在保護層上形 成圖案化像素電極，而圖案化像素電極可通過第 一接觸窗開口而與漏極電性 連接。其中，圖案化像素電極具有對應于狹縫預定區的主狹縫。
在本發明的一實施例中，在形成第一電容電極時還包括在基板上形成一 共用配線，且共用配線與第一電容電極電性連接。
在本發明的一實施例中，上述的漏極與第二電容電極為相同膜層。
在本發明的一實施例中，在形成第 一接觸窗開口時還包括在保護層與絕 緣層中形成第二接觸窗開口，以暴露出部分的第一電容電極。
在本發明的一實施例中，在形成圖案化像素電極時，圖案化像素電極可 通過第二接觸窗開口與第一電容電極電性連接。
在本發明的一實施例中，在形成第二電容電極時還包括于狹縫預定區內 的絕緣層上形成一共用配線，且共用配線與第二電容電極為相同膜層。
在本發明的一實施例中，在形成圖案化像素電極時還包括在圖案化像素 電極上且對應于狹縫預定區內，形成多個與主狹縫連接的細狹縫。
在本發明的一實施例中，上述的第一電容電極可延伸至細狹縫內。在本發明的一實施例中，上述的第二電容電極可延伸至細狹縫內。 由于本發明的多域垂直配向型像素結構的制造方法可將存儲電容器形
成于圖案化像素電極的主狹縫內，因此本發明的多域垂直配向型像素結構可
以有效提升開口率。由于本發明的共用配線也可形成于圖案化像素電極的主
狹縫內，因而能進一步提升開口率。
為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉優
選實施例，并配合附圖，作詳細說明如下。
圖1是已知多域垂直配向型像素結構的示意圖。
圖2A至圖2E是本發明第一實施例的多域垂直配向型像素結構的制造 流程剖面示意圖。
圖3A至圖3E是本發明第一實施例的多域垂直配向型像素結構的制造 流程局部俯^L圖。
圖4A至圖4E是本發明第二實施例的多域垂直配向型像素結構的制造 流程剖面示意圖。
圖5A至圖5E是本發明第二實施例的多域垂直配向型像素結構的制造 流程局部俯^f見圖。
附圖標記說明
100、 200、 300:多域垂直配向型像素結構
102、 202:基板
104、 210:掃描線
106、 240:數據線
110、 250:有源元件
120: f象素電才及
130、 Cst、 Cst，存儲電容器
132:下電極層
134:上電極層
140、 210b、 240b:共用配線
210a、 210c:第一電容電核^210G:柵極
220:絕緣層
230:溝道層
232:歐姆接觸層
240a:第二電容電極
240S:源極
240D:漏極
260:保護層
270:圖案化像素電極
A:有源元件預定區
B:狹縫預定區
CI:接觸窗開口
D:顯示區
SI:主狹縫
S2:細狹縫
Wl:第一接觸窗開口
W2:第二接觸窗開口
具體實施方式
第一實施例
圖2A至圖2E是本發明第一實施例的多域垂直配向型像素結構的制造 流程剖面示意圖，而圖3A至圖3E是本發明第一實施例的多域垂直配向型 像素結構的制造流程局部俯視圖。請先參考圖2A與圖3A，首先，提供基板 202，基板202上可劃分出有源元件預定區A與狹縫預定區B。接著，于有 源元件預定區A內形成柵極210G并于狹縫預定區B內形成第一電容電極 210a。此外，圖3A所示的掃描線(scan line) 210是與柵極210G—同形成， 且柵極210G是通過掃描線210延伸出的部分而形成。具體而言，有源元件 預定區A是欲形成有源元件的位置，而狹縫預定區B為對應欲形成圖案化 像素電極的狹縫位置(將詳述于后)。這里要說明的是，圖3A所示的狹縫預 定區B的形狀僅為舉例說明，在此并不刻意局限。
詳細地說，掃描線210、柵極210G與第一電容電極210a可選用物理氣相沉積法(PVD)沉積金屬材料于基板202上，然后通過一道光掩模工藝對 此金屬材料進行圖案化，即可完成掃描線210、柵極210G與第一電容電極 210a的制作。上述的金屬材料可選用銅、鉛、鉬、鉻、鈦、金、鋁合金或鉬 合金等低阻值材料。此外，在形成第一電容電極210a時還包括在基板202 上形成共用配線210b。其中，共用配線210b與第一電容電極210a電性連接， 且為同一膜層。
之后，在基板202上全面性地形成絕緣層220 (如圖2A所示，為了方 便說明在圖3A中省略了絕緣層220的繪示)，以覆蓋掃描線210、柵極210G、 第一電容電極210a與共用配線210b。上述絕緣層220的材料可選用氮化硅 (SiN )或是以四乙氧基硅烷(TEOS )為反應氣體源而形成的氧化硅(SiO )。
接著請同時參考圖2B與圖3B，在柵極210G上方的絕緣層220上形成 溝道層230。 一^:而言，溝道層230可選用化學氣相沉積法(CVD)沉積非 晶硅(amorphous silicon)材料于絕緣層220上。然后，通過一道光掩模工 藝對沉積于絕緣層220上的非晶硅(amorphous silicon)材料進行圖案化， 即可完成溝道層230的制作。實務上，為了使溝道層230與金屬材料之間的 接觸阻抗下降更可在形成溝道層230后，進行離子摻雜步驟，以使溝道層230 的表面上可形成歐姆接觸層232。當然，所屬技術領域中普通技術人員應知 歐姆接觸層232也可透過在上述非晶硅材料上沉積摻雜半導體材料，再通過 一道光掩模工藝同時對這兩膜層進行圖案化，即可一并形成溝道層230與歐 姆接觸層232。上述兩種形成歐姆接觸層232的方法，端視工藝需求而定， 在此僅用以舉例說明并無意局限。
然后請同時參考圖2C與圖3C，在溝道層230上形成源極240S/漏極 240D，并在狹縫預定區B內的絕緣層220上形成第二電容電極240a。其中， 源極240S/漏極240D分別位于柵極210G上方的兩側。此外，在形成源極 240S、漏極240D與第二電容電極240a時可一并在絕緣層220上形成數據線
具體而言，上述的柵極210G、源極240S、漏極240D、溝道層230、歐 姆接觸層232與部分的絕緣層220可形成有源元件250。由圖3C可知，第 二電容電極240a的外形會對應第 一 電容電極210a的外形，且位于狹縫預定 區B內的第二電容電極240a與第一電容電極210a可構成存儲電容器(storage capacitor ) Cst。值得注意的是，第二電容電極240a可通過漏極240D延伸出
9的部分而形成，意即第二電容電極240a與漏極240D為相同膜層。
之后請同時參考圖2D與圖3D,在基板202上全面性地形成保護層260， 以覆蓋數據線240、源極240S、漏極240D、部分的溝道層230、部分的絕緣 層220與第二電容電極240a。 一般而言，保護層260的材料可選用氧化硅
(SiO )、氮化硅(SiN )、氮氧化硅(SiON)或聚酰亞胺(polyimide )。接著， 在保護層260中形成第一接觸窗開口 Wl，以暴露出漏極240D。
然后請同時參考圖2E與圖3E,在保護層260上形成圖案化像素電極 270，而圖案化像素電極270的材料可選用銦錫氧化物(ITO)、銦鋅氧化物
(IZO )或鋁鋅氧化物(AZO )。詳細地說，圖案化像素電極270可通過第一 接觸窗開口 Wl而與漏極240D電性連接。其中，圖案化像素電極270具有 對應于狹縫預定區B的主狹縫(main-slit) Sl。此外，圖案化像素電極270 上還可形成多個與主狹縫Sl連接的細狹縫(fine-slit) S2。由圖3E可知， 第一電容電極210a與第二電容電極240a可延伸至細狹縫S2內。當然，所 屬技術領域中普通技術人員應知細狹縫S2的數目與外形可視需求而作適當 調整，在此并無意限定。上述至此，本發明的多域垂直配向型像素結構200 的制作大致完成。
這里要特別強調是，由于主狹縫S1與細狹縫S2的區域所對應的顯示效 果原本就會呈現暗紋，因此本發明的存儲電容器Cst的位置刻意形成于圖案 化像素電極270的主狹縫S1與細狹縫S2內。如此一來，本發明的多域垂直 配向型像素結構200便能大幅增加光線穿透的面積，進而提升開口率 (aperture ratio )。
以上述的方法所形成的多域垂直配向型像素結構200,如圖2E與圖3E 所示，其適于受掃描線210與數據線240驅動。多域垂直配向型像素結構200 包括有源元件250、圖案化像素電極270與存儲電容器Cst。其中，有源元 件250配置于基板202上，而圖案化像素電極270會與有源元件250電性連 接。此外，圖案化像素電極270上具有主狹縫S1，而存儲電容器Cst配置于 基板202上且位于主狹縫S1內。因而使多域垂直配向型像素結構200能具 有良好的開口率。
承上述，存儲電容器Cst主要是由第一電容電極210a與第二電容電極 240a所構成。其中，第一電容電極210a對應主狹縫Sl而配置于基板202 上，且第二電容電極240a對應第一電容電極210a而配置于絕緣層220上。換言之，存儲電容器Cst可透過第二電容電極240a而與有源元件250電性連 接。本發明的圖案化像素電極270還可以包括多個與主狹縫Sl連接的細狹 縫S2。其中，第一電容電極210a與第二電容電極240a可延伸至細狹縫S2 內。值得一提的是，如圖3E所示的圖案化像素電極270的邊緣處會與掃描 線210與數據線240有部分區域重疊，這可增加圖案化像素電極270的面積 因而能進一步提升開口率。 第二實施例
本實施例與第一實施例類似，兩者主要不同的處在于本實施例更將共 用配線配置于主狹縫內，以進一步提高開口率。圖4A至圖4E是本發明第 二實施例的多域垂直配向型像素結構的制造流程剖面示意圖，而圖5A至圖 5E是本發明第二實施例的多域垂直配向型像素結構的制造流程局部俯視圖。 請先參考圖4A與圖5A，首先，提供基板202，基板202上可劃分出有源元 件預定區A與狹縫預定區B。
接著，在有源元件預定區A內形成柵極210G并在狹縫預定區B內形成 第一電容電極210c。此外，圖5A所示的掃描線210是與柵極210G—同形 成，且柵極210G是通過掃描線210延伸出的部分而形成。這里要說明的是， 圖5A所示狹縫預定區B的形狀僅為舉例說明，在此并不刻意局限。詳細地 說，掃描線210、柵極210G與第一電容電極210c可選用物理氣相沉積法沉 積金屬材料于基板202上，然后通過一道光掩模工藝對此金屬材料進行圖案 化，即可完成掃描線210、柵極210G與第一電容電極210c的制作。之后， 在基板202上全面性地形成絕緣層220 (如圖4A所示，為了方便說明在圖 5A中省略了絕緣層220的繪示)，以覆蓋掃描線210、柵極210G與第一電 容電極210c。
接著請同時參考圖4B與圖5B,在柵極210G上方的絕緣層220上形成 溝道層230。 一般而言，溝道層230可選用化學氣相沉積法沉積非晶硅材料 于基板202上。然后，通過一道光掩模工藝對沉積于基板202上的非晶硅材 料進行圖案化，即可完成溝道層230的制作。實務上，為了使溝道層230與 金屬材料之間的接觸阻抗下降更可在形成溝道層230后，進行離子摻雜步驟， 以使溝道層230的表面上可形成一歐姆接觸層232。當然，所屬技術領域中 普通技術人員應知歐姆接觸層232也可透過在上述非晶硅材料上沉積摻雜半 導體材料，再通過一道光掩模工藝同時對這兩膜層進行圖案化，即可一并形成溝道層230與歐姆接觸層232。上述兩種形成歐姆接觸層232的方法，端 視工藝需求而定，在此僅用以舉例說明并無意局限。
然后請同時參考圖4C與圖5C，在溝道層230上形成源極240S/漏極 240D,并在狹縫預定區B內的絕緣層220上形成第二電容電極240a。其中， 源極240S/漏極240D分別位于柵極210G上方的兩側。此外，在形成源極 240S、漏極240D與第二電容電極240a時可一并在絕緣層220上形成數據線 240，而上述的源極240S可通過數據線240延伸出的部分而形成。
具體而言，上述的柵極210G、源極240S、漏極240D、溝道層230、歐 姆接觸層232與部分的絕緣層220可形成有源元件250。由圖5C可知，第 二電容電極240a的外形會對應第一電容電極210c的外形，且位于狹縫預定 區B內的第二電容電極240a與第一電容電極210c可構成存儲電容器Cst，。 這里要特別說明的是，在形成第二電容電極240a時可一并在狹縫預定區B 內形成共用配線240b。此共用配線240b的延伸方向與數據線240的延伸方 向大致相同。
之后請同時參考圖4D與圖5D，在基板202上全面性地形成保護層260， 以覆蓋數據線240、源極240S、漏極240D、部分的溝道層230、部分的絕緣 層220與第二電容電極240a。接著，在保護層260中形成第一接觸窗開口 Wl以暴露出漏極240D，并在保護層260與絕緣層220中形成第二接觸窗開 口 W2以暴露出部分的第一電容電極210c。
然后請同時參考圖4E與圖5E，在保護層260上形成圖案化像素電極 270。詳細地說，圖案化像素電極270可通過第一接觸窗開口 Wl而與漏極 240D電性連接。另一方面，圖案化像素電極270可透過第二接觸窗開口 W2 而與第一電容電極210c電性連接。詳細地說，圖案化像素電極270具有對 應于狹縫預定區B的主狹縫Sl。此外，圖案化像素電極270上更可形成多 個與主狹縫S1連接的細狹縫S2。由圖5E可知，第一電容電極210c與第二 電容電極240a可延伸至細狹縫S2內。當然，所屬技術領域中普通技術人員 應知細狹縫S2的數目與外形可視需求而作適當調整，在此并無意限定。上 述至此，本發明的多域垂直配向型像素結構300的制作大致完成。
這里要特別說明的是，由于形成第二電容電極240a時可一并將共用配 線240b形成于狹縫預定區B內。如此一來，本發明的多域垂直配向型像素 結構300能進一步增加光線穿透的區域，進而有效提升開口率(apertureratio )。以上述的方法所形成的多域垂直配向型像素結構300如圖4E與圖5E 所示，其適于受掃描線210與數據線240驅動。多域垂直配向型像素結構300 包括有源元件250、圖案化像素電極270與存儲電容器Cst，。其中，有源元 件250配置于基板202上，而圖案化像素電極270會與有源元件250電性連 接。此外，圖案化像素電極270上具有主狹縫S1，而存儲電容器Cst，配置于 基板202上且位于主狹縫S1內。由圖5E可知，存儲電容器Cst，與共用配線 240b皆位于主狹縫Sl內，因而能使多域垂直配向型像素結構300有良好的 開口率。承上述，存儲電容器Cst，主要是由第一電容電極210c與第二電容電極 240a所構成。其中，第一電容電極210c對應主狹縫Sl而配置于基板202 上，且第二電容電極240a對應第一電容電極210c而配置于絕緣層220上。 另一方面，第二電容電極240a會與共用配線240b電性連接。由圖4E可知， 存儲電容器Cst，可依序透過第二接觸窗開口 W2、圖案化像素電極270而電 性連接至有源元件250。本發明的圖案化像素電極270更可以包括多個與主 狹縫Sl連接的細狹縫S2。其中，第一電容電極210c與第二電容電極240a 可延伸至細狹縫S2內。綜上所述，由于本發明的多域垂直配向型像素結構的制造方法可將存儲 電容器形成于圖案化像素電極的主狹縫與細狹縫內，因此本發明的多域垂直 配向型像素結構可以有效提升開口率。由于本發明的共用配線也可形成于圖 案化像素電極的主狹縫內，因而可使本發明的多域垂直配向型像素結構的開 口率能進一步提升。雖然本發明已以優選實施例揭露如上，然其并非用以限定本發明，任何 所屬技術領域中普通技術人員，在不脫離本發明的精神和范圍內，當可作些 許的更動與潤飾，因此本發明的保護范圍當視權利要求所界定者為準。
權利要求
1. 一種多域垂直配向型像素結構，適于配置于基板上，該多域垂直配向型像素結構包括有源元件，配置于該基板上；圖案化像素電極，與該有源元件電性連接，其中該圖案化像素電極具有主狹縫；以及存儲電容器，配置于該基板上且位于該主狹縫內，且該存儲電容器電性連接至該有源元件。
2. 如權利要求1所述的多域垂直配向型像素結構，其中該存儲電容器包括第一電容電極，對應該主狹縫而配置于該基板上； 絕緣層，覆蓋該第一電容電極；以及第二電容電極，對應該第一電容電極而配置于該絕緣層上，且該第二電 容電極與該有源元件電性連接。
3. 如權利要求2所述的多域垂直配向型像素結構，其中該圖案化像素電 極具有多個與該主狹縫連接的細狹縫。
4. 如權利要求3所述的多域垂直配向型像素結構，其中該第一電容電極 延伸至該些細狹縫內。
5. 如權利要求3所述的多域垂直配向型像素結構，其中該第二電容電極 延伸至該些細狹縫內。
6. —種多域垂直配向型像素結構的制造方法，包括 提供一基板，具有有源元件預定區與狹縫預定區； 在該有源元件預定區內的該基板上形成柵極，并于該狹縫預定區內的該基板上形成第一電容電極；在該基板上形成絕緣層，覆蓋該柵極與該第一電容電極； 在該柵極上方的絕緣層上形成溝道層；在該溝道層上形成源極/漏極，且分別位于該柵極的兩側，并在該狹縫預 定區內的絕緣層上形成第二電容電極，其中該第二電容電極對應該第一電容 電極而形成存儲電容器；在該基板上形成保護層，覆蓋該源極、該漏極、部分的該溝道層、該絕緣層與該第二電容電極；在該保護層中形成第一接觸窗開口，以暴露出該漏極；以及 在該保護層上形成圖案化像素電極，該圖案化像素電極通過該第一接觸窗開口而與該漏極電性連接，其中該圖案化像素電極具有對應于該狹縫預定區的主狹縫。
7. 如權利要求6所述的多域垂直配向型像素結構的制造方法，其中在形 成該第一電容電極時，還包括在該基板上形成共用配線，且該共用配線與該 第一電容電極電性連接。
8. 如權利要求6所述的多域垂直配向型像素結構的制造方法，其中該漏 極與該第二電容電極為相同膜層。
9. 如權利要求6所述的多域垂直配向型像素結構的制造方法，其中在形 成該第 一接觸窗開口時，還包括在該保護層與該絕緣層中形成第二接觸窗開 口，以暴露出部分的該第一電容電極。
10. 如權利要求6所述的多域垂直配向型像素結構的制造方法，其中在形 成該圖案化像素電極時還包括在該圖案化像素電極上且對應于該狹縫預定 區內，形成多個與該主狹縫連接的細狹縫。
全文摘要
本發明公開了一種多域垂直配向型像素結構，其包括有源元件、圖案化像素電極與存儲電容器。其中，有源元件配置于基板上，而圖案化像素電極會與有源元件電性連接。此外，圖案化像素電極具有主狹縫。上述的存儲電容器配置于基板上且位于主狹縫內，且存儲電容器電性連接至有源元件。
文檔編號G02F1/133GK101261409SQ200710085489
公開日2008年9月10日 申請日期2007年3月7日 優先權日2007年3月7日
發明者朱正仁, 楊長浩, 許哲銘, 陳建宏 申請人:奇美電子股份有限公司