專利名稱：規(guī)?？烧{(diào)的平板顯示器件驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
規(guī)?？烧{(diào)的平板顯示器件驅(qū)動電路，屬于電子技術(shù)領(lǐng)域，特別涉及平板顯示器件的驅(qū)動電路。
背景技術(shù)：
平板顯示器(FPD)比起傳統(tǒng)的陰極射線管(CRT)，具有薄形、輕質(zhì)、低壓驅(qū)動、低功耗、沒有X射線和閃爍等突出優(yōu)點。使得它在便攜電腦、便攜電視、壁掛式電視、計算機、家用電器等方面的應用令人矚目，已使信息高速電路、HDTV、多媒體等方面采用FPD的問題成為熱門話題。
平板顯示器主要包括液晶顯示器(LCD)、發(fā)光二極管顯示器(LED)、等離子體顯示器(PDP)、電致發(fā)光顯示器(ELD)和場致發(fā)射顯示器(FED)等。特別是液晶顯示器具有工作電壓低、功耗小、顯示信息量大、壽命長、易集成、方便攜帶和電磁輻射污染小等優(yōu)點，在顯示技術(shù)中異軍突起，具有良好的發(fā)展前景，被廣泛應用于手機、PDA產(chǎn)品、手持式儀器儀表和家用電器等電子產(chǎn)品與設(shè)備中。平板顯示器的迅速發(fā)展離不開與其配套的驅(qū)動電路，它是平板顯示器工業(yè)的另一大分支，占有及其重要的地位。在平板顯示器整機中，其顯示驅(qū)動電路不管是技術(shù)含量還是價格比例都很大，因此可以說驅(qū)動電路的發(fā)展在很大程度上制約著平板顯示器的進步。
驅(qū)動電路是平板顯示系統(tǒng)重要組成部分，是專門用于計算機或MCU和平板顯示屏之間的接口電路，它的主要功能是通過對其輸出到平板顯示器件電極上電位信號進行相位、峰值、頻率等參數(shù)的調(diào)制來建立驅(qū)動電場。參照現(xiàn)有的專利(CN1052565A和美國專利6,275,204等)，目前已有的平板顯示驅(qū)動電路主要由時鐘發(fā)生器1、列移位寄存器2、列鎖存器3、列信號驅(qū)動電路4、行移位寄存器5和行掃描驅(qū)動電路6組成，其基本結(jié)構(gòu)大體上如圖1所示。
時鐘發(fā)生器1的外接時鐘端11接收外加的時鐘信號CLK；其同步端12接收水平同步信號HD和垂直同步信號VD來做為參考定時信號，水平同步信號HD和垂直同步信號VD與下文中的DI視頻輸入信號同步。
列移位寄存器2的數(shù)據(jù)輸入端21外接來自PC或MCU的視頻輸入信號DI，其時鐘端22接時鐘發(fā)生器1的輸出脈沖端13，接收列移位脈沖CLK1。多數(shù)平板顯示器(特別是液晶顯示器)的工作方式是逐行掃描，即將一行中各列信號同時加到顯示器列電極上，并維持一個行掃描的時間。等到該行維持時間結(jié)束，轉(zhuǎn)移到下一行(即下一行加選擇電壓)時，顯示器各列電極上電壓應同時轉(zhuǎn)變成下一行時間上應施加的電壓。列移位寄存器2的功能是在移位脈沖CLK1作用下，設(shè)有n列，通過n個CLK1脈沖周期時間，把n個列信號依次全部存入列移位寄存器2中，并可由列移位寄存器2的n位并行輸出端23同時向列鎖存器3并行輸出。
列鎖存器3的n位并行數(shù)據(jù)輸入端31，與列移位寄存器2的n位并行輸出端23對接；其時鐘信號端32接時鐘發(fā)生器1的輸出脈沖端14，接收鎖存脈沖信號LP；列鎖存器的n位輸出端33接列信號驅(qū)動電路4的n位并行輸入端41。列鎖存器3在鎖存脈沖LP作用下，能將輸入端31的n位列信號同時轉(zhuǎn)移到輸出端41，當LP作用完后，輸入口和輸出口之間處于高阻態(tài)。
列信號驅(qū)動電路4的n位輸入端41接列鎖存器3的n位輸出端33，其n位輸出端42直接接平板顯示器件7的n個列電極引線。列信號驅(qū)動電路4在這里起一個電平轉(zhuǎn)移作用，V0-Vx作為列信號驅(qū)動電路的偏壓輸入，可供列電極選用，其輸出電平需要根據(jù)平板顯示器件的特點而作選擇。
行移位寄存器5的時鐘端52接時鐘發(fā)生器1的輸出脈沖端14，接收移位脈沖信號CLK2；其串行輸入端51接時鐘發(fā)生器1的輸出脈沖信號端15，接收幀信號FLM作為置位信號；行移位寄存器5只有1位串行輸入方式，當FLM信號有效時，數(shù)據(jù)為幀信號FLM，脈寬占一行時間，在行移位寄存器5中只存入一個脈沖信號，然后在移位脈沖信號CLK2作用下逐位向前移動。行移位脈沖信號CLK2的周期是列移位脈沖信號CLK1的n倍(n為列數(shù))，行移位寄存器5的移位脈沖間隔為一個行周期，且行移位脈沖CLK2和列鎖存脈沖LP是同步的。
驅(qū)動電路的工作原理如下如圖2所示，(1)顯示數(shù)據(jù)DI(設(shè)為第1行的)在列移位脈沖CLK1作用下，依次存入列移位寄存器2。當存滿一個行周期中的所有列數(shù)據(jù)，幀信號FLM置高電平，將FLM信號移入行移位寄存器5；列鎖存器3在鎖存脈沖LP作用下，同時將該行的顯示數(shù)據(jù)鎖存到列鎖存器3中，并輸出到列信號驅(qū)動電路4，列信號驅(qū)動電路4產(chǎn)生顯示器件各列電極的驅(qū)動電壓，這時第1行選通，從而實現(xiàn)第1行的顯示操作；(2)在顯示第1行的同時，第2行的顯示數(shù)據(jù)DI在數(shù)據(jù)移位脈沖信號CLK1的作用下傳輸給列移位寄存器2，在第二行數(shù)據(jù)傳輸完成后，幀信號FLM置為低電平，在鎖存脈沖信號LP作用下，將顯示數(shù)據(jù)DI鎖存到列鎖存器3中，同時將FLM信號移入行移位寄存器5，并且行移位寄存器5內(nèi)的數(shù)據(jù)同時移位一次，并在行掃描驅(qū)動電路6上輸出，從而實現(xiàn)了第2行的顯示操作。循環(huán)步驟(2)，完成一幀所有行的顯示操作；循環(huán)步驟(1)、(2)，完成下一幀的顯示操作。
但是，前面所述的驅(qū)動電路行列移位寄存器都是固定位數(shù)的寄存器，而一款驅(qū)動電路都只能驅(qū)動某一特定規(guī)模(規(guī)模是指顯示器件的行列像素)的FPD，不具有通用性。由于FPD的規(guī)格相差較大，而針對每一個尺寸規(guī)模的FPD都要為其開發(fā)專門的驅(qū)動電路，這樣浪費了大量的人力物力和時間。
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種可以用于不同規(guī)模的FPD面板的顯示驅(qū)動電路，能根據(jù)不同F(xiàn)PD面板的具體尺寸來調(diào)整FPD驅(qū)動電路規(guī)模。
本發(fā)明的驅(qū)動電路是一個功能較為完備的FPD驅(qū)動電路。為了滿足當今大多數(shù)的較小規(guī)模的FPD顯示應用的實際需要，我們所設(shè)計的FPD驅(qū)動電路具有m個COM(行)和n個SEG(列)輸出，它主要有以下的幾個主要功能(1)驅(qū)動FPD進行顯示；(2)支持以總線形式直接與MCU相聯(lián)；(3)可驅(qū)動不同規(guī)模的FPD(m×n)，m，n可以連續(xù)取值；(4)通過多個驅(qū)動電路的級聯(lián)以驅(qū)動較大規(guī)模的FPD。
本發(fā)明的規(guī)?？烧{(diào)的平板顯示器件驅(qū)動電路，如圖3所示，包括時鐘發(fā)生器1、列移位寄存器2、列鎖存器3、列信號驅(qū)動電路4、行移位寄存器5和行掃描驅(qū)動電路6，其特征是，它還包括一個行列數(shù)控制模塊8，通過行列數(shù)控制模塊8的兩個輸入端81和82可以分別置入需要驅(qū)動的平板顯示器件的行數(shù)NH和列數(shù)NL，以實現(xiàn)規(guī)模可調(diào)；并在時鐘發(fā)生器1上可以增加一個級聯(lián)使能端16，以實現(xiàn)級聯(lián)；另外，還新加了兩個緩沖器，緩沖器A在時鐘發(fā)生器1的輸出脈沖端14和行移位寄存器5的時鐘端52之間，緩沖器B在時鐘發(fā)生器1的輸出脈沖端13和列移位寄存器2的時鐘端22之間，分別控制行和列的移位脈沖。
行列數(shù)控制模塊8是由列數(shù)控制子模塊9和行數(shù)控制子模塊10兩個子模塊構(gòu)成(見圖4)。列數(shù)控制子模塊9和行數(shù)控制子模塊10都是由可置數(shù)計數(shù)器組成，其計數(shù)器的最大計數(shù)分別為列移位寄存器2和行移位寄存器5的寄存器的位數(shù)。
行列數(shù)控制模塊8的行數(shù)輸入端81和列數(shù)輸入端82接外部行列數(shù)控制輸入端，可以通過它來輸入需要驅(qū)動的FPD的行列數(shù)目(NH、NL)；其列計數(shù)時鐘端83接時鐘發(fā)生器1的輸出脈沖端13，把列移位脈沖CP1作為列的計數(shù)時鐘；行計數(shù)時鐘端84接時鐘發(fā)生器1的輸出脈沖端14，把行移位脈沖CP2作為行的計數(shù)時鐘；行列數(shù)控制模塊8的行移位脈沖控制端85接緩沖器A的使能端，以控制行移位脈沖；列移位脈沖控制端86接緩沖器B的使能端，以控制列的移位脈沖；其行復位端87接行移位寄存器5的復位端54，列復位端88接列移位寄存器2的復位端24。
整個電路的工作過程可以描述為設(shè)列移位寄存器為n位，在移位脈沖CLK1作用下，列移位寄存器2每移位一次，列數(shù)控制子模塊9中的計數(shù)器就會計一次數(shù)(加1)，直到等于列數(shù)輸入端82預置的列數(shù)NL，它的列移位脈沖控制端86就會產(chǎn)生一個高電平，緩沖器B為高阻態(tài)，使時鐘發(fā)生器1的時鐘輸出端13和列移位寄存器2的時鐘端22斷開，列移位寄存器2就會停止移位并向外部控制器輸出一個寄存器滿信號使其停止傳輸信號，直到時鐘發(fā)生器1產(chǎn)生列鎖存脈沖LP使列鎖存器3工作，把這一行的顯示數(shù)據(jù)所存到列鎖存器3中，然后通過列信號驅(qū)動器4去驅(qū)動FPD完成該行的信號顯示。而列數(shù)控制子模塊9中的計數(shù)器在時鐘發(fā)生器1的時鐘輸出端13的輸出脈沖CP1作用下繼續(xù)計數(shù)，直到等于計數(shù)器的最大計數(shù)值n(即列移位寄存器的位數(shù))，它會在列復位端88輸出一個脈沖，使列移位寄存器2復位，同時列移位脈沖控制端86輸出低電平，列移位寄存器2在列移位脈沖CLK1作用下又開始移位存儲下一行的列信號。設(shè)行移位寄存器為m位，在行移位脈沖CLK2作用下，行移位寄存器5每移位一次，行數(shù)控制子模塊10的計數(shù)器就會計一次數(shù)(加1)，直到等于行數(shù)輸入端81端預置的行數(shù)NH，它的行移位脈沖控制端85就會產(chǎn)生一個高電平，緩沖器B為高阻態(tài)，使行移位寄存器5停止工作。而行數(shù)控制子模塊10中的計數(shù)器在時鐘發(fā)生器1的時鐘輸出端14的輸出脈沖CP2作用下繼續(xù)計數(shù)，直到等于計數(shù)器的最大計數(shù)值m(即行移位寄存器的位數(shù))，它會在行復位端87輸出一個復位脈沖HR，使行移位寄存器5復位，同時行移位脈沖控制端85輸出低電平，然后時鐘發(fā)生器1產(chǎn)生幀信號FLM，這樣就完成了一幀的顯示操作。循環(huán)往復，如此繼續(xù)。
由于移位寄存器是串行輸入、并行輸出，如果寄存器位數(shù)太多，而相應需要顯示的列數(shù)過少，會造成時延增加，可能會引起平板顯示器的閃爍現(xiàn)象，故本發(fā)明較佳的適用范圍是行列的像素小于640。為了適于驅(qū)動更大規(guī)模的FPD屏，本發(fā)明在時鐘發(fā)生器1上提供了一個級聯(lián)使能端16。當向級聯(lián)使能端16輸入選中信號時，本驅(qū)動電路模塊正常工作；當沒有選中時，時鐘發(fā)生器1不會向其它模塊輸出驅(qū)動脈沖信號，則驅(qū)動電路便不工作。該端口的輸入信號是由行級聯(lián)信號(高位)和是列級聯(lián)信號(低位)兩個部分構(gòu)成，通過該端口輸入的行級聯(lián)信號和列級聯(lián)信號分別可以實現(xiàn)本驅(qū)動電路模塊的行級聯(lián)和列級聯(lián)擴展。
本發(fā)明是一種可適用于不同規(guī)模平板顯示器件的驅(qū)動電路，具有優(yōu)異的移植性，并能根據(jù)平板顯示器件面板的尺寸來調(diào)整FPD電路規(guī)模，以驅(qū)動不同規(guī)模的平板顯示器件；同時具有級聯(lián)功能，以驅(qū)動更大規(guī)模的平板顯示器件。因為整個驅(qū)動電路主要利用的是基本的數(shù)字單元電路，使得整個電路結(jié)構(gòu)簡單，便于集成。
圖1現(xiàn)有驅(qū)動電路主要的結(jié)構(gòu)框圖。1表示時鐘發(fā)生器，11、12、13、14、15分別表示時鐘發(fā)生器1的外接時鐘端、同步端、輸出脈沖信號端a、輸出脈沖信號端b和輸出脈沖信號端c；2表示列移位寄存器，21、22、23分別表示列移位寄存器2的顯示數(shù)據(jù)輸入端、移位時鐘端和并行輸出端；3表示列鎖存器，31、32、33分別表示列鎖存器3的并行輸入端、鎖存時鐘端和并行輸出端；4表示列信號驅(qū)動電路，41、42分別表示列信號驅(qū)動電路4的輸入端和輸出端；5表示行移位寄存器，51、52、53分別表示移位寄存器5的串行輸入端，移位時鐘端和并行輸出端；6表示行掃描驅(qū)動電路，61、62分別表示行掃描驅(qū)動電路6的并行輸入端和并行輸出端；7表示平板顯示器件，71、72分別是其列電極和行電極。
圖2現(xiàn)有驅(qū)動電路的工作時序圖。
圖3本發(fā)明的驅(qū)動電路的主要結(jié)構(gòu)框圖。圖中與圖1中相同的符號表示的意義相同，這里只介紹新加的符號。8表示行列數(shù)控制模塊，81～88分別表示行數(shù)輸入端、列數(shù)輸入端、列計數(shù)時鐘端、行計數(shù)時鐘端、行移位脈沖控制端、列移位脈沖控制端、行復位端和列復位端；16是時鐘發(fā)生器1的使能端，24和54分別是列移位寄存器2和行移位寄存器5的復位端。
圖4行列數(shù)控制模塊內(nèi)部的結(jié)構(gòu)框圖。
圖5實施例的行數(shù)控制功能時序圖。
圖6實施例的列數(shù)控制功能時序圖。
圖7實施例的驅(qū)動模塊的級聯(lián)排布圖。
具體實施例方式
依照本發(fā)明的一個較佳的實施例，該驅(qū)動電路具有64個行和64個列輸出。具有許多控制端，使其控制器可以很方便靈活地控制，能通過級聯(lián)使能端16來進行級聯(lián)擴展以滿足較大規(guī)模的FPD(該模塊的行間級聯(lián)和列間級聯(lián)分別最大支持4個)，列數(shù)輸入端82和行數(shù)輸入端81分別可以根據(jù)實際所需驅(qū)動的FPD的規(guī)模來調(diào)整驅(qū)動電路輸出的行掃描電極與列信號電極的數(shù)目(m、n≤64)。列移位寄存器2、行移位寄存器5和列鎖存器3都是64位；行列數(shù)控制模塊8的行數(shù)輸入端81和列數(shù)輸入端82為6位輸入；級聯(lián)使能端16為4位輸入，行級聯(lián)信號和列級聯(lián)信號分別為2位，行列分別可支持4個該電路模塊級聯(lián)(共支持16個級聯(lián))。舉例說明，假設(shè)有一FPD屏(128×172)，我們可用六個本發(fā)明的模塊來驅(qū)動，設(shè)置時分別令CS為0000、0001、0010、0100、0101、0110，就可以構(gòu)成2×3的驅(qū)動該模塊陣列，其排列示意圖如圖5所示。
本發(fā)明的較佳一個實施例的簡易電路系統(tǒng)結(jié)構(gòu)如圖3所示。實施例中驅(qū)動電路里含有的主要模塊時鐘發(fā)生器1、列移位寄存器2、列鎖存器3、列信號驅(qū)動電路4、行移位寄存器5、行掃描驅(qū)動電路6和行列數(shù)控制模塊8。該驅(qū)動電路的工作過程如下(1)顯示數(shù)據(jù)DI(設(shè)為第1行的)在列移位脈沖CLK1作用下，依次存入列移位寄存器2，并連接到列鎖存器3輸入端31。幀信號FLM置高電平，并在行移位脈沖CLK2作用下，將FLM信號移入驅(qū)動系統(tǒng)的行移位寄存器5中。列移位寄存器2每移位一次，列數(shù)控制子模塊9中的計數(shù)器就會計一次數(shù)(加1)，直到等于列數(shù)輸入端82預置的列數(shù)NL它的列移位脈沖控制端86就會產(chǎn)生一個高電平，緩沖器B為高阻態(tài)，列移位寄存器就會停止移位并向控制器輸出一個寄存器滿信號使其停止傳輸信號，直到時鐘發(fā)生器1產(chǎn)生列鎖存脈沖LP使列鎖存器3工作，把這一行的顯示數(shù)據(jù)所存到列鎖存器3中，然后通過列信號驅(qū)動器4去驅(qū)動FPD完成該行的信號顯示。而列數(shù)控制子模塊9中的計數(shù)器在時鐘發(fā)生器1的時鐘輸出端13的輸出脈沖CP1作用下繼續(xù)計數(shù)，直到等于64，它會在列復位端88輸出一個脈沖，使列移位寄存器2復位，同時列移位脈沖控制端86輸出低電平，列移位寄存器2在列移位脈沖CLK1作用下又開始移位存儲下一行的列信號。這時第1行選通，從而實現(xiàn)第1行的顯示操作。列數(shù)控制的操作(見圖6)。
(2)在顯示第1行的同時，第2行的顯示數(shù)據(jù)在數(shù)據(jù)移位脈沖信號CLK1的作用下傳輸給列移位寄存器2，與上述過程類似，在第二行的顯示數(shù)據(jù)傳輸完成后，幀信號FLM置為低電平，在鎖存脈沖信號LP作用下，將顯示數(shù)據(jù)鎖存到列鎖存器3中，同時將FLM信號移入行移位寄存器5中，并且行移位寄存器5內(nèi)的數(shù)據(jù)同時移位一次通過行掃描驅(qū)動器6輸出，還有同時行數(shù)控制子模塊10的計數(shù)器計數(shù)一次(加1)，從而實現(xiàn)了第2行的顯示操作。循環(huán)步驟(2)，直到行數(shù)控制子模塊10的計數(shù)器的數(shù)值等于行數(shù)控制端81預置的行數(shù)NH，從而完成一幀所有行的顯示操作；行數(shù)控制的操作(見圖7)。循環(huán)步驟(1)、(2)，完成下一幀的顯示操作。
雖然本發(fā)明已以一個較佳實施例說明如上，然而并非用來限定本發(fā)明，任何熟悉此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，應該可以做一些的改進與潤飾，因此本發(fā)明的保護范圍當視后附的權(quán)利要求書所界定的為準。
權(quán)利要求
1.規(guī)?？烧{(diào)的平板顯示器件驅(qū)動電路，包括時鐘發(fā)生器(1)、列移位寄存器(2)、列鎖存器(3)、列信號驅(qū)動電路(4)、行移位寄存器(5)和行掃描驅(qū)動電路(6)，其特征是，它還包括一個行列數(shù)控制模塊(8)，通過行列數(shù)控制模塊(8)的兩個輸入端(81)和(82)可以分別置入需要驅(qū)動的平板顯示器件的行數(shù)(NH)和列數(shù)(NL)，以實現(xiàn)規(guī)?？烧{(diào)；另外，還新加了兩個緩沖器，緩沖器A在時鐘發(fā)生器(1)的輸出脈沖端(14)和行移位寄存器(5)的時鐘端(52)之間，緩沖器B在時鐘發(fā)生器(1)的輸出脈沖端(13)和列移位寄存器(2)的時鐘端(22)之間，分別控制行和列的移位脈沖。
2.根據(jù)權(quán)利要求1所述的規(guī)模可調(diào)的平板顯示器件驅(qū)動電路，其特征是，所述行列數(shù)控制模塊(8)由列數(shù)控制子模塊(9)和行數(shù)控制子模塊(10)兩個子模塊構(gòu)成；列數(shù)控制子模塊(9)和行數(shù)控制子模塊(10)都是由可置數(shù)計數(shù)器組成，其計數(shù)器的最大計數(shù)分別為列移位寄存器(2)和行移位寄存器(5)的寄存器的位數(shù)。
3.根據(jù)權(quán)利要求1所述的規(guī)模可調(diào)的平板顯示器件驅(qū)動電路，其特征是，行列數(shù)控制模塊(8)的行數(shù)輸入端(81)和列數(shù)輸入端(82)接外部行列數(shù)控制輸入端，可以通過它來輸入需要驅(qū)動的FPD的行列數(shù)目(NH、NL)；其列計數(shù)時鐘端(83)接時鐘發(fā)生器(1)的輸出脈沖端(13)，把列移位脈沖(CLK1)作為列的計數(shù)時鐘；行計數(shù)時鐘端(84)接時鐘發(fā)生器(1)的輸出脈沖端(14)，把行移位脈沖(CLK2)作為行的計數(shù)時鐘；行列數(shù)控制模塊(8)的行移位脈沖控制端(85)接緩沖器A的使能端，以控制行移位脈沖；列移位脈沖控制端(86)接緩沖器B的使能端，以控制列的移位脈沖；其行復位端(87)接行移位寄存器(5)的復位端(54)，列復位端(88)接列移位寄存器(2)的復位端(24)。
4.根據(jù)權(quán)利要求1所述的規(guī)模可調(diào)的平板顯示器件驅(qū)動電路，其特征是，時鐘發(fā)生器(1)上可以增加一個級聯(lián)使能端(16)，以實現(xiàn)級聯(lián)當向級聯(lián)使能端(16)輸入選中信號時，本驅(qū)動電路模塊正常工作；當沒有選中時，時鐘發(fā)生器(1)不會向其它模塊輸出驅(qū)動脈沖信號，則驅(qū)動電路便不工作；級聯(lián)使能端(16)的輸入信號是由行級聯(lián)信號(高位)和是列級聯(lián)信號(低位)兩個部分構(gòu)成，通過該端口輸入的行級聯(lián)信號和列級聯(lián)信號分別可以實現(xiàn)本驅(qū)動電路模塊的行級聯(lián)和列級聯(lián)擴展。
5.根據(jù)權(quán)利要求1所述的規(guī)?？烧{(diào)的平板顯示器件驅(qū)動電路，其特征是，所述驅(qū)動電路具有64個行和64個列輸出；行列數(shù)控制模塊(8)的列數(shù)輸入端(82)和行數(shù)輸入端(81)為6位輸入，分別可以根據(jù)實際所需驅(qū)動的FPD的規(guī)模來調(diào)整驅(qū)動電路輸出的行掃描電極與列信號電極的數(shù)目(m、n≤64)；列移位寄存器(2)、行移位寄存器(5)和列鎖存器(3)都是64位；級聯(lián)使能端(16)為4位輸入，行級聯(lián)信號和列級聯(lián)信號分別為2位，行列分別可支持4個該電路模塊級聯(lián)。
全文摘要
規(guī)模可調(diào)的平板顯示器件驅(qū)動電路，屬于電子技術(shù)領(lǐng)域，特別涉及平板顯示器件的驅(qū)動電路。包括時鐘發(fā)生器、列移位寄存器、列鎖存器、列信號驅(qū)動電路、行移位寄存器和行掃描驅(qū)動電路，還包括一個行列數(shù)控制模塊，通過行列數(shù)控制模塊實現(xiàn)規(guī)?？烧{(diào)；時鐘發(fā)生器1上可以增加一個級聯(lián)使能端16，以實現(xiàn)級聯(lián)。本發(fā)明是一種可適用于不同規(guī)模平板顯示器件的驅(qū)動電路，具有優(yōu)異的移植性，并能根據(jù)平板顯示器件面板的尺寸來調(diào)整FPD電路規(guī)模，以驅(qū)動不同規(guī)模的平板顯示器件；同時具有級聯(lián)功能，以驅(qū)動更大規(guī)模的平板顯示器件。因為整個驅(qū)動電路主要利用的是基本的數(shù)字單元電路，使得整個電路結(jié)構(gòu)簡單，便于集成。
文檔編號G02F1/13GK1746958SQ200510021879
公開日2006年3月15日 申請日期2005年10月18日 優(yōu)先權(quán)日2005年10月18日
發(fā)明者楊傳仁, 李益全 申請人:電子科技大學