專利名稱：光學光刻方法
技術領域：
本發明提供一種光刻方法(lithography method)，特別地提供一種利用交替式相位移掩模(alternate phase shift mask，altPSM)來消除側葉小微波效應(side-lobe effect)并在光致抗蝕劑層(photoresist layer)中制作出具有優良分辨率的圖案的方法。
背景技術：
在集成電路的制作過程中，光刻工藝早已成為一種不可或缺的技術。光刻工藝主要是先將所設計的圖案，例如電路圖案、布植區域的布局圖案、以及接觸孔圖案等，形成于一個或多個的掩模上，然后再通過曝光程序將掩模上的圖案利用步進及掃瞄機器(stepper & scanner)轉移至半導體晶片上的光致抗蝕劑層內。憑借精良的光刻工藝，半導體制造者才得以順利地將復雜的電子電路布局圖案精確且清晰地轉移至半導體晶片上。
由于半導體產業的組件尺寸日益縮小，因此如何提高光刻工藝的分辨率成為關鍵課題。從理論上而言，提高分辨率最直接的方法是利用短波長的光來對光致抗蝕劑進行曝光，波長越短，則所形成圖案的分辨率越高。這個方法看起來雖然簡單，但卻并不可行，因為短波長光源的取得并不容易，再者，利用短波長的光來進行曝光時，設備的損耗將十分可觀以至于縮短了設備的使用壽命，進而提高了成本，使產品不具有競爭力。由于上述理論與現實條件的矛盾，業界無不進行各項研究以期能解決這一問題。
請參考圖1，圖1為公知的利用輔助圖形來改善接觸孔圖案22分辨率的方法的示意圖。如圖1所示，公知的利用輔助圖形來改善接觸孔圖案的分辨率時，首先利用光學近似修正(optical proximity correction，OPC)方法，在設計掩模布局(未示出)時利用模擬計算將一些小輔助棒(assist bar)插入到有規律的布局圖形之中，通過一驗證程序確認無誤后，再將掩模布局移轉到掩模10上。在圖1中可以清楚的看到，掩模10上除了包含有多個接觸孔圖形12之外，還包含有多個穿插于各接觸孔圖形12之間的輔助圖形14。
然后進行曝光工藝，使光線照射掩模10，以在芯片16表面的光致抗蝕劑層18中形成多個分別對應于各接觸孔圖形12的接觸孔圖案22。由于各接觸孔圖形12之間的輔助圖形14僅被用來應用光的干涉原理，以提高各接觸孔圖案22的分辨率，其并不會因為曝光工藝而在光致抗蝕劑層18中形成對應的圖案，因此光致抗蝕劑層18中除了各接觸孔圖案22之外，均為平坦的部分，以利于后續刻蝕工藝時制作接觸孔(未示出)之用。
除了上述的利用輔助圖形來改善接觸孔圖案分辨率的方法外，現有技術中也采用利用半透型掩模(half-tone mask)來改善接觸孔圖案分辨率的方法，而所謂的半透型掩模為相位移掩模的一種。請參考圖2，圖2為公知的利用半透型掩模來改善接觸孔圖案44分辨率的方法的示意圖。如圖2所示，半透型掩模30的底板為石英基板，其上包含有多個接觸孔圖形32以及一包圍各接觸孔圖形32不完全透光區域34。事實上，半透型掩模30中的不完全透光區域34被一單層(single)的嵌附層(embedded layer)36所涂布，而嵌附層36不僅為一吸收層，也是一相移層，利用此單層的嵌附層36，可以達到工藝上所需的穿透率(transmittance)以及相移角度，因此其也被稱為吸收相移層(absorptive shifter)。
因此，當利用特定波長的光線(與嵌附層相關)進行曝光工藝時，光線可以順利穿透各接觸孔圖形32而到達位于芯片38上的光致抗蝕劑層42，而由于嵌附層36具有一定的穿透率(通常介于2～15％)，部分穿透嵌附層36的光線的相位將會有180度的變化，并與穿透接觸孔圖形32的光線產生破壞性干涉(destructive interference)。接著，在進行顯影、烘烤工藝之后，將會在光致抗蝕劑層42中形成相應的接觸孔圖案44，并且由于光線穿透嵌附層36所引發的干涉作用，使得接觸孔圖案44的分辨率得以被改善。
然而，以上所述的兩種方法，均有其應用或是功效上的局限。以利用輔助圖形來改善接觸孔圖案分辨率的方法而言，當所欲形成的圖案太小時，不僅對于分辨率沒有幫助，原本應該分開的接觸孔圖案在光刻工藝之后，還可能連在一起。事實上，通常應用此方法時，所欲形成的圖案間隔與所欲形成的圖案線寬的比值大于1/2。而就利用半透型掩模來改善接觸孔圖案分辨率的方法而言，當嵌附層的穿透率過高時，所產生的例葉光強度太強，將會產生多余的圖案，而當嵌附層的穿透率過低時，相移破壞性干涉現象太弱，無法有效改善圖案邊緣的小微波現象，進而影響到圖案邊緣的分辨率。
另外，也有一些通過調整機器本身參數的方法被采用過，如改變曝光能量(expose energy)、曝光時間(expose time)、調整孔徑(aperture)，以及利用偏軸發光(off-axis illumination)等，以期能達到良好的分辨率，并在分辨率與景深(depth of focus)之間得到平衡，但不見得能達到令人滿意的效果，同時也往往耗費許多人力、時間，并造成設備的折損。因此，如何能發展出一種新的光刻方法，其不僅能有效改善接觸孔圖案的分辨率，又能應用于小尺寸的圖案，同時又可以利用現行的設備來實施，并且不會增加設備的損耗，便成為十分重要的課題。
發明內容
因此本發明的主要目的在于提供一種已知的交替式相位移原理來改善接觸孔圖案的分辨率和景深。
本發明提供一種光學光刻方法，該方法用以在基板上的光致抗蝕劑層內形成多個互相分離并呈陣列排列的封閉圖案，該光學光刻方法包括下列步驟首先提供一相位移掩模，其上包含有多個第一相位移透光區域、多個第二相位移透光區域，以及一非相位移區域，第一相位移透光區域與第二相位移透光區域呈規律性的交錯陣列排列，且第一相位移透光區域與第二相位移透光區域之間被非相位移區域所分隔，隨后進行曝光工藝，使光線照射該相位移掩模，在光致抗蝕劑層內形成分別相應于第一相位移透光區域以及第二相位移透光區域的封閉的圖案。
本發明用來改善接觸孔圖案的分辨率的光刻方法，利用一交替式相位移掩模與傳統的曝光、顯影及烘烤工藝，通過單次的曝光在光致抗蝕劑層中制作出具有優良分辨率的接觸孔圖案。由于不必在掩模的布局圖上插入微小的輔助棒，圖案間隔與圖案線寬的比值不需要受到大于1/2的限制，故應用范圍明顯增大。同時，在利用所設計的交替式相位移掩模來制作接觸孔圖案時，光線在接觸孔圖案的邊緣將會因破壞性干涉而消除側葉小微波現象，進而達到利用半透型掩模來制作接觸孔時所無法達到的改善接觸孔圖案分辨率的目的。在本發明方法可以輕易制作出具有優良分辨率的接觸孔圖案的前提之下，不僅不必使用具有短波長的曝光光源，也不必在曝光能量、曝光時間、孔徑以及偏軸發光方式等方面多做調整，不但可以節省人力，也可以有效延長設備的使用壽命，并因而縮短產品工藝時間以及降低產品成本。
圖1示出的是公知的利用輔助圖形來改善接觸孔圖案分辨率的方法的示意圖；圖2示出的是公知的利用半透型掩模來改善接觸孔圖案分辨率的方法的示意圖；圖3示出的是本發明的第一實施例中的利用交替式相位移掩模來改善接觸孔圖案分辨率的方法的示意圖；圖4示出的是本發明的第一實施例中的交替式相位移掩模的俯視圖；圖5示出的是本發明的第二實施例中的交替式相位移掩模的俯視圖。
附圖標記說明10掩模 12接觸孔圖形14輔助圖形 16芯片18光致抗蝕劑層 22接觸孔圖案30半透型掩模32接觸孔圖形34不完全透光區域36嵌附層38芯片 42光致抗蝕劑層44接觸孔圖案100交替式相位移掩模102不透光區域 104第一相位移透光區域106第二相位移透光區域108石英基板 112鉻膜114芯片 116正型光致抗蝕劑層118接觸孔圖案 200交替式相位移掩模202不透光區域 204第一相位移透光區域206第二相位移透光區域208石英基板 212鉻膜具體實施方式
請參考圖3和圖4，圖3為本發明第一實施例中利用一交替式相位移掩模來改善光致抗蝕劑上封閉圖案，例如接觸孔圖案118，的分辨率的方法的示意圖，圖4為本發明第一實施例中的交替式相位移掩模100的俯視圖。如圖3和圖4所示，本發明利用一交替式相位移掩模來改善接觸孔圖案分辨率的方法為，首先提供一交替式相位移掩模100，交替式相位移掩模100為相位移掩模(phase shift mask，PSM)的一種，其包含有一由鉻膜所構成之不透光區域102、多個第一相位移透光區域(first phase shift transparentregion)104以及多個第二相位移透光區域(second phase shift transparentregion)106。第一相位移透光區域104以及第二相位移透光區域106呈有規律性的交錯陣列(interlaced arranged in an array manner)排列，且第一相位移透光區域104以及第二相位移透光區域106被不透光區域102所分隔(part)。
第一相位移透光區域104以及第二相位移透光區域106均由石英所構成，并且第一相位移透光區域104以及第二相位移透光區域106的相位差(phase shift)為180度，也就是說，當第一相位移透光區域104的相位為0時，第二相位移透光區域106的相位系為π；而當第一相位移透光區域104的相位為π時，第二相位移透光區域106的相位系為0，故被稱為交替式相位移掩模。事實上，第一相位移透光區域104與第二相位移透光區域106被形成于同一塊石英基板108上，并通過對石英基板108的刻蝕而形成兩種不同的厚度，以定義出第一相位移透光區域104與第二相位移透光區域106，而石英基板108上其余的部份被鍍上鉻膜112，以用作不透光區域102。
本發明中利用交替式相位移掩模來改善接觸孔圖案分辨率的方法，與已知方法相比，其在曝光、顯影等步驟的實施上，并沒有特別的差異。但是在進行曝光工藝時，當光線向下投射并穿透交替式相位移掩模100時，由于第一相位移透光區域104與第二相位移透光區域106的厚度差異所造成的光程差(optical path difference)，使得穿透第一相位移透光區域104的光線相對于穿透第二相位移透光區域106的光線存在有180度的相位差，并因而造成破壞性干涉(destructive interference)。
從圖4中可以清楚的看到，盡管穿透的光線具有一階(first order)、二階(second order)等繞射波形，但是在穿透第一相位移透光區域104的光線相對于穿透第二相位移透光區域106的光線存在有180度相位差的前提下，在曝光、顯影以及烘烤完畢之后，將會在芯片114上的正型光致抗蝕劑層(positive photorersist layer)116中分別形成多個相應于第一相位移透光區域104以及第二相位移透光區域106的接觸孔圖案118，并且由于穿透光線在不透光區域102的干涉作用，充分消除了接觸孔圖案118邊緣的小微波現象，因此所形成的接觸孔圖案118具有非常優良的分辨率。
值得一提的是，本發明第一實施例中利用交替式相位移掩模100來改善接觸孔圖案118的分辨率，然而本發明方法也可以適用于任何具有高圖案密度的陣列(array)結構，例如邏輯電路(logic circuit)中的邏輯單元(logiccell)。同時本發明的方法不僅可以被應用于半導體晶片上以生產半導體產品，也可以被應用于玻璃基板、高分子基板或是石英基板上以生產其它種類的產品與組件。此外，本實施例的交替式相位移掩模中的不透光區域102，也可以被設計成為不完全透光區域，并依照實際的需要而選擇不同的透光率，例如6％、9％、18％或是20％。此外，本發明第一實施例中利用圖4所示的排列方式為例來做說明，事實上，任何第一、第二相位移透光區域呈有規律性的交錯陣列排列的組合，均包含在本發明范圍之內。
本發明利用交替式相位移掩模來改善接觸孔圖案分辨率方法的實施方式，并不只限于圖3與圖4中所描述的實施例。請參考圖5，圖5為本發明第二實施例中的交替式相位移掩模200的俯視圖。如圖5所示，本發明第二實施例中的交替式相位移掩模200包含有一由鉻膜所構成的不透光區域202、多個第一相位移透光區域204以及多個第二相位移透光區域206。第一相位移透光區域204以及第二相位移透光區域206被不透光區域202所包圍，部分第一相位移透光區域204以及部分第二相位移透光區域206呈有規律性的交錯陣列排列(interlaced arranged in an array manner)，但是部分第一相位移透光區域204以及部分第二相位移透光區域206并未呈有規律性的交錯排列，如圖五中兩側的透光區域。
第一相位移透光區域204以及第二相位移透光區域206均由石英構成，并且第一相位移透光區域204以及第二相位移透光區域206的相位差為180度，也就是說，當第一相位移透光區域204的相位為0時，第二相位移透光區域206的相位為π；而當第一相位移透光區域204的相位為π時，第二相位移透光區域206的相位為0。事實上，第一相位移透光區域204與第二相位移透光區域206被形成在同一塊石英基板208上，并通過對石英基板208的刻蝕而形成兩種不同的厚度，以定義出第一相位移透光區域204與第二相位移透光區域206，而石英基板208上其余的部份被鍍上鉻膜(未示出)，以用作不透光區域202。
當進行曝光工藝時，光線被向下投射并穿過交替式相位移掩模200，由于第一相位移透光區域204與第二相位移透光區域206的厚度差異所造成的光程差，使得穿過第一相位移透光區域204的光線相對于穿過第二相位移透光區域206的光線存在有180度的相位差，并因而造成破壞性干涉。因此，在曝光、顯影以及烘烤完畢之后，將會在芯片(未示出)上的一正型光致抗蝕劑層(未示出)中分別形成多個相應于第一相位移透光區域204以及第二相位移透光區域206的接觸孔圖案(未示出)。盡管本實施例中并非所有的第一相位移透光區域204和所有的第二相位移透光區域206均呈有規律性的交錯陣列排列，但是穿透光線仍然會在呈有規律性的交錯陣列排列的第一相位移透光區域204以及第二相位移透光區域206的邊緣進行破壞性干涉，并因此消除接觸孔圖案(未示出)邊緣的小微波現象，進而形成具有非常優良的分辨率的接觸孔圖案(未示出)。
另外，本發明中第二實施例的方法不僅可以用來改善接觸孔圖案的分辨率，也可以用來改善任何高圖案密度的陣列結構的分辨率，例如邏輯電路中的邏輯單元。同時本發明方法不僅可以被應用于半導體晶片上以生產半導體產品，也可以被應用于玻璃基板、高分子基板或是石英基板以生產其它種類的產品與組件。此外，本實施例的交替式相位移掩模200中的不透光區域202，亦可以被設計成為不完全透光區域，并依照實際的需要而選擇不同的透光率，例如6％、9％、18％或是20％。
由于本發明中用來改善接觸孔圖案的分辨率的光刻方法，利用交替式相位移掩模及傳統的曝光、顯影與烘烤工藝，所以可以經過單次(single time)的曝光在光致抗蝕劑層中制作出具有優良分辨率的接觸孔圖案。不僅可以利用光線在接觸孔圖案的邊緣的破壞性干涉而消除側葉小微波現象，從而達到改善接觸孔圖案分辨率的目的，還可以適用于尺寸非常微小的各種圖案。應用本發明方法于實際生產線時，將可以節省人力，延長設備的壽命，縮短產品工藝時間以及降低產品成本。
與已知的用來改善接觸孔圖案的分辨率的光刻方法相比，本發明利用交替式相位移掩模及傳統的曝光、顯影和烘烤工藝，經由單次的曝光而在光致抗蝕劑層中制作出具有優良分辨率的接觸孔圖案。因此，由于不必在掩模的布局圖(layout)上插入微小的輔助棒，圖案間隔與圖案線寬的比值不需要受到大于1/2的限制，故應用范圍明顯增大。此外，在利用所設計的交替式相位移掩模來制作接觸孔圖案時，光線在接觸孔圖案的邊緣將會因破壞性干涉而消除側葉小微波現象，進而達到在利用半透型掩模來制作接觸孔時所無法達到的改善接觸孔圖案分辨率的目的。在本發明的方法可以輕易制作出具有優良分辨率的接觸孔圖案的前提之下，不僅不必使用具有短波長的曝光光源，也不必在曝光能量、曝光時間、孔徑以及偏軸發光方式等方面做過多調整，這不但可以節省人力，也可以有效延長設備的使用壽命，并因而縮短產品工藝時間以及降低產品成本。
以上所述僅為本發明的優選實施例，所有依據本發明權利要求范圍所做的變化與修飾，都應該屬本發明專利的涵蓋范圍。
權利要求
1.一種光學光刻方法，該方法用于在一基板上的一光致抗蝕劑層內形成多個封閉圖案，且該些圖案互相分離并呈陣列排列，該光學光刻方法包括下列步驟提供一相位移掩模，其上包含有多個第一相位移透光區域、多個第二相位移透光區域以及一非相位移區域，該些第一相位移透光區域與該些第二相位移透光區域呈有規律性的交錯陣列排列，且第一相位移透光區域與第二相位移透光區域之間被該非相位移區域所分隔并具有相位差；以及進行一曝光工藝，使光線照射該相位移掩模，以在該光致抗蝕劑層內形成分別對應于第一相位移透光區域和第二相位移透光區域的封閉圖案。
2.如權利要求1所述的方法，其中該基板包括半導體晶片、玻璃基板、高分子基板或石英基板。
3.如權利要求1所述的方法，其中該光致抗蝕劑層包括正型光致抗蝕劑層。
4.如權利要求1所述的方法，其中該些封閉圖案包括接觸孔圖案或邏輯電路中的邏輯單元圖案。
5.如權利要求1所述的方法，其中該相位移掩模為交替式相位移掩模。
6.如權利要求5所述的方法，其中第一相位移透光區域與第二相位移透光區域的相位差為180度。
7.如權利要求1所述的方法，其中該非相位移區域為一完全不透光區域，且該非相位移區域包括一鉻膜。
8.如權利要求1所述的方法，其中該非相位移區域為一不完全透光區域，且該非相位移區域的透光率為6％、9％、18％或20％。
9.一種光學光刻方法，該方法用于在一基板上的一光致抗蝕劑層內形成多個封閉圖案，且該些圖案互相分離并呈陣列排列，該光學光刻方法包括下列步驟提供一相位移掩模，其上包含有多個第一相位移透光區域、多個第二相位移透光區域以及一非相位移區域，該些第一相位移透光區域與該些第二相位移透光區域之間被該非相位移區域所分隔，且第一相位移透光區域與第二相位移透光區域具有相位差，并且部分第一相位移透光區域以及部分第二相位移透光區域呈有規律性的交錯陣列排列；以及進行一曝光工藝，使光線照射該相位移掩模，以在該光致抗蝕劑層內形成分別對應于第一相位移透光區域和第二相位移透光區域的封閉圖案。
10.如權利要求9所述的方法，其中該基板包括半導體晶片、玻璃基板、高分子基板或石英基板。
11.如權利要求9所述的方法，其中該光致抗蝕劑層包括正型光致抗蝕劑層。
12.如權利要求9所述的方法，其中該些封閉圖案包括接觸孔圖案或邏輯電路中的邏輯單元圖案。
13.如權利要求9所述的方法，其中該相位移掩模為交替式相位移掩模。
14.如權利要求13所述的方法，其中第一相位移透光區域與第二相位移透光區域的相位差為180度。
15.如權利要求9所述的方法，其中該非相位移區域為一不透光區域，且該非相位移區域包括一鉻膜。
16.如權利要求9所述的方法，其中該非相位移區域為一不全透光區域，且該非相位移區域的透光率為6％、9％、18％或20％。
全文摘要
本發明提供一種光學光刻方法，更具體地，提供一種在光致抗蝕劑層中形成多個呈陣列排列的分離的封閉圖案的方法。提供一相位移掩模，其包括多個第一、二相位移透光區域和一非相位移區域。第一、二相位移透光區域呈有規律性的交錯陣列排列。并且第一、二相位移透光區域被非相位移區域分隔。進行一曝光工藝以在光致抗蝕劑層內形成分別對應于第一、二相位移透光區域的封閉圖案。
文檔編號G03F1/30GK1591182SQ0315553
公開日2005年3月9日 申請日期2003年8月28日 優先權日2003年8月28日
發明者賴俊丞 申請人:力晶半導體股份有限公司