多區(qū)域液晶顯示器及其薄膜晶體管基片的制作方法

專利名稱：多區(qū)域液晶顯示器及其薄膜晶體管基片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種液晶顯示器，特別是涉及一種具有包含用于寬視角的多個區(qū)域的像素區(qū)域的垂直排列的液晶顯示器。
背景技術(shù)：
典型的液晶顯示器(LCD)包括設(shè)置有共同電極和濾色器陣列的上部面板、設(shè)置有多個薄膜晶體管(TFTs)和多個像素電極的下部面板、以及被置于其間的液晶層。向像素電極和共同電極施加電壓且其間的電壓差引起電場。電場的變化改變了液晶層中液晶分子的取向和通過液晶層的光的透射比。結(jié)果，液晶顯示器通過調(diào)節(jié)像素電極和共同電極之間的電壓差顯示所需要的圖像。
液晶顯示器具有其窄視角的主要缺點，并且已經(jīng)開發(fā)出幾種用于擴大視角的技術(shù)。在這些技術(shù)中，對上部面板和下部面板垂直取向液晶分子且在像素電極和與其相對的共同電極上形成多個切口部或突出部是最有前途的方法。
設(shè)置在像素電極和共同電極上的切口部通過產(chǎn)生邊緣場以調(diào)整液晶分子的傾角方向使視角擴大。
設(shè)置在像素電極和共同電極上的突出部使電場失真以調(diào)整液晶分子的傾角方向。
還可以通過在下部面板的像素電極上設(shè)置切口部并在上部面板的共同電極上設(shè)置突出部獲得用于調(diào)整液晶分子的傾角方向以形成多個區(qū)域的邊緣場。
在這些用于擴大視角的技術(shù)中，設(shè)置切口部的方法存在的問題是，需要額外掩模以用于對共同電極制作布線圖案，需要涂層以用于防止在液晶材料上濾色器的染料的影響，以及在制作布線圖案的電極的邊緣附近產(chǎn)生嚴(yán)重的向錯。而且，設(shè)置突出部的方法存在的問題是，由于其需要用于形成突出部的額外工序或工序的改進，因而制造方法復(fù)雜。而且，由于突出部和開口部造成開口率降低。

發(fā)明內(nèi)容
本發(fā)明目的是提供一種通過簡單工序制造且確保穩(wěn)定的多區(qū)域的液晶顯示器。
可以通過設(shè)置用于像素電極的像素薄膜晶體管和用于方向控制電極的方向控制電極薄膜晶體管實現(xiàn)這些及其它目的。像素薄膜晶體管傳送來自數(shù)據(jù)線的信號，而方向控制電極薄膜晶體管傳送來自存儲電極布線的信號。
提供了一種薄膜晶體管陣列面板，其包括絕緣基片；多條第一信號線，在絕緣基片上形成；多條第二信號線，在絕緣基片上形成、與第一信號線絕緣、且與第一信號線交叉；多條第三信號線，在絕緣基片上形成、與第二信號線絕緣、且與第二信號線交叉；多個像素電極，設(shè)置在通過第一信號線和第二信號線的交叉限定的相應(yīng)像素區(qū)域上，各像素電極具有切口部；多個方向控制電極，設(shè)置在通過第一信號線和第二信號線的交叉限定的相應(yīng)像素區(qū)域上；多個第一薄膜晶體管，各第一薄膜晶體管與第一信號線之一、第二信號線之一、及像素電極之一連接；以及多個第二薄膜晶體管，各第二薄膜晶體管與第一信號線之一、第三信號線之一、及方向控制電極之一連接。
優(yōu)選地，將位于像素區(qū)域之一的第一薄膜晶體管之一和第二薄膜晶體管之一與第一信號線中之一和第一信號線中的前一條連接。
提供了一種薄膜晶體管陣列面板，其包括絕緣基片；柵極布線，在絕緣基片上形成并包括第一柵極及第二柵極和多條柵極線；存儲電極布線，在絕緣基片上形成并包括多個存儲電極線和多個存儲電極；柵極絕緣層，在柵極布線及存儲電極布線上形成；半導(dǎo)體層，在柵極絕緣層上形成；數(shù)據(jù)布線，在半導(dǎo)體層上形成，且包含與柵極線交叉的多條數(shù)據(jù)線、與數(shù)據(jù)線連接的多個第一源極、相對于第一柵極與第一源極面對的多個第一漏極、與存儲電極布線電連接的多個第二源極、及相對于第二柵極與第二源極面對的多個第二漏極；方向控制電極，與第二漏極連接；鈍化層，在數(shù)據(jù)布線及方向控制電極上形成并具有多個接觸孔；以及像素電極，在鈍化層上形成，具有多個切口部，并通過接觸孔與第一漏極電連接。
方向控制電極至少一部分與像素電極的切口部重疊。像素電極切口部可以包括多個X型切口部和多個直線性切口部，并且方向控制電極與X型切口部重疊。優(yōu)選地，半導(dǎo)體層包括在數(shù)據(jù)線下部設(shè)置的多個數(shù)據(jù)部、在第一源極與第一漏極下部設(shè)置的多個第一通道部、及在第二源極及第二漏極下部設(shè)置的多個第二通道部。該薄膜晶體管陣列面板還可以包括在鈍化層上形成并且通過設(shè)置在鈍化層和柵極絕緣層上的接觸孔與第二源極和存儲電極布線連接的多個連接件。方向控制電極與數(shù)據(jù)布線在同一層上由同一物質(zhì)形成。
提供了一種液晶顯示器，其包括第一絕緣基片；多條第一信號線，在第一絕緣基片上形成；多條第二信號線，在第一絕緣基片上形成、與第一信號線絕緣、且與第一信號線交叉；多條第三信號線，在第一絕緣基片上形成、與第二信號線絕緣、且與第二信號線交叉；多個像素電極，設(shè)置在通過第一信號線和第二信號線的交叉限定的相應(yīng)像素區(qū)域上，各像素電極具有切口部；多個方向控制電極，設(shè)置在通過第一信號線和第二信號線的交叉限定的相應(yīng)像素區(qū)域上；多個第一開關(guān)元件，各第一開關(guān)元件與第一信號線之一、第二信號線之一、及像素電極之一連接；多個第二開關(guān)元件，各第二開關(guān)元件與第一信號線之一、第三信號線之一、及方向控制電極連接；第二絕緣基片，與第一絕緣基片面對；共同電極，在第二絕緣基片上形成；以及液晶層，置于第一絕緣基片與第二絕緣基片之間。
優(yōu)選地，將要施于共同電極的電壓提供給第三信號線。液晶層具有負性介電各向異性且在液晶層中液晶分子的長軸垂直于第一及第二基片取向。另外，液晶層具有正性介電各向異性且在液晶層中液晶分子的長軸平行于第一及第二基片取向。
提供了一種薄膜晶體管陣列面板，其包括絕緣基片；柵極布線，在絕緣基片上形成；存儲電極布線，在絕緣基片上形成；柵極絕緣層，在柵極布線及存儲電極布線上形成；數(shù)據(jù)布線，在柵極絕緣基片上形成且包含三層，即非晶硅層、摻雜的非晶硅層、及金屬層；方向控制電極，在柵極絕緣基片上形成，包含三層，即非晶硅層、摻雜的非晶硅層、及金屬層，并與第二漏極電連接；鈍化層，在數(shù)據(jù)布線及方向控制電極上形成，并具有多個接觸孔；以及像素電極，在鈍化層上形成并具有多個切口部，通過接觸孔與數(shù)據(jù)布線電連接。
優(yōu)選的是柵極布線包括第一及第二柵極，數(shù)據(jù)布線包括第一及第二源極和第一及第二漏極，方向控制電極與第二漏極連接，像素電極與第一漏極連接，而第二源極與存儲電極布線連接。該薄膜晶體管陣列面板還可以包括在鈍化層上形成且通過設(shè)置在鈍化層和柵極絕緣層上的接觸孔與第二源極和存儲電極布線連接的連接件。
提供了一種制造薄膜晶體管陣列面板的方法，其包括以下工序形成柵極布線及存儲布線；沉積柵極絕緣層、非晶硅層、接觸層、及金屬層；對金屬層、接觸層、及金屬層制作布線圖案，以形成數(shù)據(jù)布線、方向控制電極、及薄膜晶體管的通道部；在通道部上形成鈍化層；以及在鈍化層上形成像素電極及連接部。


圖1是根據(jù)本發(fā)明實施例的液晶顯示器的等效電路圖；圖2A是根據(jù)本發(fā)明第一實施例的用于液晶顯示器的薄膜晶體管陣列面板布局圖；圖2B與圖2C是分別沿著圖2A的IIb-IIb′線和IIc-IIc′線的薄膜晶體管陣列面板截面圖；圖3A至圖3D是按順序示出了制造根據(jù)本發(fā)明第一實施例的用于液晶顯示器的薄膜晶體管陣列面板過程的截面圖；圖4是根據(jù)本發(fā)明第二實施例的用于液晶顯示器的薄膜晶體管陣列面板布局圖；圖5是沿著圖4的V-V′線及V′-V″線的薄膜晶體管陣列面板截面圖；圖6A至圖11B是按順序示出了制造根據(jù)本發(fā)明第二實施例的用于液晶顯示器的薄膜晶體管陣列面板過程的布局圖或截面圖；圖1 2是根據(jù)本發(fā)明第一和第二實施例的用于液晶顯示器的薄膜晶體管陣列面板的示意圖；以及圖13是根據(jù)本發(fā)明實施例的液晶顯示器上的圖像。
具體實施例方式
為了使本領(lǐng)域技術(shù)人員能夠?qū)嵤┍景l(fā)明，現(xiàn)參照附圖詳細說明本發(fā)明的優(yōu)選實施例。然而，本發(fā)明可表現(xiàn)為不同形式，它不局限于在此說明的實施例。
在附圖中，為了更明確顯示各層、各區(qū)域，擴大顯示了其厚度。在全部實施方式中類似部分用了同一個圖標(biāo)。層、膜、區(qū)域、板等的一部分在其他部分“上”時不僅包括“在其上”，還包括在它們中間有其它部分的情況。相反，某個部分“在其上”時就意味著中間沒有其它部分。
下面，將參照附圖詳細描述根據(jù)本發(fā)明實施例的液晶顯示器。
圖1是根據(jù)本發(fā)明實施例的液晶顯示器的等效電路圖。
根據(jù)本發(fā)明實施例的液晶顯示器包括薄膜晶體管陣列面板、與該薄膜晶體管陣列面板面對的濾色器、及介于其間的液晶層。薄膜晶體管基片設(shè)置有多條柵極線和彼此交叉以限定多個像素區(qū)域的多條數(shù)據(jù)線，以及平行于柵極線延伸的多個存儲電極線。柵極線傳送掃描信號，而數(shù)據(jù)線傳送圖像信號。將共同電壓Vcom施于存儲電極線。各像素區(qū)域設(shè)置有用于像素電極的像素TFT和用于方向控制電極(“DCE”)的方向控制電極TFT DCETFT。像素TFT包含與柵極線之一連接的柵極、與數(shù)據(jù)線之一連接的源極、以及與多個像素電極之一連接的漏極，而DCE TFT包含與前一條柵極線連接的柵極、與存儲電極線之一連接的源極、以及與多個方向控制電極之一連接的漏極。
將方向控制電極(DCE)和像素電極進行電容性耦合，并將它們之間的電容器或其電容表示為CDp。設(shè)置在濾色器陣列面板上的像素電極和共同電極形成液晶電容器，并將液晶電容器或其電容表示為CLC。與存儲電極線之一連接的像素電極和存儲電極形成存儲電容器，并將存儲電容器或其電容表示為CST。
雖然在電路圖上未示出，但是根據(jù)本發(fā)明實施例的像素電極具有與方向控制電極重疊的開口部，以便通過該開口部流出由方向控制電極引起的電場。通過開口部流出的電場使液晶分子具有預(yù)傾角(pretilt angle)。預(yù)傾角的液晶分子被快速地排列，而無需基于由于像素電極而施加的電場沿著規(guī)定方向分散。
為了利用由DCE產(chǎn)生的電場獲得預(yù)傾角液晶分子，相對于共同電極電位的DCE電位(以下稱為“方向控制電極電壓”)大于相對于共同電極電位的像素電極電位(以下稱為“像素電極電壓”)規(guī)定值。在向DCE施加施于存儲電極線的電位后，根據(jù)本發(fā)明實施例的液晶顯示器通過隔離DCE容易滿足這種要求。下面說明其原因。
說明具有負電位的給定像素電極更新(refresh)為正電位的瞬間。在更新前應(yīng)該用負電位(負電勢)充電像素，向前端柵極施加?xùn)艠O接通(gate-on)信號時，接通方向控制電極薄膜晶體管(DCETFT)，以比像素電位高的電位充電方向控制電極。這時，因為像素電極與方向控制電極組成電容性耦合，因此也隨之充電。在這種情況下，方向控制電極和像素電極之間的電容器CDp與像素電極和共同電極之間的電容器CLC處于串聯(lián)狀態(tài)。因為像素電極具有負電位，通過方向控制薄膜晶體管(DCE TFT)進行串聯(lián)充電時，其具有比方向控制電極低的電位。即，VDCE＞Vp。充電后，若關(guān)閉方向控制電極薄膜晶體管(DCE TFT)，方向控制電極處于浮動狀態(tài)。因此，不管像素電極帶來如何變化，方向控制電極始終維持比像素電極高的電位狀態(tài)。即，接通像素電極薄膜晶體管，用正電荷充電像素電極，當(dāng)電位上升時，方向控制電極的電位與像素電極保持一定的電位差并同時上升。
利用電路關(guān)系式說明如下。
電路內(nèi)電容器兩端的電壓為Vc=Vo+1C∫otid(t)---(1)]]>浮動電極等效于與具有無窮大電阻(R＝∞)的電阻器連接的電極。因此，i＝0和V_c＝V_0，即，維持電容器兩端的初始電壓。換而言之，浮動電極電位隨著施于其它電極上的電位上升或下降。
相反，當(dāng)更新為負電位時，方向控制電極始終維持比像素電極小規(guī)定值的電位。
根據(jù)本發(fā)明的實施例，連接DCE TFT和存儲電極線，使共同電壓能夠施加于方向控制電極。因此，不管在下一幀中向像素電極施加什么電位極性，兩個電極電位始終以同一個極性上升或下降。結(jié)果，本發(fā)明不受線轉(zhuǎn)換或點轉(zhuǎn)換等驅(qū)動方式的限制，可以適用于任何轉(zhuǎn)換方式。
就同一灰度而言，與前后幀的灰度無關(guān)，方向控制電極與像素電極之間無電位差的變化，從而確保畫質(zhì)的穩(wěn)定性。
DCE TFT未與數(shù)據(jù)線連接，因此可以防止由方向控制電極引起的數(shù)據(jù)線負荷的增加。
下面，利用圖2A至圖2C更詳細說明本發(fā)明的實施例。
圖2A是根據(jù)本發(fā)明第一實施例的用于液晶顯示器的薄膜晶體管陣列面板布局圖，而圖2B與圖2C是分別沿著圖2A的IIb-IIb′線和IIc-IIc′線的薄膜晶體管陣列面板截面圖。
根據(jù)本發(fā)明第一實施例的液晶顯示器包括下部面板、與下部面板面對的上部面板、及置于下部面板和上部面板之間的垂直(或向同地)取向的液晶層。
下面更詳細地說明下部面板。
在絕緣基片110上形成多條柵極線121，在其上形成多條數(shù)據(jù)線171。柵極線121與數(shù)據(jù)線171相互絕緣且彼此交叉以限定多個像素區(qū)域。
各像素區(qū)域設(shè)置有像素薄膜晶體管、方向控制電極薄膜晶體管、薄膜晶體管、和像素電極。像素薄膜晶體管具有三個端子，即第一柵極123a、第一源極173a、及第一漏極175a，而方向控制電極薄膜晶體管像素三個端子，即第二柵極123b、第二源極173b、及第二漏極175b。像素薄膜晶體管用于開關(guān)傳送給像素電極190的信號，而方向控制電極薄膜晶體管用于開關(guān)進入方向控制電極176的信號。像素電極薄膜晶體管的柵極123a、源極173a及漏極175a分別連接于有關(guān)像素端的柵極線121、數(shù)據(jù)線171及像素電極190。方向控制電極薄膜晶體管的柵極123b、源極173b及漏極175b分別連接于前端柵極線121、有關(guān)像素端的存儲電極線131及方向控制電極176。方向控制電極176接收為了控制液晶分子預(yù)傾角(pre-tilt)的方向控制電壓，在其與共同電極270之間形成方向控制電場。方向控制電極176形成于形成數(shù)據(jù)線171的工序中。
將下部面板的多層結(jié)構(gòu)進行詳細說明。
在絕緣基片110上橫向形成多條柵極線121，且多個第一及第二柵極123a、123b與柵極線121連接。而且，在絕緣基片110上形成多條存儲電極線131和多套第一至第四存儲電極133a-133d。存儲電極線131縱向延伸，第一及第二存儲電極133a、133b從存儲電極線131基本縱向延伸。第三及第四存儲電極133c、133d基本橫向形成，并連接第一存儲電極133a與第二存儲電極133b。
優(yōu)選地，柵極布線121、123a、123b及存儲電極布線131、133a、133b、133c、133d由鋁、鋁合金、鉻、鉻合金、鉬、或鉬合金組成。并根據(jù)需要由物理化學(xué)特性良好的Cr或Mo合金等組成的第一層和由電阻小的Al或Ag合金等組成的第二層的雙重層形成。
在柵極布線121、123a、123b及存儲電極布線131、133a-133d上形成柵極絕緣層140。
在柵極絕緣層140上形成優(yōu)選由非晶硅組成的半導(dǎo)體層151a、151b、153、155。半導(dǎo)體層151a、151b、153、155包含形成薄膜晶體管通道的第一及第二通道部半導(dǎo)體層151a、151b和位于數(shù)據(jù)線171下方的多個數(shù)據(jù)線半導(dǎo)體層153及在方向控制電極176和存儲電極133c、133d交叉的部分滿足該金屬布線之間絕緣的交叉部半導(dǎo)體層155。
在半導(dǎo)體層151a、151b、153、155上分別形成優(yōu)選由硅化物或重摻雜n型雜質(zhì)的n+氫化非晶硅物質(zhì)組成的歐姆接觸層161、163a、163b、165a、165b。
在歐姆接觸層161、163a、163b、165a、165b及柵極絕緣層140上形成數(shù)據(jù)布線171、173a、173b、175a、175b。數(shù)據(jù)布線171、173a、173b、175a、175b包括縱向形成并與柵極線121交叉限定像素的數(shù)據(jù)線171、數(shù)據(jù)線171分支的延伸到接觸層163a上部的第一源極173a、與第一源極173a分離，且對于第一柵極123a形成于第一源極173a的對面歐姆接觸層165a上部的第一漏極175a、在第二柵極123b上部面對的歐姆接觸層163b、165b上形成的第二源極173b及第二漏極175b、與數(shù)據(jù)線171的一端連接，并從外部接收圖像信號的數(shù)據(jù)襯墊(未示出)。
在柵極線121與數(shù)據(jù)線171交叉形成的像素區(qū)域內(nèi)形成連接多個X型組成的方向控制電極176。這時，方向控制電極176與第二漏極175b連接。數(shù)據(jù)布線171、173a、173b、175a、175b及方向控制電極176由鋁或鋁合金、鉻或鉻合金、鉬或鉬合金組成，并且，優(yōu)選地，根據(jù)需要由物理化學(xué)特性良好的Cr或Mo合金等組成的第一層和由電阻小的Al或Ag合金等組成的第二層的雙重層形成。
優(yōu)選地，在數(shù)據(jù)布線171、173a、173b、175a、175b上形成由氮化硅或有機絕緣層組成的鈍化層180。
在鈍化層180上形成露出第一漏極的接觸孔181、經(jīng)過柵極絕緣層140形成，并露出存儲電極線131的接觸孔182、露出第二源極173b的接觸孔183、露出數(shù)據(jù)襯墊的接觸孔(未示出)、經(jīng)過柵極絕緣層140上，并露出柵極襯墊的接觸孔(未示出)。這時，露出襯墊的接觸孔由多角形或圓形等多種形狀形成。優(yōu)選地，接觸孔的面積等于或大于0.5mm×15μm且不大于2mm×60μm。
在鈍化層180上形成通過接觸孔181與第一漏極175a連接，并具有多個X型切口部191和直線型切口部192的像素電極190。多個X型切口部191與方向控制電極176的X型部分重疊，直線切口部192與第三及第四存儲電極133c、133d重疊。方向控制電極176不僅與切口部191重疊，還與像素電極190的切口部191邊緣部分較寬地重疊，在其與像素電極190之間形成具有規(guī)定電容的電容器。
在鈍化層上形成通過接觸孔182、183連接存儲電極線131與第二源極173b的多個電橋92。而且，在鈍化層180上形成通過接觸孔分別與柵極襯墊及數(shù)據(jù)襯墊連接的輔助柵極襯墊(未示出)及輔助數(shù)據(jù)襯墊(未示出)。像素電極190、電橋92、輔助柵極襯墊、及數(shù)據(jù)襯墊優(yōu)選由氧化銦鋅(“IZO”)組成。像素電極190、電橋92及輔助襯墊也可以由氧化銦錫(“ITO”)形成。
如上所述，像素電極190具有為了將像素區(qū)域分割成多個區(qū)域的切口部191、192，其中第一切口部191與方向控制電極176重疊，第二切口部192與存儲電極133c、133d重疊。即，排列方向控制電極176與第一切口部191，使從上方看液晶顯示器時方向控制電極176通過第一切口部191露出。而且，在存儲電極線131與方向控制電極178之間連接方向控制電極薄膜晶體管，在像素電極線171與像素電極190之間連接像素電極薄膜晶體管，并使像素電極190和方向控制電極176形成電容性耦合。
根據(jù)本發(fā)明的另一實施例，方向控制電極176可以在與柵極布線121、123a、123b相同的層上形成。而且，除去方向控制電極176上部的鈍化層180，以形成多個開口部。
下面更詳細地說明上部基片210。
優(yōu)選地，在由玻璃等透明絕緣物質(zhì)組成的上部基片210的下面形成為了防止光泄漏的黑陣220和由紅、綠、藍濾色器230及ITO或IZO等透明導(dǎo)電物質(zhì)組成的共同電極270。
在不存在電場的情況下，將包含在液晶層3中的多個液晶分子進行排列，以便它們的方向垂直于下部基片110和上部基片210。液晶層3具有負介電各向異性。
將下部基片110和上部基片210進行整列，使像素電極190與濾色器230精確地匹配且重疊。就這樣，像素區(qū)域通過切口部191、192分割成多個區(qū)域。在各區(qū)域中的液晶層3的排列通過方向控制電極176進行穩(wěn)定。
該實施例說明液晶分子層3具有負介電各向異性和相對于基片110、210的向同取向。然而，液晶分子層3可以具有正介電各向異性和相對于基片110、210的均勻取向。
將制造具有上述結(jié)構(gòu)的液晶顯示器的薄膜晶體管陣列面板的方法進行詳細描述。
圖3A至圖3D是按順序示出了制造根據(jù)本發(fā)明第一實施例的用于液晶顯示器的薄膜晶體管陣列面板過程的截面圖。
首先，如圖3A所示，優(yōu)選地，用濺射等方法沉積金屬等導(dǎo)電體層，用利用掩模的第一光學(xué)蝕刻工序進行干蝕刻或濕蝕刻，在基片110上形成包括柵極線121、柵極襯墊(未示出)及柵極123的柵極布線和包括存儲電極線131及存儲電極133a、133b、133c、133d的存儲電極布線。
其次，如圖3B所示，利用化學(xué)汽相淀積法分別以1,500-5,000_、500-2,000_、300-600_的厚度連續(xù)沉積柵極絕緣層140、氫化非晶硅層及摻雜的非晶硅層。用利用掩模的光學(xué)蝕刻工序依次制作非晶硅層和摻雜的非晶硅層的布線圖案，形成非晶硅層151a、151b、153和歐姆接觸層160a、160b、161。
接著，如圖3C所示，用濺射等方法以1,500-3,000_厚度沉積金屬等導(dǎo)電體層，然后用利用掩模的光學(xué)蝕刻工序制作布線圖案，形成包括數(shù)據(jù)線171、源極173a和173b、漏極175a和175b、及數(shù)據(jù)襯墊(未示出)的數(shù)據(jù)布線和方向控制電極176。
接著，對未被源極173a、173b和漏極175a、175b遮擋的歐姆接觸層160a、160b進行蝕刻，露出173a、173b和漏極175a、175b之間的半導(dǎo)體層151，形成向兩側(cè)分離的歐姆接觸層163a、163b、165a、165b。
如圖3D所示，涂布具有低介電常數(shù)(電容率)且平坦化特性良好的有機絕緣物質(zhì)或用化學(xué)汽相淀積法沉積具有4.0以下低介電常數(shù)的SiOF或SiOC低介電常數(shù)絕緣物質(zhì)并形成鈍化層180，用利用掩模的光學(xué)蝕刻工序?qū)⑴c柵極絕緣層140一起制作布線圖案并形成接觸孔181、182、183。
最后，如圖2A所示，以400-500_的厚度沉積ITO或IZO層，用利用光學(xué)蝕刻工序進行蝕刻，形成像素電極190、電橋92、輔助柵極襯墊(未示出)及輔助數(shù)據(jù)襯墊(未示出)。
這種方法不僅可以適用于利用5枚掩模的制造方法，還同樣適用于利用4枚掩模的用于液晶顯示器的薄膜晶體管基片的制造方法。對此參照附圖進行詳細說明。
圖4是根據(jù)本發(fā)明第二實施例的用于液晶顯示器的薄膜晶體管陣列面板布局圖，而圖5是沿著圖4的V-V′線及V′-V″線的薄膜晶體管陣列面板截面圖。
根據(jù)第二實施例的用于液晶顯示器的薄膜晶體管陣列面板是利用4枚掩模工序制造，相對于利用5枚掩模工序制造的薄膜晶體管陣列面板有以下特征。
在包括數(shù)據(jù)線171、源極173a和173b、漏極175a和175b、及數(shù)據(jù)襯墊179的數(shù)據(jù)布線和方向控制電極176的下部用與之相同圖案形成接觸層161、163a、163b、165a、165b、168。除了第一及第二源極173a、173b和第一及第二漏極175a、175b之間連接的通道部之外，非晶硅層151a、151b、153、158也具有與數(shù)據(jù)布線及方向控制電極176相同的圖案。其它結(jié)構(gòu)與利用5枚掩模工序的薄膜晶體管陣列面板相同。
在圖4中與柵極襯墊125、存儲襯墊135及數(shù)據(jù)襯墊179一起示出了輔助柵極襯墊95、輔助存儲襯墊99及輔助數(shù)據(jù)襯墊97。
下面說明薄膜晶體管陣列面板的制造方法。
圖6A至圖11B是按順序示出了制造根據(jù)本發(fā)明第二實施例的用于液晶顯示器的薄膜晶體管陣列面板過程的布局圖和截面圖。
首先，如圖6A及6B所示，與第一實施例一樣，沉積Al或Ag合金等并進行光學(xué)蝕刻，形成包括柵極線121、柵極襯墊125、柵極電極123的柵極布線和存儲電極布線131、133a、133b、133c、133d。(第一掩模)如圖7所示，分別以1,500-5,000_、500-2,000_、300-600_的厚度利用化學(xué)汽相淀積法連續(xù)沉積由氮化硅組成的柵極絕緣層140、非晶硅層150、接觸層160。接著用濺射等方法沉積優(yōu)選由Al、Ag或它們的合金等金屬組成的導(dǎo)電體層，在其上以1-2微米厚度涂布感光層PR。
然后，通過掩模向感光層PR照射光并進行顯像，形成如圖8A及8B所示的感光層圖案PR1、PR2。這時，感光層圖案PR1、PR2中薄膜晶體管通道部C，即位于源極173與漏極175之間的第二部分比數(shù)據(jù)布線部A厚度薄，即比位于要形成數(shù)據(jù)布線的部分的第一部分PR1厚度薄，并除去所有其它部分B的感光層。這時，剩余通道部C的感光層PR2的厚度與剩余數(shù)據(jù)布線部A的感光層PR1的厚度比隨著后述的蝕刻工序的工序條件而不同，且優(yōu)選地，第二部分PR2的厚度在第一部分PR1厚度的1/2以下，例如4,000_以下。(第二掩模)隨著位置的不同改變感光層厚度的方法有許多種。為了調(diào)整C區(qū)域的光透射比，在掩模上設(shè)置狹縫圖案、晶格圖案、或半透明層。
優(yōu)選地，狹縫之間的寬度或狹縫之間的間隙小于曝光時使用的曝光機的分解力(分辨率)。當(dāng)利用半透明層時，制作掩模時為了調(diào)整透射比，利用具有其它透射比的薄膜或利用厚度不同的薄膜。
若通過感光層照射光，在直接露出于在光的部分中聚合物被完全分解，而在形成狹縫圖案或半透明層的部分中因為光線的照射量少，聚合物未被完全分解，在遮擋遮光層的部分中聚合物幾乎不分解。接著若顯像感光層，只剩下聚合物未被分解的部分，在光線照射少的中央部分剩余比光線完全沒有照射到的部分薄的感光層。這時，若延長曝光時間，可以分解所有分子，因此應(yīng)防止出現(xiàn)該現(xiàn)象。
利用由可以回流的物質(zhì)組成的感光層，分為光可以完全透射的部分和光完全不能透射的部分的普通掩模進行曝光后，進行顯像回流，使感光層的一部分向不殘留感光層的部分流，以形成厚度如此薄的感光層PR2。
然后，進行對感光層圖案PR1和PR2及其下部的層，即導(dǎo)電體層170、接觸層160及半導(dǎo)體層150的蝕刻。這時，在數(shù)據(jù)區(qū)域A原本不動地殘留下數(shù)據(jù)布線及其下部的層，而在通道部C只留下半導(dǎo)體層，其它部分B中應(yīng)該除去上面的三個層150、160、170，并露出柵極絕緣層140。
首先，如圖9所示，除去其它部分B中露出的導(dǎo)電體層170，露出其下部的中間層160。在該過程中干蝕刻或濕蝕刻都可以使用，這時在蝕刻導(dǎo)電體層170、幾乎不蝕刻感光層圖案PR1、PR2的條件下進行。然而，進行干蝕刻時，很難找到只蝕刻導(dǎo)電體層170不蝕刻感光層PR1、PR2的條件，因此也可以在同時蝕刻感光層PR1、PR2的條件下進行。使第二部分的厚度比濕蝕刻時的厚度厚，防止在該過程中發(fā)生除去第二部分PR2露出下部導(dǎo)電體層170的情況。
結(jié)果，如圖9所示，只留下通道部C及數(shù)據(jù)區(qū)域A的導(dǎo)電體層171、170a、170b和方向控制電極176，都除去其它部分B的導(dǎo)電體層，露出其下部接觸層160。這時，剩下的數(shù)據(jù)布線導(dǎo)電體圖案171、170a、170b除了源極及漏極173a、173b、175a、175b未分離且連接的情況之外，就與數(shù)據(jù)布線171、173a、173b、175a、175b、179形狀相同。而且，使用干蝕刻時也以一定程度厚度蝕刻感光層圖案PR1、PR2。
接著，如圖9所示，用干蝕刻方法與第二部分PR2一起同時除去其它部分B露出的接觸層160及其下部的非晶硅層150。同時進行對感光層圖案PR1、PR2和接觸層160及半導(dǎo)體層150(半導(dǎo)體層和中間層幾乎沒有蝕刻選擇性)的蝕刻，且柵極絕緣層140在未進行蝕刻的條件下進行。優(yōu)選地，以對感光層圖案PR1、PR2和半導(dǎo)體層150的蝕刻比幾乎相同的條件下進行蝕刻。例如，若使用SF6和HCl的混合氣體或SF6或O2的混合氣體，可以幾乎相同的厚度蝕刻兩個層。當(dāng)對感光層圖案PR1、PR2和半導(dǎo)體層150的蝕刻比相同時，第二部分PR2的厚度等于半導(dǎo)體層150和中間層160的厚度之和或比它小。
因此，如圖10所示，除去通道部C的第二部分PR2露出源極/漏極導(dǎo)電體圖案170a、170b，且除去其它部分B的接觸層160及非晶硅層150，露出其下部的柵極絕緣層140。另外，也蝕刻數(shù)據(jù)布線部A的第一部分PR1，所以其厚度變薄。而且，在此工序中完成非晶硅層圖案151a、151b、153、158。在非晶硅層圖案151a、151b、153、158上形成接觸層161、160a、160b、168。
接著，通過拋光除去在通道部C的源極/漏極導(dǎo)電體圖案170a、170b的通道部C表面剩余的感光層殘渣。
接著，如圖11A及11B所示，進行蝕刻除去通道部C的源極/漏極導(dǎo)電體圖案170a、170b及其下部的源極/漏極接觸層圖案160a、160b。這時，可以只用干蝕刻對源極/漏極導(dǎo)電體圖案170a、170b和接觸層圖案160a、160b進行蝕刻，而且只用濕蝕刻對源極/漏極導(dǎo)電體圖案170a、170b進行蝕刻、只用干蝕刻對接觸層圖案160a、160b進行蝕刻。屬于前者時，優(yōu)選地，在源極/漏極導(dǎo)電體圖案170a、170b和接觸層160a、160b蝕刻選擇比大的條件下進行蝕刻，這是因為蝕刻選擇比不大時，很難找到蝕刻終點，所以不容易調(diào)整通道部C上剩余的半導(dǎo)體圖案151a、151b厚度。交替進行濕蝕刻和干蝕刻時，進行濕蝕刻的源極/漏極導(dǎo)電體圖案170a、170b的側(cè)面被蝕刻，但進行干蝕刻的接觸層圖案160a、160b幾乎未被蝕刻，因此形成階梯形狀。蝕刻接觸層160a、160b及半導(dǎo)體圖案151a、151b時，蝕刻氣體可以使用CF4和HCl的混合氣體或CF4和O2的混合氣體，若使用CF4和O2可以剩下均勻厚度的半導(dǎo)體圖案151a、151b。這時，除去半導(dǎo)體圖案151a、151b的一部分并其厚度變小，且以某一程度的厚度蝕刻感光層圖案的第一部分PR1。這時的蝕刻應(yīng)該在不蝕刻柵極絕緣層140的條件下進行，優(yōu)選地，感光層圖案的厚度厚，使不發(fā)生第一部分PR1被蝕刻時露出其下部的數(shù)據(jù)布線171、173a、173b、175a、175b、179及方向控制電極176。
因此，分離源極173a、173b和漏極175a、175b，完成數(shù)據(jù)布線171、173a、173b、175a、175b、179和其下部的接觸層圖案161、163a、163b、165a、165b。
最后，除去留在數(shù)據(jù)布線部A的感光層第一部分PR1。然而，第一部分PR1的除去可以在除去通道部C源極/漏極導(dǎo)電體圖案170a、170b后蝕刻其下部的接觸層圖案160a、160b之前進行。
如上所述，可以交替進行濕蝕刻和干蝕刻或只使用干蝕刻。屬于后者時，因為只使用一種蝕刻，所以工序比較簡單，但很難找到恰當(dāng)?shù)奈g刻條件。相反，屬于前者時比較容易找到蝕刻條件，但工序比后者復(fù)雜。
接著，如圖4及圖5所示，通過化學(xué)汽相淀積(CVD)法生長或沉積a-Si∶C∶O層或a-Si∶O∶F層或沉積氮化硅等無機絕緣物質(zhì)或涂布丙烯酸系物質(zhì)等有機絕緣物質(zhì)形成鈍化層180。這時，當(dāng)a-Si∶C∶O層時，將氣態(tài)的SiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4、Si(C2H5O)4等用于基本源，混合N2O或O2等氧化劑和Ar或He等混合氣體進行沉積。而且，當(dāng)a-Si∶O∶F層時，利用流動包含SiH4、SiF4等的混合氣體或添加O2的氣體進行沉積?？杉尤隒F4用作氟的輔助源。
如圖4及圖5所示，與柵極絕緣層140一起光學(xué)蝕刻鈍化層180，形成分別露出第一漏極175a、第二源極173b、存儲電極線131、柵極襯墊125、存儲襯墊135及數(shù)據(jù)襯墊179的接觸孔181、182、183、184、185、186。優(yōu)選地，露出襯墊125、179、135的接觸孔184、185、186的面積等于或大于0.5mm×15μm且不大于2mm×60μm。(第三掩模)最后，以1500-500_的厚度沉積ITO層或IZO層，并光學(xué)蝕刻形成與柵極175連接的像素電極190、與柵極襯墊125連接的輔助柵極襯墊95、與數(shù)據(jù)襯墊179連接的輔助數(shù)據(jù)襯墊97及第二源極173b和存儲電極線131連接的電橋92。(第四掩模)用IZO形成像素電極190、輔助柵極襯墊95、輔助數(shù)據(jù)襯墊97、及電橋92時可以使用鉻蝕刻液，因此可以防止在形成它們的光學(xué)蝕刻過程中通過接觸孔露出的數(shù)據(jù)布線或柵極布線金屬的腐蝕。這種鉻蝕刻液有(HNO3/(NH4)2Ce(NO3)6/H2O)等。優(yōu)選地，為了使接觸部的接觸電阻變得最小，在室溫至200℃的范圍內(nèi)沉積IZO層。用于IZO層的目標(biāo)的優(yōu)選實例包括In2O3及ZnO。優(yōu)選地，ZnO的原子百分含量在15-20％范圍內(nèi)。
另外，優(yōu)選地，在沉積ITO層或IZO層之前的預(yù)熱工序中使用氮氣。這是為了防止在通過接觸孔181、182、183、184、185、186露出的金屬層的上部形成金屬氧化物層。
圖12是根據(jù)本發(fā)明第一和第二實施例的用于液晶顯示器的薄膜晶體管陣列面板的示意圖。
與數(shù)據(jù)線171連接的薄膜晶體管T1開關(guān)傳送到像素電極190的信號，而與存儲電極線連接的薄膜晶體管T2開關(guān)進入控制方向控制電極176的信號。將像素電極190和方向控制電極176進行電容性耦合。就同一灰度而言，不存在方向控制電極176和像素電極190之間電位差的變化。因此，確保圖像質(zhì)量的穩(wěn)定性，與諸如線轉(zhuǎn)換驅(qū)動、點轉(zhuǎn)換驅(qū)動等這樣的轉(zhuǎn)換類型無關(guān)。而且，具有不增加數(shù)據(jù)線負荷的優(yōu)點。
圖13是根據(jù)本發(fā)明實施例的液晶顯示器上的圖像。
如圖13所示，根據(jù)本發(fā)明的液晶顯示器顯示極佳的圖像質(zhì)量，同時減少了不穩(wěn)定的結(jié)構(gòu)。
以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
如上所述，就同一灰度而言，不存在方向控制電極176和像素電極190之間電位差的變化，其使與數(shù)據(jù)線171連接的薄膜晶體管開關(guān)傳送到像素電極190的信號，而與存儲電極線連接的薄膜晶體管開關(guān)進入控制方向控制電極176的信號，并且將像素電極190和方向控制電極176進行電容性耦合。因此，確保圖像質(zhì)量的穩(wěn)定性，與諸如線轉(zhuǎn)換驅(qū)動、點轉(zhuǎn)換驅(qū)動等這樣的轉(zhuǎn)換類型無關(guān)。而且，具有不增加數(shù)據(jù)線負荷的優(yōu)點。
權(quán)利要求
1.一種薄膜晶體管陣列面板，包括絕緣基片；多條第一信號線，在所述絕緣基片上形成；多條第二信號線，在所述絕緣基片上形成、與所述第一信號線絕緣、且與所述第一信號線交叉；多條第三信號線，在所述絕緣基片上形成、與所述第二信號線絕緣、且與所述第二信號線交叉；多個像素電極，設(shè)置在通過所述第一信號線和所述第二信號線的交叉限定的相應(yīng)像素區(qū)域上，各像素電極具有切口部；多個方向控制電極，設(shè)置在通過所述第一信號線和所述第二信號線的交叉限定的相應(yīng)像素區(qū)域上；多個第一薄膜晶體管，各所述第一薄膜晶體管與所述第一信號線之一、所述第二信號線之一、及所述像素電極之一連接；以及多個第二薄膜晶體管，各所述第二薄膜晶體管與所述第一信號線之一、所述第三信號線之一、及所述方向控制電極之一連接。
2.根據(jù)權(quán)利要求1所述的薄膜晶體管陣列面板，其中，將位于所述像素區(qū)域之一的所述第一薄膜晶體管之一和所述第二薄膜晶體管之一與所述第一信號線中之一和所述第一信號線中的前一條連接。
3.一種薄膜晶體管陣列面板，包括絕緣基片；柵極布線，在所述絕緣基片上形成并包括第一柵極及第二柵極和多條柵極線；存儲電極布線，在所述絕緣基片上形成并包括多個存儲電極線和多個存儲電極；柵極絕緣層，在所述柵極布線及所述存儲電極布線上形成；半導(dǎo)體層，在所述柵極絕緣層上形成；數(shù)據(jù)布線，在所述半導(dǎo)體層上形成，且包含與所述柵極線交叉的多條數(shù)據(jù)線、與所述數(shù)據(jù)線連接的多個第一源極、相對于所述第一柵極與所述第一源極面對的多個第一漏極、與所述存儲電極布線電連接的多個第二源極、及相對于所述第二柵極與所述第二源極面對的多個第二漏極；方向控制電極，與所述第二漏極連接；鈍化層，在所述數(shù)據(jù)布線及所述方向控制電極上形成并具有多個接觸孔；以及像素電極，在所述鈍化層上形成，具有多個切口部，并通過所述接觸孔與所述第一漏極電連接。
4.根據(jù)權(quán)利要求3所述的薄膜晶體管陣列面板，其中，所述方向控制電極至少一部分與所述像素電極的切口部重疊。
5.根據(jù)權(quán)利要求4所述的薄膜晶體管陣列面板，其中，所述像素電極切口部包括多個X型切口部和多個直線性切口部，并且所述方向控制電極與所述X型切口部重疊。
6.根據(jù)權(quán)利要求4所述的薄膜晶體管陣列面板，其中，所述半導(dǎo)體層包括在所述數(shù)據(jù)線下部設(shè)置的多個數(shù)據(jù)部、在所述第一源極與所述第一漏極下部設(shè)置的多個第一通道部、及在所述第二源極及所述第二漏極下部設(shè)置的多個第二通道部。
7.根據(jù)權(quán)利要求3所述的薄膜晶體管陣列面板，還包括在所述鈍化層上形成并且通過設(shè)置在所述鈍化層和所述柵極絕緣層上的接觸孔與所述第二源極和所述存儲電極布線連接的多個連接件。
8.根據(jù)權(quán)利要求4所述的薄膜晶體管陣列面板，其中，所述方向控制電極與所述數(shù)據(jù)布線在同一層上由同一物質(zhì)形成。
9.一種液晶顯示器，包括第一絕緣基片；多條第一信號線，在所述第一絕緣基片上形成；多條第二信號線，在所述第一絕緣基片上形成、與所述第一信號線絕緣、且與所述第一信號線交叉；多條第三信號線，在所述第一絕緣基片上形成、與所述第二信號線絕緣、且與所述第二信號線交叉；多個像素電極，設(shè)置在通過所述第一信號線和所述第二信號線的交叉限定的相應(yīng)像素區(qū)域上，各像素電極具有切口部；多個方向控制電極，設(shè)置在通過所述第一信號線和所述第二信號線的交叉限定的相應(yīng)像素區(qū)域上；多個第一開關(guān)元件，各所述第一開關(guān)元件與所述第一信號線之一、所述第二信號線之一、及所述像素電極之一連接；多個第二開關(guān)元件，各所述第二開關(guān)元件與所述第一信號線之一、所述第三信號線之一、及所述方向控制電極連接；第二絕緣基片，與所述第一絕緣基片面對；共同電極，在所述第二絕緣基片上形成；以及液晶層，置于所述第一絕緣基片與所述第二絕緣基片之間。
10.根據(jù)權(quán)利要求9所述的液晶顯示器，其中，將要施于所述共同電極的電壓提供給所述第三信號線。
11.根據(jù)權(quán)利要求10所述的液晶顯示器，其中，所述液晶層具有負性介電各向異性且在所述液晶層中液晶分子的長軸垂直于所述第一及第二基片取向。
12.根據(jù)權(quán)利要求10所述的液晶顯示器，其中，所述液晶層具有正性介電各向異性且在所述液晶層中液晶分子的長軸平行于所述第一及第二基片取向。
13.一種薄膜晶體管陣列面板，包括絕緣基片；柵極布線，在所述絕緣基片上形成；存儲電極布線，在所述絕緣基片上形成；柵極絕緣層，在所述柵極布線及所述存儲電極布線上形成；數(shù)據(jù)布線，在所述柵極絕緣基片上形成且包含三層，即非晶硅層、摻雜的非晶硅層、及金屬層；方向控制電極，在所述柵極絕緣基片上形成，包含三層，即非晶硅層、摻雜的非晶硅層、及金屬層，并與所述第二漏極電連接；鈍化層，在所述數(shù)據(jù)布線及所述方向控制電極上形成，并具有多個接觸孔；以及像素電極，在所述鈍化層上形成并具有多個切口部，通過所述接觸孔與所述數(shù)據(jù)布線電連接。
14.根據(jù)權(quán)利要求13所述的薄膜晶體管陣列面板，其中，所述柵極布線包括第一及第二柵極，所述數(shù)據(jù)布線包括第一及第二源極和第一及第二漏極，所述方向控制電極與所述第二漏極連接，所述像素電極與所述第一漏極連接，而所述第二源極與所述存儲電極布線連接。
15.根據(jù)權(quán)利要求14所述的薄膜晶體管陣列面板，還包括在所述鈍化層上形成且通過設(shè)置在所述鈍化層和所述柵極絕緣層上的接觸孔與所述第二源極和所述存儲電極布線連接的連接件。
16.一種制造薄膜晶體管陣列面板的方法，包括以下工序形成柵極布線及存儲布線；沉積柵極絕緣層、非晶硅層、接觸層、及金屬層；對所述金屬層、所述接觸層、及所述金屬層制作布線圖案，以形成數(shù)據(jù)布線、方向控制電極、及薄膜晶體管的通道部；在所述通道部上形成鈍化層；以及在所述鈍化層上形成像素電極及連接部。
全文摘要
本發(fā)明提供了一種薄膜晶體管陣列面板，其包括柵極布線，在絕緣基片上形成；數(shù)據(jù)布線，在絕緣基片上形成、與柵極布線絕緣、且與柵極布線交叉；存儲電極布線，在絕緣基片上形成，與數(shù)據(jù)布線絕緣、且與數(shù)據(jù)布線交叉；多個像素電極，設(shè)置在通過柵極布線和數(shù)據(jù)布線的交叉限定的相應(yīng)像素區(qū)域上，各像素電極具有切口部；多個方向控制電極，設(shè)置在通過柵極布線和數(shù)據(jù)布線的交叉限定的相應(yīng)像素區(qū)域上；多個第一薄膜晶體管，與柵極布線、數(shù)據(jù)布線、及像素電極連接；以及多個第二薄膜晶體管，與柵極布線、存儲電極布線及方向控制電極連接。
文檔編號G02F1/1333GK1625717SQ02828799
公開日2005年6月8日 申請日期2002年7月24日 優(yōu)先權(quán)日2002年5月9日
發(fā)明者申暻周, 金熙燮, 洪性奎, 李白云 申請人:三星電子株式會社